CN1937410B - 一种自适应工艺和温度补偿的高频环振型锁相环电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种在各种工艺和温度下自适应频率补偿的高频环振型锁相环电路。该电路由一个能够自适应校准中心频率的多通路环形压控振荡器、差分电荷泵、线性双转单电路、分频器等电路构成。其中，自适应多通路压控振荡器具有快慢两条增益通路，其负载管串接于压控通路中，形成正反馈。为工艺和温度补偿设计的可选负载阵列和开关与原PMOS负载并列，并由一个自动开关控制模块根据工艺和温度条件监控环路锁定状况，并决定并联负载的数目。该发明通过自适应反馈监控并补偿的方法大大降低了高频多通路环振型锁相环在实际应用对工艺和温度的依赖性，其简便易行、移植性好的特点更使其具有高的应用价值。

Description

一种自适应工艺和温度补偿的高频环振型锁相环电路

技术领域

本发明属于集成电路技术领域，具体涉及一种能在各种工艺和温度下自适应频率补偿的高频环振型锁相环电路。

背景技术

随着通信技术的进步，信息发送和接收的速率趋于更快。这要求有更高频率更高精度的稳定时钟电路实现数据的发送和恢复(接收)。深亚微米CMOS工艺、低抖动(相位噪声)锁相环作为一个IP核，可以在工艺和性能兼容的前提下，应用于多种不同的场合，如千兆/万兆以太网，UWB等，具有较高的实用价值。同时，低抖动的片上可调时钟还可作为电路测试的有力辅助工具，为ADC等电路提供良好的测试环境，减少外灌时钟过程引入不必要的噪声。

环型结构压控振荡器(VCO)的输出信号较LC谐振结构质量稍差，但其好的片内集成特性以及天然的宽范围多相位输出特性使它具有广泛的应用空间。特别是随着工艺尺寸的下降，其噪声性能大大改善。传统提高环振频率的方法一般是降低环路级数(如差分结构2级环和单端结构3级环)。但是在很多应用中(例如数字时钟恢复)较多相位的输出是必须的。VCO本征输出的相位越多，越能够缓解内插电路的压力，更有利于采样相位的均匀。目前广泛流行的提高环振输出频率的方法是采用多通路环VCO，在同样数目相位输出情况下，该结构能更有效提高输出频率，并具有好的噪声性能。

然而对于高频设计，环振VCO单元的延迟时间很容易受到工艺和温度变化的影响。这些小的时间波动在低频设计中或许无足轻重(因为变化量相对低频周期来说非常小)，但却大大影响着高频频率的变化。为了克服这些因素对高频环振的影响，往往需要很大的VCO增益来提高频率覆盖率。但是这样却造成了环路性能的恶化。现有的开关电容和电流(产生多条近似平行增益曲线)的方法大都用来扩展载波覆盖范围，与分频系数相关的数字控制信号来时钟电路自外部[1]，并不能够自动地对某一中心频率相对于PVT的波动进行频率调整。即使有些应用了阈值电压检测等技术，用动态偏置电路改变控制电压的输出值来调整锁相环频率对于工艺和温度的偏差[2]，也只适用于较低的频率范围，也就是控制电压的变化范围仍能够覆盖中心频率。但对于某些频率要求非常高的设计，或者环振VCO单元对于工艺和温度变化更为敏感的结构，单纯靠改变偏置电路和控制电压的微调是不够的，需要对VCO本身的输出频率作出补偿(或者说校准)，而且这种补偿必须是自动的，并对VCO其它参数(如增益Kvco)影响较小。

参考文献：

[1]Adrian Maxim，“A 0.16-2.55GHz CMOS Active Clock Deskewing PLL Using Analog PhaseInterpolation，”IEEE JSSC，VOL.40，pp.110-131，January 2005

[2]Krishnakumar Sundaresan，Phillip E.Allen and Farrokh Ayazi“Process and temperatureCompensation in a 7MHz CMOS Clock Oscillator”，IEEE JSSC，VOL.41，pp.433-442，February 2006

[3]Yalcin Alper Eken and John P.Uyemura，“A 5.9-GHz Voltage-Controlled Ring Oscillator in0.18-um CMOS”，IEEE JSSC，VOL.39，pp.230-233，January 2004

发明内容

本发明的目的在于提供一种能在各种工艺和温度下对压控振荡器(VCO)输出频率作出自适应补偿的高频环振型锁相环电路。

本发明提出的高频环振型锁相环电路，其结构如图1所示，它包括：

一自鉴频鉴相器(PFD)49，它将输入参考时钟和N分频器55的反馈时钟进行比较；

一个差分电荷泵50，它与一个无源的滤波器51相结合将鉴频鉴相器49产生的相位误差转换成差分控制电压；

一个线性的双端转单端放大器52，它将差分控制电压转换成一个单一控制电压，来调谐带补偿开关的多通路环压控振荡器(VCO)53的输出频率；

一个共模反馈电路54，连接在差分电荷泵50和双端转单端放大器52之间，将差分电荷泵50输出的差分控制电压信号的共模电平控制在后级电路允许的电平范围内；

一个带补偿开关的多通路环压控振荡器53，连接于双端转单端放大器52的输出端；

一个N分频器55，连接于鉴相鉴频器49和压控振荡器53之间；

一个自适应补偿开关控制电路56，一端连接双端转单端放大器52的输出端，并于压控振器53连接，用于在工艺波动和工作温度变化情况下对压控振荡器53的频率偏移进行补偿；该电路模块具有两个参考电压，其值为压控振荡器53的控制电压线性度最好的一段的两个极值(极大值和极小值)，其内部的比较电路将控制电压与极值进行比较和延迟检测，最终判断其工艺和温度对电路的影响程度并依此进行相应补偿；

上述电路结构中，所述的带补偿开关的多通路环压控振荡器53，其主体结构采用多通路、子环结构，其中，对于某个节点，有两条不同的通路将其与输入连接在一起，这两条通路中一条通路为主通路，亦称基本环，另一条通路为辅助通路，亦称辅助环；除主体结构外还在其压控正反馈通路中并联有可选负载管阵列，在该负载管阵列的栅极连接互补控制开关。

下面进一步描述本发明电路的设计思想和电路结构。

在高频环振型锁相环中，振荡器具有相对较大的噪声贡献，这是结构本身决定的。为了降低总的输出噪声，必须尽量将其它模块等效输出噪声降到最小。基于这样的考虑，本发明采用较大的电荷泵电流(≈1mA)，以换取更优的性能(电荷泵对锁相环输出的等效噪声谱密度S_cp∝1/I_cp)。然而这样大的充放电电流也容易产生较大的绝对失配电流，而差分输出电荷泵能够很好抑制电流失配的影响。但是差分电荷泵50产生的是差分控制电压，对于只有单端控制的VCO来说，还必需一个具有良好线性的双端转单端(DTOS)放大器52来实现低纹波的单端控制电压输出。本发明采用源极电阻负反馈来提高该电路的线性度(G_m＝g_m/(1+g_mR₁)≈1/R₁)，并在电流输出端接一相同类型的阻值成比例的电阻将电流转换成控制电压(Vout＝G_m×R₂＝R₂/R₁).用此方法不仅实现了线性的转换增益，更使得增益只和电阻的相对值有关而和绝对值无关.而在实际的工艺实现中，电阻设计很容易达到非常高的相对精度，因此实现了增益的精确可调且简单易行.

既然采用差分输出，共模反馈电路54是必不可少的。本发明的共模反馈电路54采用简单的对称NMOS和PMOS网络，不需要外加参考电平。利用两对工作在深线性区的NMOS和PMOS管，灵敏的检测输入电压共模电平的漂移情况，并根据检测结果快速改变PMOS网络的上拉强度和NMOS网络的下拉强度，将输入的共模电平调回预先设定电平。

本发明一个重要的部分在于自适应温度和工艺补偿VCO53及其控制开关的设计。对高频环振型VCO(尤其是上述控制电压范围较小的结构)，以典型(typical)模型计算和仿真的结果，在流片工艺变化较大(FF或者SS)情况下，很可能偏离实际。这样微小的变化在RC乘积绝对值较大时并不明显，但是在其绝对值很小时就会产生很大的影响。这样大的相对波动单纯依靠控制电压的变化是很难捕捉到正确频率的(控制电压范围和VCO增益同时限制了频率变化范围)。而采用自适应开关进行频率校准以后，在极限状态下，控制电压对应频率能够很好覆盖到所需频率。

环振型VCO的频率常会受其级数和输出相位数目的限制，为了提高其输出频率又保持其原有输出相位，本发明采用了多通路、子环结构的VCO。即对于某一个节点，有两条不同的通路将其与输入连接在一起。如一个正常的三级环路(单端)应由三个相同增益级首尾连接而成一个闭环，如图2的实线路径所示。在这个基本环中，每个增益级提供一个节点，相邻节点之间插有一个增益(延迟)级，节点数目与增益级数目相同，该例中为3。而多通路结构则在此基本环的基础之上，增加了一条辅助通路，如图2的虚线路径所示。辅助环与基本环共用原有的3个节点，即节点数目保持不变。但是在辅助环中，相邻节点并不是原环路中相邻节点。如图2所示，基本环中一个节点经由两个增益级的延迟后到达第三个节点，但在辅助环中该节点的信号只需经由一个增益级便到达第三节点，缩短了信号在环路中的传输时间。对于VCO来说，最小的延迟时间决定了最高振荡频率。多通路结构由于引入了更快的信号传输途径，将传输延时有效降低(为两条通路延迟的加权平均)，因此有效地提高了频率。

采用新型的连接方式可以在不改变延迟级数的情况下有效提高VCO的最高振荡频率。环振在高频下的相位噪声特性和延迟单元结构的选择密切相关。如果不考虑电源等外来噪声的干扰，全开关即满幅振荡信号的传输应该是比较好的选择。文献[3]提出一种先进的延迟单元结构并付之应用。该电路具有快慢两对输入端口，分别由两对MMOS和PMOS单管增益级构成，输出连接在一起(指相同极性)。可变负载由一对PMOS管实现，并由交叉耦合的两个压控NMOS管控制，通过改变正反馈的耦合强度改变频率的大小。然而，该环振虽然具有频率较高，噪声特性较好的优点，但控制电压线性范围较小，这不利于应用在宽可调谐范围设计中，即使输出单一频率，当工艺和温度条件较大波动时，其较小的频率覆盖范围亦不能很好的满足设计需要。鉴于此，本发明对其进行了改进，使其保持其原有优良性能同时，更能有效工作于极端工艺和温度条件下，大大增强该设计的适应性。新的延迟单元除采用上述主体结构外，还加入一系列可选并联负载以及它们的控制开关，用来自适应调节VCO输出中心频率，以迎合工艺和外界环境的变化。

但是由于频率提高因子并非随尺寸单调变化，而且必须满足巴克豪森的振荡准则，辅助通路的增益不能任意增加或减小，因此为了尽量不影响辅助通路增益，并联负载阵列选择与压控通路中的PMOS管负载并联.而开关位置的选取亦是设计的关键，本发明选择将控制开关接于负载管栅级，这样小尺寸的开关电阻对RC常数就没有直接贡献，而其对正反馈通路反馈强度的微弱影响亦不会恶化输出频率.

该设计的另一个关键之处在于自适应开关电路56，这里采用了控制电压作为判定信号。当VCO的控制电压不能覆盖到所需频率(fref×N)，它会漂至电荷泵输出电压的极值，然后长时间保持不变。这里利用控制电压的这一特性，选择VCO线性度最好的一段的极值作为参考电压(vref_high和vref_low)。经过一段时间的延迟检测(因为锁相环正常频率捕捉过程中，有时也会出现控制电压短暂到极值情况，而只有连续长时间保持在极值才意味工作失常)，确认此时锁相环确实无法锁定后，采取开关策略。

本发明的创新和价值在于有效解决了高频高性能的多通路环型振荡器对于工艺和温度敏感的问题，并能保证锁相环优良性能基本不变。该发明通过自适应反馈监控并补偿的方法大大增强了高频多通路环振型锁相环的实际应用性。而这种频率自校准的思想也可很好地应用于其它高频环振型锁相环中，具有简便易行，移植性好的特点，因而有很高的应用价值。

附图说明

图1为本发明的自适应工艺和温度补偿的锁相环整体结构框图。

图2为多通路环基本原理。

图3为带快通路输入端口的差分结构压控振荡器(VCO)延迟单元连接方式。

图4为现有的多通路延迟单元。

图5为加入工艺和温度补偿负载阵列的多通路延迟单元。

图6为自适应开关状态转换示意。

图7为自适应监控开关原理框图。

图8为压控振荡器(VCO)版图后仿真增益曲线。

图9为环路在几种极端条件下闭环锁定情况。

图中标号：49为鉴频鉴相器，50差分电荷泵，51为无源环路滤波器，52线性双端转单端放大器，53为自适应压控振荡器(VCO)，54为共模反馈，55为分频器，56为自适应开关控制模块，80为控制电压节点；58为多通路结构中快通路增益级，59为多通路环结构中慢通路增益级，81～83为多通路环内部节点，60为普通多通路环振中延迟单元，61为改进的具有频率校准开关的多通路延迟单元；86和88为原始延迟单元中压控管，89和90为延迟单元主通路增益管，91和94为延迟单元辅助通路增益管，92和93为延迟单元PMOS负载，20～27是可选负载，10～17为与可选负载一一对应的校准开关，30～37是为避免高阻态的互补开关；76和77是判断控制电压是否超出极值的两个比较器，70是提供加(减)数1的或门，71～73是自适应控制开关中可控加减的3bit计数器，74和75是延迟检测单元，78是计数器输出信号到控制开关的译码电路。

具体实施方式

下面结合附图1～9对本发明作进一步描述。

图1为自适应工艺和温度补偿的锁相环整体框图.49为鉴频鉴相器(PFD)，它将输入参考时钟和分频反馈时钟进行比较.50是差分输出电荷泵，它与无源的滤波器51相结合将PFD(40)产生的相位误差转换成差分控制电压.由于所应用的VCO为单端控制，该差分控制电压经过一个线性的双端转单端放大器52产生单一控制电压来调谐自适应频率校准VCO 53的输出频率。由于差分控制电压的采用，一个共模反馈电路54须被加入，用以保证差分输出信号的共模电平在后级电路允许的电平范围内。晶振参考时钟采用125MHz，反馈分频器55的分频系数为37，VCO输出频率为4.625MHz。这样高频的输出对于依靠n级RC延迟计算时钟周期的环形振荡器来说，其工艺和温度的波动易造成较大的相对频率偏移。而且这种偏移往往不能依靠控制电压的微调简单弥补。因此一个额外的自适应补偿开关控制电路56被用在各种工艺波动和工作温度变化情况下对自适应VCO 53的大幅度频率偏移进行补偿。该模块具有两个输入参考压，其值为VCO控制电压线性度最好的一段的两个极值，内部比较电路将控制电压与极值进行比较和延迟检测，最终判断其工艺和温度对电路的影响程度并依此进行相应的补偿。

发明中应用的自适应VCO是基于一种新型的多通路环的原型。图2显示了多通路环的工作原理。加入辅助通路(虚线所示)后节点82到83的传输延迟为td，如果设没有辅助通路时的延迟时间(也就时一个倒相延迟单元的延迟时间)为td0。又假设辅助环中的非倒相延迟单元和主环中倒相延迟单元具有相同的负载和驱动特性(也即有相同的延迟特性)，那么在输出节点上将有均匀的延迟内插分配。以节点83为例，经由一个倒相延迟单元的传输时间为t＝td+td0，而经由辅助环中非倒相延迟单元驱动的延迟时间为t＝0+td0，总的延迟时间为二者平均：

t＝(td+td0+0+td0)/2＝td0+td/2    (1)

又知C点的总传输延时为t＝2td，有

2td＝(td+td0+0+td0)/2＝td0+td/2

td＝2/3×td0                (2)

于是，较之传统的单通路结构频率提高了50％。对于固定级数和相位的环振来说，主通路的传输是主导的，辅助通路只是协助增强主通路的延迟时间，其强度必须低于主通路，以避免多余的振荡频率出现干扰主振荡频率。图3是本发明中应用的4输入端口多通路环形VCO，延迟单元为3级。该结构中的延迟单元将图2中的快慢增益通路结合在一起构成了一个完整的模块，更符合一般意义上对环振型VCO延迟单元的定义。

图4显示了能应用于图3框架中的一种新型的结构简单、噪声性能好的多通路结构延迟单元。该延迟单元将压控频率端放在交叉耦合正反馈回路中，通过改变耦合路径的强度调节RC延迟的大小。当控制电压升高，MOS管86和88的导通能力增强即导通电阻变小，正反馈增强，差分输出保持高、低电平不变的趋势增强，延迟时间变大，VCO 53输出频率降低。

MOS管91和94是辅助通路即快通路的输入管，它们直接置于两个NMOS主输入对管89和90之上，形式较为对称。但需要注意，要提高频率，91和94管的尺寸选择很关键，频率提高因子的非单调性频率不会随着它们的尺寸增加一直增加，同时“巴克豪森准则”也必须满足，过大强度的快通路有时反而会造成频率的下降甚至根本不能起振。

但是，这种环振的控制电压线性范围却比较窄，即使输出单一频率，其较小的频率覆盖范围亦不能很好的满足工艺和温度的波动对频率范围的要求。

针对该延迟单元的这一窄范围低强壮性的特点，本发明对其进行有效改进，如图5所示.其中晶体管86、88、89、90、91、92、93、94是原有的主体单元结构，晶体管20～27是加入的可选并联负载阵列，与其一一对应的校正开关为10～17，用来根据工艺和外界环境的变化自适应调节VCO输出频率.控制开关的数目M可以根据设计需要和复杂度来增减，本例设计中取为4，即在典型情况的正负两个方向各留两个开关的调节裕度.为版图设计匹配，可选负载阵列中每一路可选并联负载和开关的尺寸都是完全相同的.

并联的PMOS负载阵列的位置可以有两种：管子91(或94)两端或管子92(或93)两端。但是辅助通路的增益是一个不能够随意变动很大的参量。因此，并联负载加在92(93)两端是明智的选择。对于开关，最简单的想法是应该将开关10～17分别与对应的PMOS负载管20～27串联起来，通过控制开关的打开和关闭决定是否将该负载并入回路。可是对于高频环振来说，负载电阻和电容的微弱变化也会对输出频率造成较大的影响：小尺寸的开关具有较大的电阻，和PMOS负载管串联起来大大增加了RC乘积；而较大的开关不仅浪费面积又具有比较大的寄生电容，同样不利于频率的提高。为了不使开关电阻较大地干扰高频输出频率，选择将互补开关30-37置于可选负载管20～27的栅级。虽然置于正反馈回路中的开关会对耦合强度有些影响，但输出频率的恶化程度却比直接串联好得多。又因为高阻态是电路中不希望出现的状态，需要一组互补开关30～37，开关在某个负载没有被选中的时候将其栅极接为高电平屏蔽。

对于一个固定的控制电压，当开关S1～S4全部打开的时候，延迟单元的负载为所有PMOS管负载并联，电阻最小，频率最高。当开关S1～S4全部关闭的时候，延迟单元恢复至原始结构(即图4)，并联电阻数目最少，阻值最大，频率最低。当开关导通数目介于0、4之间时，频率在两个极值之间变化。在电路起始时，默认为典型工艺和环境(TT@75℃)，延迟单元工作于中间状态，即S1和S2导通，S3和S4关断。如果VCO的输出频率在控制电压可及范围之内达到所需，维持该状态。反之，如果不能满足需要的频率，则需通过自适应开关机制自动校准。

为了有效模拟实际，高频环振仿真中应该加入版图寄生参数才能得到准确的输出频率。这不仅包括器件、连线本身的电阻电容也包括平行和垂直连线间的耦合电容(RCC参数提取)。由于高频环振中电流较大，较宽的金属连线会带来很大的电容负载，加上各种耦合效果，后仿真的频率比单纯线路仿真会有较大偏差。因此为得到需要频率，需要在后仿真基础上对电路参数(或者版图布局)进行修改。图6给出了VCO版图参数提取后仿真得到的频率随控制电压(线性度最好的一段，即有效区间)变化曲线。曲线62、63分别代表在没有采用频率校准机制下，工艺角FF@75℃和SS@75℃下增益曲线与典型情况曲线64在任何电压下不能交迭，即没有公共部分。这意味着当仅工艺偏差存在时电路已经无法锁定在正确频率。而自校准开关引入后，可以看到开关的通断有效的平移了增益曲线(65～68)，使得在控制电压允许范围以内，工艺变化对频率变化的影响大幅度削弱，在TSMC 0.18um最极端工艺下(一定的温度范围内)VCO都能自动覆盖一个共同频率(4.625GHz)，且VCO的增益基本保持不变。

图7显示了随流片工艺和工作温度变化开关的自动开关的控制状态图.每个状态上的数字依次表示S1～S2的状态，“1”为导通，“0”为关闭.双环代表起始状态，设定为TT@75℃情况(1100).如果流片工艺发生偏差或者起始工作温度过高或过低，开关状态会根据实线的路径进行调节，直至覆盖到需要的频率.此时由工艺和起始温度带来的偏差基本消除.如果工作过程中，环境发生了较大的变化，如温度骤升或者骤降，造成频率范围超出所需频率，需要逆向调节来满足频率捕捉，这是图7中虚线所示情况.但需要注意，开关的不连续变化必须能够通过控制电压的微调弥补.当然，任何电路必有一定适用范围，超出两个极值状态的工艺和温度变化，电路无法通过自身结构校准，则必须重新进行参数设计.

对于频率自动校准开关的实现，首先要监视环路工作状态。锁相环具有两个天然锁定判定信号可提供：控制电压和鉴相器输出的电流开关，它们具有不同的判定方法。这里选用控制电压作为监控信号。如图8所示，当控制电压vctrl低于下限值vref_low或者高于上限值vref_high(线性度最好的一段的两个端电压)，并保持较长一段时间，意味着电路由于工艺或是温度的波动偏离了正常的工作范围，无法锁定。所以当延迟检测单元74、75检测到比较器76、77输出的有效使能信号后，立即进行延迟检测，如果判断出控制电压超出限定的极限值的时间超过设定时间，方向指示信号con_m或com_p会变成0，与非门70输出为1，触发3bit计数器71～73工作。如果vctrl＞vref_high，con_p为0(有效)，表示计数器71～73正向计数，其3比特输出结果经由译码电路78后，令开关导通的数目增加一个。如果此后控制电压恢复正常范围，则状态保持。反之如果vctrl仍然持续超出vref_high，再一个延迟单元的延迟时间后，计数器再加1，导通开关再增加一个。对该电路设计，两个开关打开后已能基本覆盖工艺极值(SS和FF)和温度较大范围的变化。但是不排除意外可能使vctrl仍然不能回归正常，第三次延迟后计数器再加1，达到”A2A1A0”＝”010”，这是一个溢出标志，指示电路在现有条件下无法正常工作，同时将该状态锁定(为避免状态循环)。当然，如果此状态不是由不可修复的工艺造成，随着环境变化，vctrl可能自动恢复至正常范围，甚至保持低于vref_low，即con_m有效标志着VCO频率过高，需要系统关闭一些开关。这时con_m作为”A2A1A0”＝”010”的解锁信号会将计数器解除锁定，计数器71～73开始倒向计数。如果初始状态vctrl＜vref_high，con_m为0(有效)，则以上过程逆向，con_p作为”A2A1A0”＝”100”的解锁信号。

图9是整个锁相环设计的闭环仿真结果。为了验证输出频率的工艺和温度补偿特性，即在各种工艺和温度条件下环路输出频率的自适应校准特性，仿真包括TT@75℃、SS@75℃、SS@125℃、FF@25℃四种情况。因为这四种情况分别说明了环路工作在无开关变化(即维持初始值不变)、部分开关打开、全部开关打开、全部开关关断四种代表性策略。结果显示出在几种极端环境下，环路通过自适应检测和开关补偿校准能够很好的进入锁定状态，输出稳定的高频时钟。发明中的自适应校准延迟单元及与之配合的自适应监控系统对于流片工艺波动和工作温度波动的补偿是行之有效的，整个环路设计亦是一个很有应用价值的强壮的(robust)高频时钟发生电路。

Claims (4)

1.一种自适应工艺和温度补偿的高频环振型锁相环电路，其特征在于包括：

一个鉴频鉴相器(49)，它将输入参考时钟和一N分频器(55)的反馈时钟进行比较；

一个差分电荷泵(50)，它与一个无源的滤波器(51)相结合将鉴频鉴相器(49)产生的相位误差转换成差分控制电压；

一个线性的双端转单端放大器(52)，它将差分控制电压转换成一个单一控制电压，来调谐一带补偿开关的多通路环压控振荡器(53)的输出频率；

一个共模反馈电路(54)，连接在差分电荷泵(50)和双端转单端放大器(52)之间，将差分电荷泵(50)输出的差分控制电压信号的共模电平控制在后级电路允许的电平范围内；

所述带补偿开关的多通路环压控振荡器(53)，连接于双端转单端放大器(52)的输出端；

所述N分频器(55)，连接于鉴频鉴相器(49)和压控振荡器(53)之间；

一个自适应补偿开关控制电路(56)，一端连接双端转单端放大器(52)的输出端，并与压控振荡器(53)连接，用于在工艺波动和工作温度变化情况下对压控振荡器(53)的频率偏移进行补偿；所述自适应补偿开关控制电路(56)具有两个参考电压，所述两个参考电压为压控振荡器(53)的控制电压线性度最好的一段的两个极值，所述自适应补偿开关控制电路内部的比较电路将双端转单端放大器(52)输出的控制电压与极值进行比较和延迟检测，最终判断工艺和温度对所述压控振荡器(53)的影响程度并依此进行相应补偿。

2.根据权利要求1所述的锁相环电路，其特征在于所述的带补偿开关的多通路环压控振荡器(53)，其主体结构采用多通路、子环结构，其中，对于所述多通路环压控振荡器(53)中的任一延迟单元的输出节点，都有两条不同的通路将所述节点与所述延迟单元的输入连接在一起，这两条通路中一条通路为主通路，另一条通路为辅助通路；除主体结构外还在所述延迟单元的压控正反馈通路中并联有负载管阵列，在该负载管阵列的栅极连接有互补控制开关。

3.根据权利要求2所述的锁相环电路，其特征在于所述的共模反馈电路(54)采用对称NMOS和PMOS网络。

4.根据权利要求2所述的锁相环电路，其特征在于所述的负载管阵列中，每一路中的负载尺寸相同，且每一路中的互补控制开关的尺寸也相同。

Images