CN115580297A - 一种极低抖动的锁相环电路及锁相环模块 - Google Patents

一种极低抖动的锁相环电路及锁相环模块 Download PDF

Info

Publication number
CN115580297A
CN115580297A CN202211546452.0A CN202211546452A CN115580297A CN 115580297 A CN115580297 A CN 115580297A CN 202211546452 A CN202211546452 A CN 202211546452A CN 115580297 A CN115580297 A CN 115580297A
Authority
CN
China
Prior art keywords
locked loop
circuit
differential
low jitter
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211546452.0A
Other languages
English (en)
Inventor
吴洋
黄球军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Core Matrix Technology Co ltd
Original Assignee
Chengdu Core Matrix Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Core Matrix Technology Co ltd filed Critical Chengdu Core Matrix Technology Co ltd
Priority to CN202211546452.0A priority Critical patent/CN115580297A/zh
Publication of CN115580297A publication Critical patent/CN115580297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及锁相环电路技术领域，尤其涉及一种极低抖动的锁相环电路及锁相环模块，其包括鉴频鉴相器；电荷泵；环路滤波器；共模反馈电路；压控振荡器；以及差分反馈路径，本公开通过将传统的单端转化为差分架构，同时引入共模反馈电路，可以有效进行高速通信系统中信号噪声的兼容，并且可以进行系统中的抖动处理，另外本公开进行压控振荡器的创新性均匀信号路径的配置布局，可以促使单元之间具有更均匀的信号路径，减少失配，从而辅助降低抖动。

Description

一种极低抖动的锁相环电路及锁相环模块
技术领域
本发明涉及锁相环电路技术领域，尤其涉及一种极低抖动的锁相环电路及锁相环模块。
背景技术
本部分中的陈述仅提供与本公开有关的背景信息并且不构成现有技术。
锁相环广泛用于电子和通信系统中，用于时钟和数据恢复、频率合成、微处理器中的时钟同步以及许多应用，锁相环输入和输出的信号通常是二进制信号，锁相环内的许多信号也是如此，那么易知二进制信号上的噪声通常以抖动为特征。
其中对于高速应用，抖动是通信系统的一个问题，抖动是事件时序中不希望出现的扰动或不确定性，因为它会降低整个电路的性能，由于抖动是一种无法消除的损坏，因此减少抖动是帮助提高系统性能的一种方法。在高速应用中，尤其是达到Gbit/s级别，数据速率增加，数据眼图开度变窄，接收到的数据和时钟变得更容易受到各种噪声源的影响。
因此，设计出一个低抖动锁相环就是本领域技术人员亟需要解决的问题之一。
发明内容
发明人通过研究发现：高速应用的信号在通过通信信道传输或从存储介质中检索时经常会出现时序抖动，抖动表现为波形周期的变化，这是一种无法通过放大和削波来消除的损坏，同时抖动可能有很多来源，比如电荷泵和压控振荡器，还包括通过电源来自电路其他部分的噪声，其中电源和基底噪声是最主要的。
本公开的目的在于提供一种极低抖动的锁相环电路及锁相环模块，来解决现有技术无法较好兼容高速通信时的数字信号噪声并且无法合理降低系统抖动的技术问题。
据本公开的一个方面，提供一种极低抖动的锁相环电路，包括：
鉴频鉴相器，所述鉴频鉴相器具有接收输入信号的差分第一输入端子组和接收反馈信号的差分第二输入端子组；
电荷泵，所述电荷泵具有被耦合到所述鉴频鉴相器的差分第一输出端子组；
环路滤波器，所述环路滤波器包括串联在所述电荷泵的输出端子与地之间的电阻器和电容器且所述环路滤波器被耦合到所述电荷泵的第二输出端子组；
共模反馈电路，所述共模反馈电路被配置在所述电荷泵的所述第二输出端子组；
压控振荡器，所述压控振荡器具有被耦合到所述环路滤波器的差分第三输入端子；以及
差分反馈路径，所述差分反馈路径被耦合到所述压控振荡器以接收输出信号并且产生反馈信号。
需要说明的是，发明人利用差分拓扑电路结合新压控振荡器布局，极大的减少抖动，将传统的单端锁相环，全部变为差分结构，从架构上降低抖动，同时引入共模反馈电路，来稳定基准电压。
本公开的一些实施例中，所述差分第一输入端子组包括第一子输入端和第二子输入端。
本公开的一些实施例中，所述差分第二输入端子组包括一级输入端以及与所述一级输入端并联配置的二级输入端，所述一级输入端与所述二级输入端内均配置有判断模块。
本公开的一些实施例中，所述共模反馈电路包括检测电路以及调整电路。
本公开的一些实施例中，所述检测电路被配置进行检测共模电压。
本公开的一些实施例中，所述调整电路被配置进行环路滤波器电压驱动。
本公开的一些实施例中，所述压控振荡器内配置均匀信号路径。
据本公开的另一个方面，包括上述任意一项所述的极低抖动的锁相环电路，以及一个或多个单独的部件，连接到所述极低抖动的锁相环电路。
本公开与目前公开的技术相比，具有如下的优点和有益效果：本公开通过将传统的单端转化为差分架构，同时引入共模反馈电路，可以有效进行高速通信系统中信号噪声的兼容，并且可以进行系统中的抖动处理，另外本公开进行压控振荡器的创新性均匀信号路径的配置布局，可以促使单元之间具有更均匀的信号路径，减少失配，从而辅助降低抖动。
附图说明
图1是本发明的锁相环结构示意图；
图2是本发明的压控振荡器的布局示意图；
图3是本发明的6GHz开环相位噪声试验数据图；
图4是本发明的6GHz闭环相位噪声试验数据图;
图5是本发明的实施例中传统压控振荡器布局图。
其中图3和图4中的虚线代表减小抖动前的噪声，实线为减小抖动后的噪声。
具体实施方式
请一并参考说明附图1-图5，本实施例提供了一种极低抖动的锁相环电路及锁相环模块，该极低抖动的锁相环电路、锁相环模块以及方法均已经处于实际测试使用阶段。
之后参考附图来更全面地描述本发明，在附图中示出了本发明的说明性实施例。但是，本发明还以许多不同的形式体现并且不应当理解为限制于这里叙述的实施例。相反，这些实施例被提供以便本公开充分和完整，并且将本发明的范围完全传递给本领域技术人员。
将会理解的是，当元件被称之为“耦合到”、“连接到”或“响应于”另一个元件时，它可能直接耦合到、连接到或响应于其它元件，或者中间元件也可以存在。相比之下，当元件被称之为“直接耦合到”、“直接连接到”或“直接响应于”另一个元件时，不存在中间元件。相同的编号通篇是指相同的元件。如这里所使用的，术语“和/或”包括一个或多个关联的所列出项的任何和所有组合并且可以用“/”来缩写。
还将理解的是，尽管术语第一、第二等可以在这里用来描述各种元件，但这些元件不应当被这些术语限制。这些术语只用来区别一个元件与另一个元件。
这里所使用的术语只用于描述特定实施例的目的而不试图限制本发明。如这里所使用的，单数形式“一”、“一个”和“该”旨在也包括多数形式，除非上下文清楚指明不是这样。将进一步理解，术语“包括”和“包含”当在这里使用时规定了所阐明特征、步骤、操作、元素和/或部件的存在，但是不排除一个或多个其它特征、步骤、操作、元素、部件和/或其组合的存在或添加。
除非相反定义，这里使用的所有术语(包括技术和科学术语)具 有与本发明所属技术领域的普通技术人员通常理解的相同的含义。将进一步理解，诸如在常用词典里所定义的术语应当被解释为具有与其在相关领域的上下文中的意思相一致的意思，并且将不按照理想化的或非常正式意思来解释，除非特意在这里这样定义。
本申请的工作原理与现有技术锁相环的工作原理相同，均为：外部输入参考信号在鉴频鉴相器中完成鉴频鉴相，输出一个相位差到电荷泵，电荷泵把这个相位差转换为电流，经过环路滤波器积分后转换为一个稳定电压，从而控制压控振荡器输出设计所需要的频率。
为了更好理解本申请，现将本申请中的部分名词进行对应列举：
鉴频鉴相器为PFD，电荷泵为CP，共模反馈电路为CMFB，环路滤波器为LF，压控振荡器为VCO，参考电压为Vref，进一步的，为了保证描述清楚，后文将用中文进行描述，此处仅进行对应列举。
同时需要说明的是：附图2、附图5中的数字1、2、3、4、5、6、7、8、9、10均为信号单元。
本实施例至少包括如下内容：参考说明附图1，一种极低抖动的锁相环电路，包括鉴频鉴相器，其具有接收输入信号的差分第一输入端子组和接收反馈信号的差分第二输入端子组，其中差分第一输入端子组包括第一子输入端和第二子输入端，差分第二输入端子组包括一级输入端以及与所述一级输入端并联配置的二级输入端，一级输入端与二级输入端内均配置有判断模块，判断模块中均设置有UP+/-与DOWN+/-。电荷泵，其具有被耦合到鉴频鉴相器的差分第一输出端子组；环路滤波器，其包括串联在电荷泵的输出端子与地之间的电阻器和电容器且环路滤波器被耦合到电荷泵的第二输出端子组；共模反馈电路，其被配置在电荷泵的第二输出端子组；压控振荡器，其具有被耦合到环路滤波器的差分第三输入端子；以及差分反馈路径，其被耦合到压控振荡器以接收输出信号并且产生反馈信号。
进一步的，参考说明附图1，可以理解的，共模反馈电路包括检测电路以及调整电路，检测电路被配置进行检测共模电压，调整电路被配置进行环路滤波器电压驱动，进一步的，共模反馈电路的作用是确保两个环路滤波器线的共模电压或平均电压固定在某个电压基准上，其中调整电路将环路滤波器电压驱动到更高或更低的电位，以使它们的平均值固定为某个值，其中附图1中的参考电压通过以下方式完成控制底部电流源，以便从环路滤波器中添加或减去净电流。
进一步的，参考说明附图1，锁相环中的每个组件都是差分实现的，即使是环路滤波器和压控振荡器也同样差分进行。此处需要说明的是，发明人在进行试验后发现，差分锁相环架构具有出色的共模抑制噪声并与附近的数字电路噪声很好地共存，同时差分实现环路滤波器在面积方面也有优势，因为环路滤波器可以差分实现，从而将电容值减小到四分之一。
同时需要说明的是，共模反馈电路连续工作或者顶部电流源也可以由共模反馈电路控制，其电路中使用的两个电阻器的阻值足够大，以使差分漏电流最小化。
更进一步的，参考说明附图2，可以理解的是压控振荡器是整个系统的主要抖动贡献者，压控振荡器中的一个抖动源来自延迟线负载之间的不匹配。现有传统的压控振荡器布局如图5所示，其中压控振荡器的单元按升序或降序排列，某个延迟单元的输出到下一个延迟单元的输入，除了最后一个延迟单元。其输出进入第一个延迟单元的输入的线路，因此从说明附图5中本领域技术人员可以得出，任何两个连续单元之间的信号路径长度都是相同的，除了单元 1 和单元 10 之间的信号路径长度是其余单元的 10 倍。
本申请的实施例新提出的压控振荡器布局，压控振荡器内配置更均匀信号路径，详细如说明附图2所示，在单元之间具有更均匀的信号路径，将具有更少的失配，详细的，除1和10这组的路径最短外，其余1和2，2和3，9和8路径大致相同，余下几组的路径也大致相同，在这种情况下失配将变得更少。
基于上述，发明人进行了按照本申请所提供的锁相环的试验，得到了如说明附图3和说明附图4所示的结果，可以根据图3和图4，明确得到减小抖动前后的相位噪声优化情况，可以理解为差分信号加共模反馈，提高了抗干扰能力，有效抑制电磁干扰，同时具备更精确的时序定位，现有技术不进行上述差分信号加共模反馈的结合原因是因为大多数系统没有进行极致性能的追求，同时不采用结合的方式可以节约芯片面积，降低成本。
同时，本申请为了更好进行理解，还提供了一种锁相环模块，包括上述任意一项所述的极低抖动的锁相环电路，以及一个或多个单独的部件，连接到极低抖动的锁相环电路。
还应当注意，在一些替换实施方式中，在流程图中标注的功能/动作可能不是按流程图标注的顺序发生的。例如接连示出的两个方框可以事实上基本并发地执行，或者这些方框有时以相反的顺序执行，这取决于所涉及的功能/动作。最后，一个或多个方框的功能可以是单独的或与其它方框的功能组合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种极低抖动的锁相环电路，其特征在于，包括：
鉴频鉴相器，所述鉴频鉴相器具有接收输入信号的差分第一输入端子组和接收反馈信号的差分第二输入端子组；
电荷泵，所述电荷泵具有被耦合到所述鉴频鉴相器的差分第一输出端子组；
环路滤波器，所述环路滤波器包括串联在所述电荷泵的输出端子与地之间的电阻器和电容器且所述环路滤波器被耦合到所述电荷泵的第二输出端子组；
共模反馈电路，所述共模反馈电路被配置在所述电荷泵的所述第二输出端子组；
压控振荡器，所述压控振荡器具有被耦合到所述环路滤波器的差分第三输入端子；以及
差分反馈路径，所述差分反馈路径被耦合到所述压控振荡器以接收输出信号并且产生反馈信号。
2.根据权利要求1所述的一种极低抖动的锁相环电路，其特征在于，所述差分第一输入端子组包括第一子输入端和第二子输入端。
3.根据权利要求1或2所述的一种极低抖动的锁相环电路，其特征在于，所述差分第二输入端子组包括一级输入端以及与所述一级输入端并联配置的二级输入端，所述一级输入端与所述二级输入端内均配置有判断模块。
4.根据权利要求1所述的一种极低抖动的锁相环电路，其特征在于，所述共模反馈电路包括检测电路以及调整电路。
5.根据权利要求4所述的一种极低抖动的锁相环电路，其特征在于，所述检测电路被配置进行检测共模电压。
6.根据权利要求4所述的一种极低抖动的锁相环电路，其特征在于，所述调整电路被配置进行环路滤波器电压驱动。
7.根据权利要求1所述的一种极低抖动的锁相环电路，其特征在于，所述压控振荡器内配置均匀信号路径。
8.一种锁相环模块，其特征在于，包括权利要求2-7任意一项所述的极低抖动的锁相环电路，以及一个或多个单独的部件，连接到所述极低抖动的锁相环电路。
CN202211546452.0A 2022-12-05 2022-12-05 一种极低抖动的锁相环电路及锁相环模块 Pending CN115580297A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211546452.0A CN115580297A (zh) 2022-12-05 2022-12-05 一种极低抖动的锁相环电路及锁相环模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211546452.0A CN115580297A (zh) 2022-12-05 2022-12-05 一种极低抖动的锁相环电路及锁相环模块

Publications (1)

Publication Number Publication Date
CN115580297A true CN115580297A (zh) 2023-01-06

Family

ID=84590817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211546452.0A Pending CN115580297A (zh) 2022-12-05 2022-12-05 一种极低抖动的锁相环电路及锁相环模块

Country Status (1)

Country Link
CN (1) CN115580297A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124874A (ja) * 2000-10-13 2002-04-26 Kawasaki Microelectronics Kk 半導体装置
US6825730B1 (en) * 2003-03-31 2004-11-30 Applied Micro Circuits Corporation High-performance low-noise charge-pump for voltage controlled oscillator applications
CN1874476A (zh) * 2006-06-08 2006-12-06 复旦大学 适用于高清数字电视的低抖动时钟生成电路
CN1937410A (zh) * 2006-08-17 2007-03-28 复旦大学 一种自适应工艺和温度补偿的高频环振型锁相环电路
CN101753138A (zh) * 2008-12-12 2010-06-23 复旦大学 双环路频率综合器及其相位噪声分析方法
CN102130681A (zh) * 2010-01-19 2011-07-20 深圳艾科创新微电子有限公司 一种差分锁相环
CN102291127A (zh) * 2011-06-02 2011-12-21 西安电子科技大学 全差分复位延时可调鉴频鉴相器
US20120194369A1 (en) * 2011-01-28 2012-08-02 The Regents Of The University Of California Ring oscillator delta sigma adc modulator with replica path nonlinearity calibration
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
CN108199699A (zh) * 2017-12-15 2018-06-22 北京时代民芯科技有限公司 一种占空比稳定和低抖动时钟电路
CN110061739A (zh) * 2019-05-20 2019-07-26 长沙景美集成电路设计有限公司 一种对工艺引起mos电容栅极漏电不敏感的pll电路及其实现方法
CN110557119A (zh) * 2019-07-25 2019-12-10 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环
CN112087228A (zh) * 2019-06-13 2020-12-15 无锡有容微电子有限公司 一种锁相环电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124874A (ja) * 2000-10-13 2002-04-26 Kawasaki Microelectronics Kk 半導体装置
US6825730B1 (en) * 2003-03-31 2004-11-30 Applied Micro Circuits Corporation High-performance low-noise charge-pump for voltage controlled oscillator applications
CN1874476A (zh) * 2006-06-08 2006-12-06 复旦大学 适用于高清数字电视的低抖动时钟生成电路
CN1937410A (zh) * 2006-08-17 2007-03-28 复旦大学 一种自适应工艺和温度补偿的高频环振型锁相环电路
CN101753138A (zh) * 2008-12-12 2010-06-23 复旦大学 双环路频率综合器及其相位噪声分析方法
CN102130681A (zh) * 2010-01-19 2011-07-20 深圳艾科创新微电子有限公司 一种差分锁相环
US20120194369A1 (en) * 2011-01-28 2012-08-02 The Regents Of The University Of California Ring oscillator delta sigma adc modulator with replica path nonlinearity calibration
CN102291127A (zh) * 2011-06-02 2011-12-21 西安电子科技大学 全差分复位延时可调鉴频鉴相器
CN103107806A (zh) * 2011-11-14 2013-05-15 孙茂友 一种低杂谱Sigma-Delta小数-N锁相环
CN108199699A (zh) * 2017-12-15 2018-06-22 北京时代民芯科技有限公司 一种占空比稳定和低抖动时钟电路
CN110061739A (zh) * 2019-05-20 2019-07-26 长沙景美集成电路设计有限公司 一种对工艺引起mos电容栅极漏电不敏感的pll电路及其实现方法
CN112087228A (zh) * 2019-06-13 2020-12-15 无锡有容微电子有限公司 一种锁相环电路
CN110557119A (zh) * 2019-07-25 2019-12-10 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨小旭: "应用于时钟恢复电路的电荷泵锁相环研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
胡腾飞: "一种基于锁相环与延迟锁相环混合结构的时钟数据恢复电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Similar Documents

Publication Publication Date Title
JP3808338B2 (ja) 位相同期回路
US6509801B1 (en) Multi-gigabit-per-sec clock recovery apparatus and method for optical communications
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US20090175116A1 (en) Clock synchronization circuit and operation method thereof
US8019022B2 (en) Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
US7705640B2 (en) Common-mode feedback method using a current starved replica biasing
CN103684438A (zh) 延迟锁相环
Masuda et al. A 12 Gb/s 0.9 mW/Gb/s wide-bandwidth injection-type CDR in 28 nm CMOS with reference-free frequency capture
US20030184389A1 (en) Inject synchronous narrowband reproducible phase locked looped
US10623005B2 (en) PLL circuit and CDR apparatus
CN110071718B (zh) 一种亚采样鉴相器及其锁相环
JPH1127116A (ja) 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ
US6646477B1 (en) Phase frequency detector with increased phase error gain
US9088285B2 (en) Dynamic divider having interlocking circuit
US7158600B2 (en) Charge pump phase locked loop
Yang et al. A 200-Mbps/spl sim/2-Gbps continuous-rate clock-and-data-recovery circuit
CN115580297A (zh) 一种极低抖动的锁相环电路及锁相环模块
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US7283602B2 (en) Half-rate clock and data recovery circuit
US20070229175A1 (en) Phase lock loop circuit
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
CN103001629B (zh) 自适应可变带宽锁相环
US11757355B1 (en) Clock data recovery circuit including charge pump having reduced glitch current
JP3659630B2 (ja) 電圧参照回路およびそれを用いた半導体回路装置
CN108988854B (zh) 锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230106