CN102075170A - 电力供给控制装置 - Google Patents
电力供给控制装置 Download PDFInfo
- Publication number
- CN102075170A CN102075170A CN2010105371692A CN201010537169A CN102075170A CN 102075170 A CN102075170 A CN 102075170A CN 2010105371692 A CN2010105371692 A CN 2010105371692A CN 201010537169 A CN201010537169 A CN 201010537169A CN 102075170 A CN102075170 A CN 102075170A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- grid
- controlling
- electric power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00308—Overvoltage protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供一种电力供给控制装置。电力供给控制装置包括:输出晶体管,该输出晶体管被耦合在第一电源线和输出端子之间,输出端子被构造为与负载相耦合;保护晶体管,该保护晶体管被耦合在输出晶体管的栅极和第二电源线之间;负电压控制单元,该负电压控制单元被耦合在第一电源线和输出晶体管的栅极之间;补偿晶体管,当来自于负载的反电动势电压被施加给输出端子时该补偿晶体管使第二电源线和输出端子进入导通状态;以及背栅控制电路,在当电源的极性正常时的待机状态中,该背栅控制电路控制补偿晶体管和保护晶体管中的每一个的背栅和第二电源线以使其进入导通状态。
Description
通过引用并入
本申请基于并且要求2009年11月5日提交的日本专利申请No.2009-254362的优先权,其内容在此通过引用整体并入。
技术领域
本发明涉及电力供给控制装置,并且更加具体地涉及包括控制负载的电力供给的输出晶体管的电力供给控制装置。
背景技术
已经广泛地采用用于电力供给的半导体作为将电力从电源提供给负载的电力供给控制装置。在一个应用领域中,半导体被用于驱动车辆的灯或者致动器。同时,由于诸如螺线管的具有电感分量的负载,或者连接负载的线的电感分量导致在电力供给控制装置的输出端子中出现反电动势电压。为了针对反电动势电压保护电力供给半导体,电力供给控制装置需要包括过压保护电路。此外,当电源被反向连接时(例如,当在替换电池时电池被错误地反向连接时),要求通过导通电力供给半导体来抑制电力供给半导体中产生热以防止破坏电力供给控制装置。
在使用这样的电力供给控制装置用于车辆的情况下,需要防止当电力供给控制装置处于待机状态时发生微安数量级的待机电流的浪费的消耗电流。
日本未经审查的专利申请公开No.2009-147994公布对于这些需要的解决方案。图12是与根据在日本未经审查的专利申请公开No.2009-147994公布的电力供给控制装置1相对应的电路图。如图12中所示,电力供给控制装置1包括电源10、负载11、驱动器电路12、栅极放电电路13、栅极电阻器R12、背栅控制电路15、补偿电路16、反向连接保护电路17、动态箝位电路19、开关电路20、输出晶体管T1、电阻器R10、电阻器R11、二极管D10、电源端子PWR、接地端子GND、以及输出端子OUT。栅极电阻器R12可以被省略。在日本未经审查的专利申请公开No.2009-147994中详细地描述了电力供给控制装置的连接,并且因此将会省略其描述。
接下来,将会描述电力供给控制装置1的操作。在这样的情况下,操作被分成两种类型:当电源10被正常地连接时执行的操作;和当电源10被反向连接时执行的操作。此外,当电源10被正常地连接时执行的操作包括下述模式。即,导通模式和负电压浪涌模式。在导通模式下,输出晶体管T1被导通,并且电力通过输出端子OUT被提供到负载11。在负电压浪涌模式下,当输出晶体管T1从导通状态变成非导通状态时,在截止时从负载11到输出端子OUT出现负电压浪涌作为反电动势电压。在下文中,描述在三种模式中的每一种中电力供给控制装置1的操作。
首先,在导通模式中,当从驱动器电路12输出的低电平控制信号S2被施加于放电晶体管MN1的栅极时,放电晶体管MN1变为非导通。另一方面,当从驱动器电路12输出的高电平控制信号S1被施加于输出晶体管T1的栅极时,输出晶体管T1变为导通。因此,在导通模式中,输出端子OUT的电压基本等于电源10的正极侧电压VB。此外,在导通模式下,第二开关单元15b的N型MOS晶体管MN5和MN6变为导通,并且第一开关单元15a的N型MOS晶体管MN3和MN4变为非导通。因此,接地端子GND的电压被施加给补偿晶体管MN7的背栅。这时,在补偿晶体管MN7中,被耦合到输出端子OUT的端子用作漏极,并且被耦合到节点C(反向连接保护电路17和电阻器R11之间的节点)的端子用作源极。由于接地端子GND的电压被施加给补偿晶体管MN7的栅极,所以补偿晶体管MN7变为非导通。此外,反向连接保护电路17的保护晶体管MN8变为非导通。由于栅极电压低于源极电压,因此被提供在开关电路20中的开关晶体管MN11变为非导通。因此,动态箝位电路19被去激活。
接下来,描述负电压浪涌模式下的操作。当输出晶体管T1被从导通状态切换到非导通状态时,在截止时出现负电压浪涌。由于负载11的电感,和连接负载11的线的电感的影响引起负电压浪涌。在这样的情况下,由于控制信号S2从低电平转变为高电平,所以放电晶体管MN11变为导通。另一方面,由于控制信号S1从高电平转变为低电平,所以输出晶体管T1变为非导通。
当输出晶体管T1从导通状态切换到非导通状态(截止时段)时,由于负载11的电感和连接负载11的线的电感的影响,在输出端子OUT中生成负电压的反电动势电压。在截止时段中,当输出端子OUT的电压高于接地端子GND的电压时,第一开关单元15a的N型MOS晶体管MN3和MN4变为非导通,并且第二开关单元15b的N型MOS晶体管MN5和MN6变为导通。因此,通过背栅控制电路15施加给补偿晶体管MN7的背栅的电压是接地端子GND的电压。当输出端子OUT的电压低于接地端子GND的电压(负电压浪涌)时,第一开关单元15a的N型MOS晶体管MN3和MN4变为导通,并且第二开关单元15b的N型MOS晶体管MN5和MN6变为非导通。因此,通过背栅控制电路15施加给补偿晶体管MN7的背栅的电压是输出端子OUT的电压。这时,在补偿晶体管MN7中,输出端子OUT用作源极,并且节点C侧用作漏极。由于补偿晶体管MN7中栅极电压高于源极电压,补偿晶体管MN7变为导通。结果,节点C的电压等于输出端子OUT的电压。
当在输出端子OUT中出现负电压浪涌时,由于放电晶体管MN1变为导通,因此输出晶体管T1的栅极电压也变成负电压。这时,当反向连接保护电路17的保护晶体管MN8变为非导通时,在正向方向上偏置形成到保护晶体管MN8的寄生二极管D8。然而,由于补偿晶体管MN7变为导通使得节点C的电压与输出端子OUT的电压基本相同,并且保护晶体管MN8被去激活。由于保护晶体管MN8被去激活,因此电流通过放电晶体管MN1和保护晶体管MN8的寄生二极管D8从接地端子GND流到输出端子OUT的路径被中断。
另一方面,由于开关电路20的开关晶体管MN11具有基本上等于接地端子GND的电压(例如,0V)的栅极电压,和负电压的源极(输出晶体管T1的栅极)电压,因此开关晶体管MN11变为导通。因此,动态箝位电路19被激活。当由于输出端子OUT的电压的减少导致输出晶体管T1的源漏电压变为等于或者大于箝位电压时,被提供在动态箝位电路19中的二极管D11变为导通,并且输出晶体管T1变为导通。在这里箝位电压意指输出晶体管T1的阈值电压、开关晶体管MN11的阈值电压、以及二极管D11的击穿电压的总和。如前面所述,当在输出端子OUT中产生负电压时,输出晶体管T1的漏源电压被箝位到箝位电压,从而保护输出晶体管T1避免过压。
产生负电压浪涌,直到存储在电感中的能量被释放时为止。当能量的释放完成时,输出端子OUT的电压是0V。然后,输出晶体管T1变为非导通。
接下来,将会描述反向连接模式下的操作。在反向连接模式中,正极侧电压VB被耦合到接地端子GND并且负极侧电压VSS被耦合到电源端子PWR。在这样的情况下,二极管D10变为导通,并且节点B(二极管D10的阳极侧上的节点)的电压等于二极管D10的正向电压(例如,0.7V)。此外,电流通过形成在输出晶体管T1的漏极和背栅之间的寄生二极管和负载11从接地端子GND流到电源端子PWR。因此,输出端子OUT的电压等于寄生二极管的正向电压(例如,0.7V)。
总之,节点B的电压和输出端子OUT的电压变为彼此相等(例如,0.7V)。因此,第二开关单元15b的N型MOS晶体管MN5和MN6处于非导通状态,并且第一开关单元15a的N型MOS晶体管MN3和MN4也处于非导通状态。
此外,0.7V的电压被提供给保护晶体管MN8和补偿晶体管MN7中的每一个的背栅。在这样的情况下,在补偿晶体管MN7中,输出端子OUT侧用作源极,并且节点C侧用作漏极。现在,在补偿晶体管MN7中栅极电压等于源极电压,并且因此补偿晶体管MN7变为非导通。另一方面,尽管保护晶体管MN8变为非导通,但是在正向方向中偏置形成在保护晶体管MN8中的寄生二极管D8。因此,电荷通过寄生二极管D8从接地端子GND提供到输出晶体管T1的栅极,并且输出晶体管T1变为导通。
根据上面的描述,根据现有技术的电力供给控制装置1能够在反向连接模式中将输出晶体管T1保持为导通状态,并且防止产生热。此外,根据现有技术的电力供给控制装置能够在负电压浪涌模式中保护输出晶体管T1免受过压而没有削弱过压保护功能。
发明内容
本发明人已经发现在现有技术的特定条件下可能发生损耗。具体地,在图12中所示的现有技术的电力供给控制装置被集成在半导体基板上的情况下,当在操作条件内的高压操作电力供给控制装置时,发生下述损耗,其中形成到晶体管MN4、MN6、以及MN7的垂直寄生双极晶体管Q4至Q7变成导通,导致消耗电流的产生。下面描述消耗电流的产生。
在现有技术的电力供给控制装置处于待机状态的情况下,晶体管MN4、MN6、以及MN7中的每一个的P阱(寄生双极晶体管Q4至Q7中的每一个的基极)没有被电气地连接到晶体管MN4、MN6、以及MN7中的每一个的漏极/源极(寄生双极晶体管Q4至Q7中的每一个的发射极)。结果,每个寄生双极晶体管的基极变成断开。在这里,能够由当基极被断开时的发射极和集电极之间的击穿电压Bvceo来表示每个寄生双极晶体管的击穿电压。
图11是示出双极晶体管的击穿电压特性的图。如通常已知的,当基极被断开时的双极晶体管的击穿电压BVceo和当电势被施加给基极时的双极晶体管的击穿电压BVcbo与电流放大系数hFE具有通过下面的表达式所表达的关系。
在器件的开发中,在器件尺寸和击穿电压之间存在折衷关系。在这样的情况下,击穿电压BVcbo被设计为具有最优值。例如,当要求40V的击穿电压时,通常将器件设计为具有大约60V的击穿电压BVcbo。
例如,图12中所示的寄生双极晶体管Q4至Q7中的每一个的电流放大系数hFE是大约100。即,如表达式(1)中所示,击穿电压BVceo是击穿电压BVcbo的大约三分之一。
因此,在现有技术的电力供给控制装置处于待机状态的情况下,当高于击穿电压BVceo的电压被施加给寄生双极晶体管Q4至Q7中的每一个时,寄生双极晶体管Q4至Q7被击穿,导致电流流过寄生双极晶体管。这导致现有技术的电力供给控制装置的消耗电流的增加。
因此,在现有技术的电力供给控制装置中,当电力供给控制装置处于待机状态时,被提供在补偿电路16中的每个晶体管的背栅和被提供在背栅控制电路15中的每个晶体管的背栅变成断开(高阻抗)。这引起电流流过寄生双极晶体管并且消耗电流增加的问题。
此外,当图12中所示的传统的电力供给控制装置被集成在半导体基板上时,当电源被反向连接时形成到MN7、MN8、MN11、以及MN1的寄生双极晶体管妨碍输出晶体管T1保持导通状态。这是因为,当电源被反向连接时,每个寄生双极晶体管被导通,并且输出晶体管T1的栅极电荷被引出(draw)。
本发明的实施例的第一示例性方面是电力供给控制装置,包括:输出晶体管,该输出晶体管被耦合在第一电源线和输出端子之间,输出端子被构造为与负载耦合;保护晶体管,该保护晶体管被耦合在输出晶体管的栅极和第二电源线之间,并且当被耦合在第一电源线和第二电源线之间的电源的极性被倒置时使输出晶体管进入导通状态;负电压控制单元,该负电压控制单元被耦合在第一电源线和输出晶体管的栅极之间,并且当从负载施加给输出端子的反电动势电压超过预定值时使输出晶体管进入导通状态;补偿晶体管,当来自于负载的反电动势电压被施加给输出端子时该补偿晶体管使第二电源线和输出端子进入导通状态;以及背栅控制电路,当电源的极性正常时该背栅控制电路控制补偿晶体管和保护晶体管中的每一个的背栅和第二电源线以使其进入导通状态。
如上所述的电路构造使能够抑制当电源被正常地连接时的待机状态下的消耗电流的增加。
根据本发明的示例性方面,能够提供一种电力供给控制装置,该电力供给控制装置能够抑制当电源被正常地连接时的待机状态下的消耗电流的增加。
附图说明
结合附图,根据某些示例性实施例的以下描述,以上和其它示例性方面、优点和特征将更加明显,其中:
图1是根据本发明的第一示例性实施例的电力供给控制装置的电路图;
图2是示出形成在根据本发明的第一示例性实施例的电力供给控制装置中的寄生元件的半导体器件的截面图;
图3是示出在根据本发明的第一示例性实施例的电力供给控制装置中电源被反向连接的情况的电路图;
图4是示出形成在根据本发明的第一示例性实施例的电力供给控制装置中的寄生元件的半导体器件的截面图;
图5是根据本发明的第二示例性实施例的电力供给控制装置的电路图;
图6是示出形成在根据本发明的第二示例性实施例的电力供给控制装置中的寄生元件的半导体器件的截面图;
图7是示出在根据本发明的第二示例性实施例的电力供给控制装置中电源被反向连接的情况的电路图;
图8是示出形成在根据本发明的第二示例性实施例的电力供给控制装置中的寄生元件的半导体器件的截面图;
图9是根据本发明的第三示例性实施例的电力供给控制装置的电路图;
图10是根据本发明的第四示例性实施例的电力供给控制装置的电路图;
图11是示出双极晶体管的击穿电压特性的图;以及
图12是根据现有技术的电力供给控制装置的电路图。
具体实施方式
在下文中,将会参考附图详细地描述本发明的示例性实施例。为了描述的清楚起见,将会适当地省略重复的描述。
[第一示例性实施例]
图1示出根据本发明的第一示例性实施例的电力供给控制装置2的电路图。如图1中所示,电力供给控制装置2包括电源10、负载11、驱动器电路12、栅极放电电路13、栅极电阻器R12、背栅控制电路18、补偿电路16、反向连接保护电路17、动态箝位电路19、开关电路20、输出晶体管T1、电阻器(第一电阻器)R3、电阻器(第三电阻器)R10、电阻器(第二电阻器)R11、电阻器(第四电阻器)R13、二极管D10、电源端子PWR、接地端子GND、以及输出端子OUT。栅极电阻器R12可以被省略。此外,在第一示例性实施例中,通过电源端子PWR耦合电源10和输出晶体管T1的电源线被称为第一电源线,并且通过接地端子GND耦合电源10的电源线被称为第二电源线。此外,动态箝位电路19和开关电路20组成负电压控制单元。
电源10被耦合在电源端子PWR和接地端子GND之间。在正常连接状态下,电源10将正极侧电压VB提供给电源端子PWR,并且将负极侧电压VSS提供给接地端子GND。负载11被耦合在输出端子OUT和接地端子GND之间。例如,负载11是致动器或者灯,并且在电力供给控制装置2中被提供有电力。
驱动器电路12是电力供给控制装置2的控制装置。驱动器电路12将控制信号S1提供给输出晶体管T1的栅极,并且将控制信号S2提供给栅极放电电路13。在第一示例性实施例中,控制信号S1和S2是具有相反相位的信号。驱动器电路12根据控制信号S1和S2控制输出晶体管T1的导通状态。
输出晶体管T1具有被耦合到电源端子PWR的漏极和被耦合到输出端子OUT的源极。控制信号S1被提供给输出晶体管T1的栅极。当控制信号S1变高时输出晶体管T1变为导通,并且当控制信号S1变低时变为非导通。栅极电阻器R12被耦合在输出晶体管T1的栅极和驱动器电路12之间。简言之,栅极电阻器R12具有被耦合到输出晶体管T1的栅极的一个端子和被耦合到驱动器电路12的另一端子。
栅极放电电路13被耦合在输出端子OUT和栅极电阻器R12的另一端子之间,并且通过驱动器电路12进行控制。当控制信号S2变高时栅极放电电路13从输出晶体管T1的栅极引出电荷。此外,当控制信号S2变低时栅极放电电路13变为非导通,并且从输出晶体管T1的栅极没有引出任何电荷。
更加具体地,栅极放电电路13包括放电晶体管MN1。在第一示例性实施例中,N型MOS晶体管被用作放电晶体管MN1。放电晶体管MN1具有通过栅极电阻器R12被耦合到输出晶体管T1的栅极的漏极、被提供有控制信号S2的栅极、被耦合到输出端子OUT的源极、以及通过电阻器R13被耦合到输出端子OUT的背栅。
寄生双极晶体管Q1和寄生二极管D1作为寄生元件被形成到放电晶体管MN1。具体地,寄生双极晶体管Q1具有被连接到放电晶体管MN1的背栅的基极、被耦合到输出晶体管T1的栅极的发射极、以及被耦合到电源端子PWR的集电极。寄生二极管D1具有被连接至放电晶体管MN1的背栅的阳极,和被耦合到输出晶体管T1的阴极。
动态箝位电路19和开关电路20被串联地耦合在电源端子PWR和输出晶体管T1的栅极之间。动态箝位电路19被耦合在电源端子PWR和开关电路20之间。更加具体地,动态箝位电路19包括二极管D11。二极管D11具有被耦合到电源端子PWR的阴极,和被耦合到开关电路20的阳极。
开关电路20被耦合在二极管D11的阳极和输出晶体管T1的栅极之间。更加具体地,开关电路20包括第一开关晶体管MN11。在第一示例性实施例中,N型MOS晶体管被用作第一开关晶体管MN11。第一开关晶体管MN11具有被耦合到二极管D11的阳极的漏极、被耦合到输出晶体管T1的栅极的源极、被耦合到节点B的栅极、以及通过电阻器R13被耦合到输出端子OUT的背栅。节点B表示下面描述的二极管D10的阳极侧上的节点。
寄生双极晶体管Q2和寄生二极管D2作为寄生元件被形成到第一开关晶体管MN11。更加具体地,寄生双极晶体管Q2具有被连接到第一开关晶体管MN11的背栅的基极、被连接到第一开关晶体管MN11的漏极侧的发射极、以及被耦合到电源端子PWR的集电极。寄生二极管D2具有被连接到第一开关晶体管MN11的背栅的阳极,和被连接到第一开关晶体管MN11的漏极侧的阴极。
电阻器R13具有被耦合到第一开关晶体管MN11和放电晶体管MN1中的每一个的背栅的一个端子,和被耦合到输出端子OUT的另一端子。寄生二极管D1a和D1b作为寄生元件形成在电阻器R13的两个端子和电源端子PWR之间。更加具体地,寄生二极管D1a具有被连接到电阻器R13的输出端子OUT侧上的端子的阳极,和被耦合到电源端子PWR的阴极。寄生二极管D1b具有被连接到电阻器R13的放电晶体管MN1的背栅侧上的端子的阳极,和被耦合到电源端子PWR的阴极。
补偿电路16被耦合到输出端子OUT,并且还通过电阻器R11被耦合到接地端子GND。电阻器R11和补偿电路16通过节点C耦合。总之,补偿电路16被耦合在输出端子OUT和节点C之间。当输出端子OUT的电压变得低于预定的电压时补偿电路16短路节点C和输出端子OUT。补偿电路16包括补偿晶体管MN7。在第一示例性实施例中,N型MOS晶体管被用作补偿晶体管MN7。补偿晶体管MN7的漏极和源极中的一个被耦合到输出端子OUT,源极和漏极中的另一个被耦合到节点C,栅极被耦合到节点B,并且背栅通过电阻器R3被耦合到背栅控制电路18。背栅控制电路18控制补偿晶体管MN7的背栅电压。
寄生双极晶体管Q6和Q7以及寄生二极管D3c和D3d作为寄生元件被形成到补偿电路16。更加具体地,寄生双极晶体管Q6具有被连接到补偿晶体管MN7的背栅的基极、被连接到补偿晶体管MN7中的节点C侧上的源/漏扩散区域的发射极、以及被耦合到电源端子PWR的集电极。寄生双极晶体管Q7具有被连接到补偿晶体管MN7的背栅的基极、被连接到补偿晶体管MN7中的输出端子OUT侧上的源/漏扩散区域的发射极、以及被耦合到电源端子PWR的集电极。寄生二极管D3c具有被连接到补偿晶体管MN7的背栅的阳极,和被连接到补偿晶体管MN7中的节点C侧上的源/漏扩散区域的阴极。寄生二极管D3d具有被连接到补偿晶体管MN7的背栅的阳极,和被连接到补偿晶体管MN7中的输出端子OUT侧上的源/漏扩散区域的阴极。
反向连接保护电路17被耦合在输出晶体管T1的栅极和节点C之间。当电源10被反向连接时反向连接保护电路17变为导通以将电荷提供给输出晶体管T1的栅极,这使得输出晶体管T1进入导通状态。反向连接保护电路17包括保护晶体管MN8。在第一示例性实施例中,N型MOS晶体管被用作保护晶体管MN8。保护晶体管MN8的源极和漏极中的一个被耦合到输出晶体管T1的栅极,源极和漏极中的另一个被耦合到节点C,栅极被耦合到节点C,并且背栅通过电阻器R3被耦合到背栅控制电路18。背栅控制电路18控制补偿晶体管MN7的背栅电压。
寄生双极晶体管Q8和Q9,以及寄生二极管D3e和D3f作为寄生元件被形成到反向连接保护电路17。更加具体地,寄生双极晶体管Q8具有被连接到保护晶体管MN8的背栅的基极、被连接到保护晶体管MN8中的节点C上的源/漏扩散区域的发射极、以及被耦合到电源端子PWR的集电极。寄生双极晶体管Q9具有被连接到保护晶体管MN8的背栅的基极、被连接到保护晶体管MN8中的输出晶体管T1的栅极侧上的源/漏扩散区域的发射极、以及被耦合到电源端子PWR的集电极。寄生二极管D3e具有被连接到保护晶体管MN8的背栅的阳极,和被连接到保护晶体管MN8中的节点C侧上的源/漏扩散区域的阴极。寄生二极管D3f具有被连接到保护晶体管MN8的背栅的阳极,和被连接到保护晶体管MN8中的输出晶体管T1的栅极侧上的源/漏扩散区域的阴极。
背栅控制电路18被提供在补偿晶体管MN7和保护晶体管MN8中的每一个的背栅和节点B之间。背栅控制电路18根据电力供给控制装置2的状态控制补偿晶体管MN7和保护晶体管MN8中的每一个的背栅。背栅控制电路18包括第二开关晶体管(第一晶体管)MN9和电阻器R3。在第一示例性实施例中,N型MOS晶体管被用作第二开关晶体管MN9。第二开关晶体管MN9具有被耦合到节点B的漏极、被耦合到电源端子PWR的栅极、以及通过电阻器R3被耦合到补偿晶体管MN7和保护晶体管MN8中的每一个的背栅的源极和背栅。
寄生双极晶体管Q4作为寄生元件被形成到第二开关晶体管MN9。更加具体地,寄生双极晶体管Q4具有被连接到第二开关晶体管MN9的背栅的基极、被连接到第二开关晶体管MN9的漏极扩散区域的发射极、以及被耦合到电源端子PWR的集电极。
电阻器R3具有被耦合到第二开关晶体管MN9的源极的一个端子,和被耦合到补偿晶体管MN7和保护晶体管MN8中的每一个的背栅的另一端子。寄生二极管D3a和D3b形成在电阻器R3的两个端子和电源端子PWR之间。更加具体地,寄生二极管D3a具有被连接到电阻器R3中的第二开关晶体管MN9的源极侧上的端子的阳极,和被耦合到电源端子PWR的阴极。寄生二极管D3b具有被连接到电阻器R3的另一端子的阳极,和被耦合到电源端子PWR的阴极。电阻器R10和二极管D10被串联地耦合在接地端子GND和电源端子PWR之间。电阻器R10具有被耦合到接地端子GND的一个端子,和被耦合到节点B的另一端子。二极管D10具有被耦合到节点B的阳极和被耦合到电源端子PWR的阴极。总之,二极管D10和电阻器R10通过节点B相互耦合。电阻器R11被耦合在接地端子GND和节点C之间。
接下来,将会描述电力供给控制装置2的操作。操作包括电源10被正常地连接的模式,和电源10被反向连接的模式(反向连接模式)。当电源10被正常地连接时执行的操作包括下述模式。即,输出晶体管T1变为导通并且电力被通过输出端子OUT提供到负载11的导通模式,和当输出晶体管T1被从导通状态切换到非导通状态时在截止中从负载11到输出端子OUT出现作为反电动势的负电压浪涌的负电压浪涌模式。在下文中,将会在三种模式中的每一种中描述电力供给控制装置2的操作。
在导通模式中,当低电平控制信号S2被施加到放电晶体管MN1的栅极时,放电晶体管MN1变为非导通。另一方面,当高电平控制信号S1被施加到输出晶体管T1的栅极时,输出晶体管T1变为导通。因此,在导通模式中,输出端子OUT的电压基本上等于电源10的正极侧电压VB。此外,在导通模式下,第二开关晶体管MN9变为导通。因此,接地端子GND的电压通过电阻器R10和R3被施加给保护晶体管MN8和补偿晶体管MN7中的每一个的背栅。这时,在补偿晶体管MN7中,被耦合到输出端子OUT的端子用作漏极,并且被耦合到节点C的端子用作源极。由于接地端子GND的电压被施加给补偿晶体管MN7的栅极,所以补偿晶体管MN7变为非导通。在保护晶体管MN8中,被耦合到输出晶体管T1的栅极的端子用作漏极,并且被耦合到节点C的端子用作源极。由于接地端子GND的电压被施加给保护晶体管MN8的栅极,所以保护晶体管MN8变为非导通。
由于在第一开关晶体管MN11中栅极电压低于源极电压,所以第一开关晶体管MN11变为非导通。因此,动态箝位电路19被去激活。这时,寄生二极管(D1、D2、D1a、D1b、D3a至D3f)中的每一个被反向偏置,并且这些二极管处于非导通状态。由于在寄生双极晶体管(Q1、Q2、Q4、Q6至Q9)中的每一个中没有正向偏置发射极和基极,所以这些寄生双极晶体管处于非导通状态。
接下来,将会描述负电压浪涌模式下的操作。当输出晶体管T1被从导通状态切换到非导通状态时,在截止时出现负电压浪涌。负载11的电感和连接负载11的线的电感的影响引起负电压浪涌。在这样的情况下,由于控制信号S2从低电平转变为高电平,所以放电晶体管MN1变为导通。另一方面,由于控制信号S1从高电平转变为低电平,所以输出晶体管T1变为非导通。
在其中输出晶体管T1从导通状态切换到非导通状态的过程(截止时段)中,负载11的电感和连接负载11的线的电感在输出端子OUT中产生负电压的反电动势电压。在截止时段中,当输出端子OUT的电压高于接地端子GND的电压时,第二开关晶体管MN9变为导通。因此,接地端子GND的电压通过电阻器R10和R3被施加给补偿晶体管MN7的背栅。当输出端子OUT的电压低于接地端子GND的电压(负电压浪涌)时第二开关晶体管MN9也变为导通。这时,从接地端子GND通过第二开关晶体管MN9、电阻器R3、以及寄生二极管D3d至输出端子OUT形成电流路径。在寄生二极管D3a和D3b中,阴极侧上的电压是正极侧电压VB,并且因此没有产生正向电压。
通过事先调节电阻器R3的电阻值来控制寄生二极管D3d的正向电压以不超过寄生双极晶体管Q7的阈值电压。因此,例如,寄生二极管D3d的正向电压是大约0.5V。寄生双极晶体管Q7具有大约0.7V或更少的发射极-基极电压,这意味着寄生双极晶体管Q7变为非导通。总之,补偿晶体管MN7的背栅的电压比输出端子OUT的电压高了大约0.5V。这时,在补偿晶体管MN7中,输出端子OUT侧用作源极,并且节点C侧用作漏极。由于在补偿晶体管MN7中栅极电压高于源极电压,所以补偿晶体管MN7变为导通。因此,节点C的电压等于输出端子OUT的电压。由于节点C的电压等于输出端子OUT的电压,所以在寄生二极管D3c中也形成电流路径。然而,寄生二极管D3c的正向电压是大约0.5V,与寄生二极管D3d相类似。总之,在寄生双极晶体管Q6中发射极-基极电压是大约0.7V或更少,并且因此寄生双极晶体管Q6变为非导通。
当在输出端子OUT中出现负电压浪涌时,因为放电晶体管MN1变为导通,因此输出晶体管T1的栅极电压也是负电压。这时,在反向连接保护电路17的保护晶体管MN8中,输出晶体管T1的栅极侧用作源极,并且节点C侧用作漏极。由于在保护晶体管MN8中栅极电压高于源极电压,所以保护晶体管MN8变为导通。然而,由于补偿晶体管MN7变为导通,因此节点C的电压被短路到输出端子OUT的电压,并且因此保护晶体管MN8被去激活。由于保护晶体管MN8被去激活,所以电流从节点端子GND通过保护晶体管MN8(或者寄生二极管D3f)和放电晶体管MN1流到输出端子OUT的电流路径被中断。
另一方面,在开关电路20的第一开关晶体管MN11中,栅极电压基本上等于接地端子GND的电压(例如,0V),并且源极(输出晶体管T1的栅极)电压是负的。因此,第一开关晶体管MN11变为导通。因此,动态箝位电路19被激活。当由于输出端子OUT的电压的下降导致输出晶体管T1的源漏电压达到箝位电压或者更多时,被提供在动态箝位电路19中的二极管D11被导通,并且输出晶体管T1变为导通。在这里,箝位电压是输出晶体管T1的阈值电压、第一开关晶体管MN11的阈值电压、以及二极管D11的击穿电压的总和。如上所述,当在输出端子OUT中产生负电压时,根据第一示例性实施例的电力供给控制装置2将输出晶体管T1的漏源电压箝位到箝位电压而没有受到来自于反向连接保护电路17的电流的影响。因此,根据第一示例性实施例的电力供给控制装置2高度精确地保护输出晶体管1避免过压。
产生负电压浪涌,直到当被存储在电感中的能量被释放时为止。当能量的释放完成时,输出端子OUT的电压变成0V。然后,输出晶体管T1变为非导通。
为了具体地解释寄生元件,图2示出栅极放电电路13、补偿电路16、背栅控制电路18、开关电路20、电阻器R3、以及电阻器R13的截面图。图2中所示的截面图示出其中栅极放电电路13、补偿电路16、背栅控制电路18、开关电路20、电阻器R3、以及电阻器R13形成在一个N型半导体基板中的示例。作为示例,电阻器R3和电阻器R13是扩散电阻器。
如图2中所示,使用P型扩散区域在N型半导体基板上形成电阻器R3。在图2中所示的示例中,使用具有高杂质浓度的P+扩散区域在电阻器R3的两端处形成电阻器连接端子。此外,使用连接连接端子的具有低杂质浓度的P-扩散区域形成电阻器部分。此外,电阻器R13由具有与电阻器R3基本上相同的结构的元件形成。
栅极放电电路13的放电晶体管MN1具有由P型半导体制成并且形成在N型半导体基板上的P阱(如有必要,在下文中称为“放电晶体管MN1的背栅”)。在P阱中,放电晶体管MN1包括P+扩散区域和N+扩散区域。P+扩散区域用作用于将电势作为放电晶体管MN1的背栅电压提供给P阱的电势提供端子。N+扩散区域形成放电晶体管MN1的源极区域和漏极区域。在形成漏极的N+扩散区域的外围上,形成具有低杂质浓度的N-扩散区域。N-扩散区域提供漏极和背栅之间的高击穿电压。此外,在N型半导体基板的上层上方,在两个N+扩散区域上延伸的区域中,经由栅氧化膜形成栅电极。
开关电路20的第一开关晶体管MN11、补偿电路16的补偿晶体管MN7、反向连接保护电路17的保护晶体管MN8、以及背栅控制电路18的第二开关晶体管MN9中的每一个由具有与放电晶体管MN1基本上相同的结构的元件形成。然而,在保护晶体管MN8和补偿晶体管MN7中,N-扩散区域形成在形成源极和漏极的N+扩散区域的外围上,并且漏极和背栅之间的击穿电压以及源极和背栅之间的击穿电压高。
寄生双极晶体管Q1具有用作放电晶体管MN1的背栅的基极、用作放电晶体管MN1中的输出晶体管T1的栅极侧上的N+扩散区域的发射极、以及用作N型半导体基板的集电极。寄生双极晶体管Q2具有用作第一开关晶体管MN11的背栅的基极、用作第一开关晶体管MN11中的二极管D11的阳极侧上的N+扩散区域的发射极、以及用作N型半导体基板的集电极。
寄生双极晶体管Q4具有用作第二开关晶体管MN9的背栅的基极、用作第二开关晶体管MN9中被耦合到节点B的N+扩散区域的发射极、以及用作N型半导体基板的集电极。寄生双极晶体管Q6具有用作补偿晶体管MN7的背栅的基极、用作补偿晶体管MN7中被耦合到节点C的N+扩散区域的发射极、以及用作N型半导体基板的集电极。寄生双极晶体管Q7具有用作补偿晶体管MN7的背栅的基极、用作补偿晶体管MN7中被耦合到输出端子OUT的N+扩散区域的发射极、以及用作N型半导体基板的集电极。
寄生双极晶体管Q8具有用作保护晶体管MN8的背栅的基极、用作保护晶体管MN8中被耦合到节点C的N+扩散区域的发射极、以及用作N型半导体基板的集电极。寄生双极晶体管Q9具有用作保护晶体管MN8的背栅的基极、用作保护晶体管MN8中被耦合到输出晶体管T1的栅极的N+扩散区域的发射极、以及用作N型半导体基板的集电极。
寄生二极管D1具有用作放电晶体管MN1的背栅的阳极,和用作放电晶体管MN1中被耦合到输出晶体管T1的栅极的N+扩散区域的阳极。寄生二极管D2具有用作第一开关晶体管MN11的背栅的阳极,和用作第一开关晶体管MN11中被耦合到二极管D11的阳极的N+扩散区域的阴极。寄生二极管D1a具有电阻器R13中被耦合到输出端子OUT的P+扩散区域的阳极,和用作N型半导体基板的阴极。寄生二极管D1b具有用作电阻器R13中被耦合到第一开关晶体管MN11的背栅的P+扩散区域的阳极,和用作N型半导体基板的阴极。
寄生二极管D3a具有用作电阻器R3中被耦合到第二开关晶体管MN9的背栅的P+扩散区域的阳极,和用作N型半导体基板的阴极。寄生二极管D3b具有用作电阻器R3中被耦合到补偿晶体管MN7的背栅的P+扩散区域的阳极,和用作N型半导体基板的阴极。寄生二极管D3c具有用作补偿晶体管MN7的背栅的阳极,和用作补偿晶体管MN7中被耦合到节点C的N+扩散区域的阴极。寄生二极管D3d具有用作补偿晶体管MN7的背栅的阳极,和用作补偿晶体管MN7中被耦合到输出端子OUT的N+扩散区域的阴极。寄生二极管D3e具有用作保护晶体管MN8的背栅的阳极,和用作保护晶体管MN8中被耦合到节点C的N+扩散区域的阴极。寄生二极管D3f具有用作保护晶体管MN8的背栅的阳极,和用作保护晶体管MN8中被耦合到输出晶体管T1的栅极的N+扩散区域的阴极。
在典型的NPN双极晶体管中,当NPN双极晶体管的基极被提供有固定电势时的其集电极和发射极之间的击穿电压高于当基极断开时的击穿电压。在现有技术中,寄生双极晶体管的基极可以断开。因此,在现有技术中,可能的是,寄生双极晶体管的发射极和集电极之间的击穿电压BVceo下降到电源10的最大施加电压或者更低。
在第一示例性实施例中,固定电势被施加给寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9中的每一个的基极。结果,在其集电极和发射极之间,寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9具有高击穿电压。事先将器件设计为这时每个寄生双极晶体管的集电极和发射极之间的击穿电压变为高于电源10的最大施加电压。因此,寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9保持非导通状态直到达到电源10的最大施加电压。
如图1和图2中所示,寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9的基极均被耦合到补偿晶体管MN7和保护晶体管MN8的背栅的布线。此外,当电力供给控制装置2处于待机状态(其中没有电力从输出晶体管T1提供到负载11的待机状态)时,第二开关晶体管MN9变为导通。这时,寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9的基极均通过接地端子GND被提供有电源10的负极侧电压VSS。这允许寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9保持非导通状态直到达到最大施加电压。即,由于没有电流流过寄生双极晶体管,所以电力供给控制装置2能够抑制消耗电流的增加。
接下来,将会描述反向连接模式下的操作。图3示出根据第一示例性实施例的电力供给控制装置2被反向连接的情况的电路图。此外,图4示出用于更加详细地描述反向连接模式中的电力供给控制装置2的寄生元件的截面图。在反向连接模式中,电源10的正极侧电压VB和负极侧电压VSS的连接彼此相反。这使寄生双极晶体管Q4、Q6、Q7、Q8、以及Q9中的每一个的发射极和集电极彼此相反。这是因为由于电源10被反向连接所以高电势侧和低电势侧被倒置。与其中电源10被正常地连接的情况相比较,每个寄生双极晶体管具有不同的发射极和集电极,而通过与其中电源10被正常地连接的情况相同的符号来表示每个寄生双极晶体管。
在反向连接模式中,正极侧电压VB被耦合到接地端子GND,并且负极侧电压VSS被耦合到电源PWR。由于电流从接地端子GND通过二极管D10流到电源端子PWR,因此节点B的电压是二极管D10的正向电压(例如,0.7V)。此外,电流从接地端子GND通过输出晶体管T1的漏极和背栅之间的二极管和负载11流到电源端子PWR。因此,输出端子OUT的电压是输出晶体管T1的寄生二极管(背栅和漏极之间的二极管)的正向电压(例如,0.7V)。在电力供给控制装置2中,当保护晶体管MN8变为导通时,电荷被从具有正极侧电压VB的接地端子GND提供到输出晶体管T1的栅极。因此,输出晶体管T1变为导通。总之,电力供给控制装置2能够抑制输出晶体管T1的热产生并且防止电力供给控制装置的损坏。
由于负极侧电压VSS被提供给第二开关晶体管MN9的栅极,因此第二开关晶体管MN9变为非导通。这时,节点B的电压等于输出端子OUT的电压(例如,0.7V),并且因此0.7V的电压作为背栅电压被提供给补偿晶体管MN7和保护晶体管MN8中的每一个。这时,在补偿晶体管MN7中,输出端子OUT侧用作源极,并且节点C侧用作漏极。由于在补偿晶体管MN7中栅极电压和源极电压彼此相等,因此补偿晶体管MN7变为非导通。在保护晶体管MN8中,输出晶体管T1的栅极侧用作源极,并且节点C侧用作漏极。由于在保护晶体管MN8中,栅极电压和漏极电压彼此相等,因此保护晶体管MN8变为导通。因此,电荷从接地端子GND通过保护晶体管MN8被提供到输出晶体管T1的栅极,并且输出晶体管T1变为导通。
在反向连接模式中,从接地端子GND到电源端子PWR通过负载11和寄生二极管D1以及通过负载11和寄生二极管D2形成电流路径。此外,从接地端子GND通过寄生二极管D1a和D1b到电源端子PWR形成电流路径。由于电阻器R13的电压的下降,流过寄生二极管D1b的电流的量小于流过寄生二极管D1a的电流的量。因此,在寄生二极管D1a中生成大约0.7V的电压作为正向电压,而在寄生二极管D1b中生成大约0.5V的电压作为正向电压。因此,寄生二极管D1和D2的正向电压也是大约0.5V。因此,寄生双极二极管Q1和Q2处于非导通状态。总之,寄生晶体管Q1和Q2没有引出被提供到输出晶体管T1的栅极的电荷,并且保持了输出晶体管T1的导通状态。
根据上面的描述,当在截止时段中出现负电压时根据第一示例性实施例的电力供给控制装置2使输出晶体管T1导通,从而高度精确地保护输出晶体管T1避免过压。此外,当电源10被反向连接时电力供给控制装置2使输出晶体管T1导通,从而抑制输出晶体管T1的热产生并且防止电力供给控制装置2的损坏。此外,当电源10被正常地连接时电力供给控制装置2使第二开关晶体管MN9在待机状态下导通,从而来自于接地端子GND的固定电势被提供到补偿晶体管MN7和保护晶体管MN8中的每一个的背栅。因此,寄生双极晶体管中的每一个的集电极和发射极之间的击穿电压被保持在电源10的最大施加电压或者更高。换言之,即使当电源10施加高压时根据第一示例性实施例的电力供给控制装置2也保持寄生双极晶体管处于非导通状态。因此,电力供给控制装置2能够抑制消耗电流的增加。
[第二示例性实施例]
图5示出根据第二示例性实施例的电力供给控制装置3的电路图。此外,图6示出组成根据第二示例性实施例的电力供给控制装置3的器件的截面图。此外,图7示出当电源被反向连接时电力供给控制装置3的电路图,并且图8示出组成电力供给控制装置3的器件的截面图。电力供给控制装置3包括背栅控制电路18b,作为电力供给控制装置2的背栅控制电路18的变化示例。通过与电力供给控制装置2相同的附图标记来表示与电力供给控制装置2的组件相类似的电力供给控制装置3的组件,并且将会省略其描述。
与电力供给控制装置2的背栅控制电路18相比较,电力供给控制装置3的背栅控制电路18b使补偿晶体管MN7和保护晶体管MN8中的每一个的背栅在反向连接模式下以低阻抗短路到输出端子OUT的电势,从而获得更加稳定的操作。
除了第二开关晶体管MN9之外,电力供给控制装置3的背栅控制电路18b进一步包括第三开关晶体管(第二晶体管)MN10。在第二示例性实施例中,N型MOS晶体管被用作第三开关晶体管MN10。第三开关晶体管MN10具有被耦合到节点C的栅极、被耦合到输出端子OUT的漏极、以及被耦合到第二开关晶体管MN9的源极和背栅的源极和背栅。
第三开关晶体管MN10由具有与放电晶体管MN1基本上相同的结构的元件形成。寄生二极管D5作为寄生元件被形成到第三开关晶体管MN10。更加具体地,寄生二极管D5具有被连接到第三开关晶体管MN10的背栅的阳极,和被连接到第三开关晶体管MN10中的输出端子OUT侧的漏极扩散区域的阴极。
接下来,将会描述电力供给控制装置3的操作。当电源10被正常地连接时,第三N型MOS晶体管MN10变为非导通。具体地,电力供给控制装置3的操作与电力供给控制装置2的操作基本相同,并且因此将会省略其描述。
在反向连接模式中,第三开关晶体管MN10具有高电势的栅极(节点C)、大约0.7V的漏极(输出端子OUT)、以及大约0.7V的背栅和源极,并且因此第三开关晶体管MN10变为导通。由于第三N型MOS晶体管变为导通,因此补偿晶体管MN7和保护晶体管MN8中的每一个的背栅等于输出端子OUT的电压。总之,根据第二示例性实施例的电力供给控制装置在反向连接模式下以低阻抗将输出端子OUT的电压提供给保护晶体管MN8和补偿晶体管MN7中的每一个的背栅。因此,根据第二示例性实施例的电力供给控制装置能够使保护晶体管MN8和输出晶体管T1导通。这样,在根据第二示例性实施例的电力供给控制装置3中也能够获得与第一示例性实施例相同的效果。
[第三示例性实施例]
图9示出根据第三示例性实施例的电力供给控制装置4的电路图。与电力供给控制装置2相比较,电力供给控制装置4进一步包括补偿晶体管MN7的输出端子OUT侧上的源极/漏极与输出端子OUT之间的二极管D12。更加具体地,二极管D12具有被耦合到补偿晶体管MN7的输出端子OUT侧上的源极/漏极的阳极,和被耦合到输出端子OUT的阴极。当电源10被反向连接时电力供给控制装置4能够确实地使补偿电路16非导通,并且高度精确地抑制输出晶体管T1的热产生,并且防止电力供给控制装置4的损坏。
接下来,将会描述电力供给控制装置4的操作。在正常操作模式下,补偿晶体管MN7变为非导通并且二极管D12也变为非导通。正常模式下的电力供给控制装置4的操作与正常操作模式下的电力供给控制装置2的操作基本上相同,并且因此将会省略其描述。
此外,与第一示例性实施例相类似,在负电压浪涌模式的操作中,通过事先调节电阻器R3的电阻值,补偿晶体管MN7的背栅的电压被设置为比输出端子OUT的电压高大约0.5V的电压。因此,补偿晶体管MN7变为导通。节点C的电压示出根据输出端子OUT的电压的低电压。结果,与第一示例性实施例相类似,保护晶体管MN8被去激活。因此,从接地端子GND通过保护晶体管MN8(或者寄生二极管D3f)和放电晶体管MN1到输出端子OUT的电流路径被中断。因此,电力供给控制装置4高度精确地保护输出晶体管T1避免过压而没有受到来自于反向连接保护电路17的电流的影响。
接下来,将会描述反向连接模式。在第一示例性实施例中所示的电力供给控制装置2中,在反向连接模式下,补偿晶体管MN7的栅极具有大约0.7V的电压(二极管D10的正向电压),并且背栅具有输出端子OUT的电压。尽管输出端子OUT的电压是大约0.7V(输出晶体管T1的寄生二极管的正向电压),但是当作为保护晶体管MN8中的导通的结果,输出晶体管T1变为导通时输出端子OUT的电压变为小于0.7V(例如,当输出晶体管T1的导通电阻是20mΩ并且从负载流动的电流是5A时输出端子OUT的电压是0.1V)。因此,补偿晶体管MN7的栅源电压是大约0.6V。现在,当补偿晶体管MN7的阈值电压小于0.6V时,补偿晶体管MN7变为导通,并且节点C和输出端子OUT被短路。因此,保护晶体管MN8被去激活。因此,从接地端子GND到输出晶体管T1的栅极的电流路径被中断,并且很难保持输出晶体管T1的导通状态。
另一方面,在根据第三示例性实施例的电力供给控制装置4中,在反向连接模式下,二极管D12的阳极侧上的电压比输出端子OUT的电压高大约0.7V。具体地,补偿晶体管MN7的栅源电压基本上是0V。因此,保护晶体管MN8变为导通。因此,电荷被从接地端子GND提供到输出晶体管T1的栅极,并且因此能够保持输出晶体管T1的导通状态。
[第四示例性实施例]
图10示出根据第四示例性实施例的电力供给控制装置5的电路图。在电力供给控制装置5中,电力供给控制装置4中的背栅控制电路18的第二开关晶体管MN9被替换为电阻器(第一电阻器)R4,从而利用比电力供给控制装置2更少的组成元件实现功能。此外,在这样的情况下,是电力供给控制装置4的组成元件的电阻器R3是不必要的。例如,电阻器R4是扩散电阻器。
被提供在电力供给控制装置5中的背栅控制电路18c包括电阻器R4。电阻器R4具有被耦合到节点B的一个端子,和被耦合到补偿晶体管MN7和保护晶体管MN8中的每一个的背栅的另一个端子。此外,电阻器R4包括寄生二极管D4a和D4b。更加具体地,寄生二极管D4a具有被连接到电阻器R4的节点B侧上的端子的阳极,和被耦合到电源端子PWR的阴极。寄生二极管D4b具有被连接到电阻器R4的另一端子的阳极和被耦合到电源端子PWR的阴极。
将会描述电力供给控制装置5的操作。在正常操作中,通过电阻器R4和电阻器R10将接地端子GND的电压(负极侧电压VSS)提供到补偿晶体管MN7的背栅。因此,补偿晶体管MN7和保护晶体管MN8处于非导通状态。类似地,由于负极侧电压VSS被提供到寄生双极晶体管Q6至Q9中的每一个的基极,因此当电源10处于高电压状态时寄生双极晶体管Q6至Q9也保持非导通状态。由于在电力供给控制装置5中在待机状态中没有电流流过寄生晶体管,所以电力供给控制装置5能够抑制消耗电流的增加。此外,寄生二极管D4a和D4b被反向偏置以变为非导通。
在负电压浪涌模式的操作中,与第一示例性实施例相类似,事先调节电阻器R4的电阻值。因此,补偿晶体管MN7的背栅的电压被设置为比输出端子OUT的电压高大约0.5V的电压。因此,补偿晶体管MN7变为导通。节点C的电压示出根据输出端子OUT的电压的低电压。结果,与第一示例性实施例相类似,保护晶体管MN8被去激活。因此,从接地端子GND通过保护晶体管MN8(或者寄生二极管D3f)和放电晶体管MN1到输出端子OUT的电流路径被中断。因此,在负电压浪涌模式下电力供给控制装置5高度精确地保护输出晶体管T1避免过压而没有受到来自于反向连接保护电路17的电流的影响。
反向连接模式下,从接地端子GND通过电阻器R10和二极管D10到电源端子PWR形成电流路径。此外,从接地端子GND通过电阻器R10和寄生二极管D4a到电源端子PWR形成电流路径。在这样的情况下,二极管D10的阳极处的电压是正向电压(例如,0.7V)。类似地,从接地端子GND通过电阻器R10、电阻器R4、以及寄生二极管D4b到电源端子PWR形成电流路径。然而,在这样的情况下,通过电阻器R4限制流过寄生二极管D4b的电流。因此,流过寄生二极管D4b的电流的量小于流过寄生二极管D4a的电流的量。具体地,寄生二极管D4b的正向电压(例如,0.5V)小于0.7V。因此,低电势被施加给补偿晶体管MN7和保护晶体管MN8中的每一个的背栅电压。因此,补偿晶体管MN7变为非导通,并且保护晶体管MN8变为导通。由于电荷通过保护晶体管MN8被提供给输出晶体管T1的栅极,因此输出晶体管T1变为导通。此外,由于寄生二极管D4b的正向电压是大约0.5V,寄生双极晶体管Q6至Q9处于非导通状态。因此,寄生双极晶体管Q6至Q9没有从输出晶体管T1的栅极引出电荷,并且输出晶体管T1保持导通状态。
如上所述,当在截止时段中出现负电压时,根据示例性实施例的电力供给控制装置使输出晶体管T1进入导通状态,从而高度精确地保护输出晶体管T1避免过压。此外,当电源10被反向连接时根据本发明的示例性实施例的电力供给控制装置使输出晶体管T1进入导通状态,从而抑制输出晶体管中的热产生并且防止电力供给控制装置的损坏。此外,在当电源10被正常地连接时的待机状态下,即使当电力供给控制装置以最大容许电源电压进行操作时,根据本发明的示例性实施例的电力供给控制装置也能够保持寄生双极晶体管的非导通状态并且抑制消耗电流的增加。
本发明不限于上述示例性实施例,但是能够在不脱离本发明的范围的情况下以各种方式进行修改。虽然上述示例性实施例示出其中每个元件形成在单个半导体基板上的示例,但是本发明不限于此。换言之,本发明不限于其中每个元件形成在单个半导体基板上的构造。
本领域的技术人员能够根据需要组合第一至第四示例性实施例。
虽然已经按照若干示例性实施例描述了本发明,但是本领域的技术人员将理解本发明可以在权利要求的精神和范围内以各种修改来实践,并且本发明并不限于上述示例。
此外,权利要求的范围不受到上述示例性实施例的限制。
此外,应当注意的是,申请人意在涵盖所有权利要求要素的等同形式,即使在后期的审查过程中进行了修改亦是如此。
Claims (16)
1.一种电力供给控制装置,包括:
输出晶体管,所述输出晶体管被耦合在第一电源线和输出端子之间,所述输出端子被构造为与负载耦合;
保护晶体管,所述保护晶体管被耦合在所述输出晶体管的栅极和第二电源线之间,并且当被耦合在所述第一电源线和所述第二电源线之间的电源的极性被倒置时使所述输出晶体管进入导通状态;
负电压控制单元,所述负电压控制单元被耦合在所述第一电源线和所述输出晶体管的栅极之间,并且当从所述负载施加给所述输出端子的反电动势电压超过预定值时使所述输出晶体管进入导通状态;
补偿晶体管,当来自于所述负载的反电动势电压被施加给所述输出端子时所述补偿晶体管使所述第二电源线和所述输出端子进入导通状态;以及
背栅控制电路,当电源的极性正常时,在待机状态中,所述背栅控制电路控制所述补偿晶体管和所述保护晶体管中的每一个的背栅和所述第二电源线进入导通状态。
2.根据权利要求1所述的电力供给控制装置,其中所述电源的极性被倒置时,所述背栅控制电路将根据所述第一电源线的电压的电压提供到所述补偿晶体管和所述保护晶体管中的每一个的背栅。
3.根据权利要求1或者2所述的电力供给控制装置,其中所述背栅控制电路包括第一电阻器,所述第一电阻器被提供在所述补偿晶体管和所述保护晶体管中的每一个的背栅的连接节点和所述第二电源线之间。
4.根据权利要求3所述的电力供给控制装置,其中所述第一电阻器是扩散电阻器。
5.根据权利要求3所述的电力供给控制装置,其中所述背栅控制电路包括第一晶体管,所述第一晶体管具有每一个均被耦合到所述第一电阻器的第一端子和背栅、被耦合到所述第一电源线的栅极、以及被耦合到所述第二电源线的第二端子。
6.根据权利要求5所述的电力供给控制装置,其中所述背栅控制电路进一步包括第二晶体管,所述第二晶体管根据所述第二电源线的电压控制所述补偿晶体管和所述保护晶体管中的每一个的背栅与所述输出端子之间的导通/非导通。
7.根据权利要求6所述的电力供给控制装置,其中所述第二晶体管具有被耦合到所述输出端子的第一端子、被耦合到所述第一电阻器和所述第一晶体管之间的连接节点的背栅和第二端子、以及被耦合到所述第二电源线的栅极。
8.根据权利要求7所述的电力供给控制装置,其中所述第二晶体管的栅极通过第二电阻器被耦合到所述第二电源线。
9.根据权利要求1或者2所述的电力供给控制装置,其中所述负电压控制单元进一步包括动态箝位电路,所述动态箝位电路被串联地耦合在所述第一电源线和所述输出晶体管的栅极之间,并且限制所述第一电源线和所述输出端子之间的电压差。
10.根据权利要求9所述的电力供给控制装置,其中所述负电压控制单元进一步包括开关电路,所述开关电路与所述动态箝位电路串联地耦合,基于基准电压与所述输出端子的电压的比较结果控制所述开关电路的导通状态。
11.根据权利要求1或者2所述的电力供给控制装置,进一步包括:
二极管和第三电阻器,所述二极管和第三电阻器被串联地耦合在所述第一电源线和所述第二电源线之间,
其中所述背栅控制电路通过所述第三电阻器耦合到所述第二电源线。
12.根据权利要求11所述的电力供给控制装置,其中所述背栅控制电路的所述第一晶体管的所述第二端子被耦合到所述二极管和所述第三电阻器之间的连接节点。
13.根据权利要求11所述的电力供给控制装置,其中从所述二极管和所述第三电阻器之间的连接节点提供被施加给所述负电压控制单元的基准电压。
14.根据权利要求1或者2所述的电力供给控制装置,进一步包括:
放电晶体管,所述放电晶体管被耦合在所述输出晶体管的栅极和所述输出端子之间,并且当所述输出晶体管进入非导通状态时变为导通。
15.根据权利要求14所述的电力供给控制装置,进一步包括:
第四电阻器,所述第四电阻器被耦合在所述放电晶体管的背栅和所述输出端子之间。
16.根据权利要求15所述的电力供给控制装置,其中所述第四电阻器是扩散电阻器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-254362 | 2009-11-05 | ||
JP2009254362A JP5438470B2 (ja) | 2009-11-05 | 2009-11-05 | 電力供給制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102075170A true CN102075170A (zh) | 2011-05-25 |
CN102075170B CN102075170B (zh) | 2015-01-21 |
Family
ID=43480672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010537169.2A Expired - Fee Related CN102075170B (zh) | 2009-11-05 | 2010-11-05 | 电力供给控制装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8270133B2 (zh) |
EP (1) | EP2323260B1 (zh) |
JP (1) | JP5438470B2 (zh) |
CN (1) | CN102075170B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104300962A (zh) * | 2013-07-19 | 2015-01-21 | 瑞萨电子株式会社 | 半导体器件和驱动系统 |
CN105190866A (zh) * | 2013-09-02 | 2015-12-23 | 富士电机株式会社 | 半导体装置 |
CN105227166A (zh) * | 2014-05-26 | 2016-01-06 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN106411304A (zh) * | 2015-07-31 | 2017-02-15 | 德州仪器公司 | 隔离输出切换电路 |
CN107425842A (zh) * | 2016-05-23 | 2017-12-01 | 罗姆股份有限公司 | Cmos输出电路 |
CN105190866B (zh) * | 2013-09-02 | 2018-02-09 | 富士电机株式会社 | 半导体装置 |
CN110832732A (zh) * | 2017-07-19 | 2020-02-21 | 三洋电机株式会社 | 电池的保护电路和具备该保护电路的电源装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5274824B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
JP5438470B2 (ja) | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
JP5438468B2 (ja) * | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 負荷駆動装置 |
JP5438469B2 (ja) | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 負荷駆動装置 |
WO2011124279A1 (en) * | 2010-04-08 | 2011-10-13 | Siemens Aktiengesellschaft | Circuit and method for protecting a controllable power switch |
JP5842720B2 (ja) * | 2012-04-19 | 2016-01-13 | 株式会社ソシオネクスト | 出力回路 |
WO2015053105A1 (ja) * | 2013-10-10 | 2015-04-16 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
JP6368196B2 (ja) * | 2014-08-28 | 2018-08-01 | ローム株式会社 | 降圧dc/dcコンバータおよびそのコントロールic、オフィス用通信機器、電動自転車 |
JP7002423B2 (ja) * | 2018-08-24 | 2022-01-20 | 株式会社東芝 | スイッチ回路 |
JP2023133950A (ja) * | 2022-03-14 | 2023-09-27 | 株式会社東芝 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517379A (en) * | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
US20050168264A1 (en) * | 2004-02-03 | 2005-08-04 | Nec Electronics Corporation | Integrated circuit |
CN101171678A (zh) * | 2005-06-17 | 2008-04-30 | 罗姆股份有限公司 | 半导体装置、电源装置及信息处理装置 |
EP2071725A1 (en) * | 2007-12-11 | 2009-06-17 | NEC Electronics Corporation | Power supply control circuit |
EP2071723A2 (en) * | 2007-12-12 | 2009-06-17 | NEC Electronics Corporation | Load driving device |
CN101496122A (zh) * | 2006-03-21 | 2009-07-29 | 活动Es照明控制公司 | 电路及制造和使用方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3741394C2 (de) | 1987-12-07 | 1996-01-11 | Siemens Ag | Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalttransistor |
DE3743866C1 (de) * | 1987-12-23 | 1989-07-27 | Lenze Gmbh & Co Kg Aerzen | Schaltungsanordnung zum Schutz eines Schalttransistors |
FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
US4992683A (en) * | 1989-09-28 | 1991-02-12 | Motorola, Inc. | Load driver with reduced dissipation under reverse-battery conditions |
JP2504586B2 (ja) * | 1989-10-31 | 1996-06-05 | 東芝マイクロエレクトロニクス株式会社 | 接地外れ保護回路を有する電子回路装置 |
US5119265A (en) * | 1990-04-02 | 1992-06-02 | Motorola, Inc. | Semiconductor device protection circuit |
JP3814958B2 (ja) * | 1997-07-09 | 2006-08-30 | 日産自動車株式会社 | 半導体集積回路 |
DE19742169C2 (de) * | 1997-09-24 | 1999-07-08 | Siemens Ag | Halbleiterschalter |
US6882513B2 (en) * | 2002-09-13 | 2005-04-19 | Ami Semiconductor, Inc. | Integrated overvoltage and reverse voltage protection circuit |
US7283343B2 (en) * | 2004-12-15 | 2007-10-16 | Texas Instruments Incorporated | Integrated reverse battery protection circuit for an external MOSFET switch |
JP4738922B2 (ja) * | 2005-07-14 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 過電圧保護回路 |
JP4895623B2 (ja) * | 2006-01-25 | 2012-03-14 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
JP5274824B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
JP5266029B2 (ja) | 2007-12-14 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 負荷駆動装置 |
JP5188432B2 (ja) | 2008-03-26 | 2013-04-24 | 三生 和田 | 括り罠用仕掛け補助器具 |
JP5438470B2 (ja) | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
-
2009
- 2009-11-05 JP JP2009254362A patent/JP5438470B2/ja active Active
-
2010
- 2010-10-15 US US12/905,414 patent/US8270133B2/en not_active Expired - Fee Related
- 2010-11-04 EP EP20100014293 patent/EP2323260B1/en not_active Not-in-force
- 2010-11-05 CN CN201010537169.2A patent/CN102075170B/zh not_active Expired - Fee Related
-
2012
- 2012-07-17 US US13/551,492 patent/US8351172B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517379A (en) * | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
US20050168264A1 (en) * | 2004-02-03 | 2005-08-04 | Nec Electronics Corporation | Integrated circuit |
CN101171678A (zh) * | 2005-06-17 | 2008-04-30 | 罗姆股份有限公司 | 半导体装置、电源装置及信息处理装置 |
CN101496122A (zh) * | 2006-03-21 | 2009-07-29 | 活动Es照明控制公司 | 电路及制造和使用方法 |
EP2071725A1 (en) * | 2007-12-11 | 2009-06-17 | NEC Electronics Corporation | Power supply control circuit |
EP2071723A2 (en) * | 2007-12-12 | 2009-06-17 | NEC Electronics Corporation | Load driving device |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110071717A (zh) * | 2013-07-19 | 2019-07-30 | 瑞萨电子株式会社 | 半导体器件 |
CN104300962A (zh) * | 2013-07-19 | 2015-01-21 | 瑞萨电子株式会社 | 半导体器件和驱动系统 |
CN110071717B (zh) * | 2013-07-19 | 2023-02-21 | 瑞萨电子株式会社 | 半导体器件 |
CN105190866A (zh) * | 2013-09-02 | 2015-12-23 | 富士电机株式会社 | 半导体装置 |
CN105190866B (zh) * | 2013-09-02 | 2018-02-09 | 富士电机株式会社 | 半导体装置 |
CN105227166A (zh) * | 2014-05-26 | 2016-01-06 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN105227166B (zh) * | 2014-05-26 | 2018-06-26 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN106411304A (zh) * | 2015-07-31 | 2017-02-15 | 德州仪器公司 | 隔离输出切换电路 |
CN106411304B (zh) * | 2015-07-31 | 2021-06-04 | 德州仪器公司 | 隔离输出切换电路 |
CN107425842B (zh) * | 2016-05-23 | 2020-12-25 | 罗姆股份有限公司 | Cmos输出电路 |
CN107425842A (zh) * | 2016-05-23 | 2017-12-01 | 罗姆股份有限公司 | Cmos输出电路 |
CN110832732A (zh) * | 2017-07-19 | 2020-02-21 | 三洋电机株式会社 | 电池的保护电路和具备该保护电路的电源装置 |
CN110832732B (zh) * | 2017-07-19 | 2024-01-16 | 松下新能源株式会社 | 电池的保护电路和具备该保护电路的电源装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2323260A1 (en) | 2011-05-18 |
JP2011101189A (ja) | 2011-05-19 |
EP2323260B1 (en) | 2013-09-04 |
JP5438470B2 (ja) | 2014-03-12 |
US8351172B2 (en) | 2013-01-08 |
US20110101935A1 (en) | 2011-05-05 |
CN102075170B (zh) | 2015-01-21 |
US20120280668A1 (en) | 2012-11-08 |
US8270133B2 (en) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102075170B (zh) | 电力供给控制装置 | |
CN102055447B (zh) | 负载驱动装置 | |
US7554409B1 (en) | Over-current protection circuit and method for protecting switching power amplifier circuits | |
US9245888B2 (en) | Reverse polarity protection for n-substrate high-side switches | |
EP2071724B1 (en) | Power supply control circuit | |
CN103825461B (zh) | 具有对栅极电压的紧密控制的驱动电路 | |
JP5266029B2 (ja) | 負荷駆動装置 | |
US7554399B1 (en) | Protection circuit and method for protecting switching power amplifier circuits during reset | |
CN106712473A (zh) | 驱动电路、对应的集成电路和器件 | |
JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
JP2014086580A (ja) | 保護回路 | |
US6369533B1 (en) | Piloting circuit for an inductive load in particular for a DC electric motor | |
CN102055448B (zh) | 负载驱动装置 | |
JP5562690B2 (ja) | 電源用逆流阻止回路 | |
CN114765361A (zh) | 一种过压保护驱动电路、电机驱动电路及车辆 | |
JP6277151B2 (ja) | センサ装置 | |
US20130265684A1 (en) | Switching circuit | |
WO2024111275A1 (ja) | 半導体リレー | |
US20220247404A1 (en) | Power switch drive circuit and device | |
US20200350902A1 (en) | Driver circuit, corresponding device and system | |
JP2024030335A (ja) | 半導体装置、電子機器、車両 | |
JP2022086574A (ja) | 保護回路 | |
JP2024065812A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150121 Termination date: 20201105 |