DE3741394C2 - Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalttransistor - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalt­ transistor, der mit mindestens einer Last und einer Gleichspan­ nungsquelle in Reihe geschaltet ist.

Eine Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise ist z. B. aus der DE-23 32 442 A1 bekannt. Dort ist eine Transistor-Zündanlage für eine Verbrennungskraftmaschine beschrieben, deren Lastkreis aus der Reihenschaltung der Batte­ rie, der Zündspule und einem als Schalttransistor wirkenden Bi­ polartransistor gebildet ist. Die als Last wirkende Zündspule ist zwischen den Pluspol der Batterie und den Kollektoranschluß des Bipolartransistors geschaltet, während der Emitteranschluß des Bipolartransistors mit dem Minuspol der Batterie verbunden ist. Der Basisanschluß des Bipolartransistors ist über einen Spannungsteiler und eine Treiberstufe über eine Schalteinrich­ tung an den Pluspol der Batterie geschaltet. Der als npn-Bipo­ lartransistor ausgebildete Schalttransistor weist zusätzlich zwei Schutzdioden auf. Die erste Schutzdiode ist zwischen den Emitteranschluß und Basisanschluß, und die zweite Schutzdiode zwischen den Emitteranschluß und Kollektoranschluß des Bipolar­ transistors geschaltet. Die Anodenanschlüsse beider Schutzdio­ den sind mit dem Emitteranschluß des npn-Bipolartransistors ver­ bunden. Bei Verpolung der Batterie sind die beiden Schutzdioden in Durchlaßrichtung gepolt, so daß die pn-Übergänge des Bipolar­ transistors geschützt sind. Der Bipolartransistor wird bei Ver­ polung nicht mehr angesteuert.

Es hat sich gezeigt, daß besonders bei hohen Strömen, z. B. größer 1 A, insbesondere Leistungs-MOS-FETs als Schalttransi­ storen geeignet sind. Diese Leistungs-MOS-FET haben den ent­ scheidenden Vorteil, daß sie im durchgeschalteten Zustand einen kleinen Widerstand aufweisen. Dieser kleine Widerstand verur­ sacht nur einen kleinen Spannungsabfall im Laststromkreis, und damit auch nur eine entsprechend kleine Verlustwärme, die an die Umgebung abgeleitet werden muß.

Wird bei Lastkreisen mit einem MOS-FET als Schalttransistor eine Verpolungsfestigkeit gefordert, wie dies vor allem in der Kfz-Elektronik der Fall ist, so ergibt sich aber in Folge der zwischen Drainanschluß und Sourceanschuß des MOS-FET liegenden, durch die Halbleiterstruktur des MOS-FET automatisch vorhande­ nen Inversdiode das Problem, daß bei einer Verpolung der gesam­ te Laststrom durch die Inversdiode fließt. Der durch die Invers­ diode fließende Laststrom führt zu einem hohen Spannungsabfall und damit zu einer hohen Verlustwärme. Der MOS-FET wird infolge der hohen Verlustwärme überlastet und damit zerstört. Ein even­ tuell im Transistor integrierter Temperaturschutz ist bei Ver­ polung unwirksam.

Die für den MOS-FET notwendige Ansteuerelektronik selbst läßt sich z. B. durch eine Diode gegen Verpolung schützen. Durch die­ se Diode fließt kein hoher Strom und der in ihr auftretende Span­ nungsabfall ist im allgemeinen unkritisch und kann kompensiert werden. Würde dagegen eine zusätzliche Diode als Verpolungs­ schutz im Laststromkreis angeordnet werden, so würde an dieser Diode ein unerwünschter Spannungsabfall auftreten, der eine ho­ he Verlustleistung zur Folge hätte. Eine andere Möglichkeit den MOS-FET vor Verpolung der Gleichspannungsquelle zu schützen be­ steht darin, in den Laststromkreis ein Relais einzufügen, das einen Ruhekontakt hat und so angesteuert wird, daß es bei einer Verpolung der gesamten Versorgungsspannung anspricht und den Laststromkreis unterbricht. Diese Lösung hat jedoch den Nachteil, daß sie in Folge des Einsatzes eines elektromechanischen Relais teuer ist und daß das Relais einer Kontaktverschmutzung, Kontakt­ verschweißung unterliegt und nur eine begrenzte Schalthäufig­ keit aufweist.

In der US-Patentschrift 4 710 685 ist ein Leistungs-MOS-FET als Schalttransistor gezeigt, dessen Source-Anschluß über einen Motor nach Masse geschaltet ist. Im Falle einer Verpo­ lung der Spannungsversorgung wirkt der Motor als strombegren­ zendes Element, so daß der durch die Inversdiode des MOS- FET′s fließende Strom auf normale, unkritische Werte begrenzt wird.

Der Erfindung liegt die Aufgabe zugrunde, einen sicheren und zuverlässigen Schutz vor Verpolungsschäden für Lastkreise mit MOS-FET anzugeben, der einen geringen Spannungsabfall im Last­ kreis verursacht und keines elektromechanischen Relais bedarf.

Diese Aufgabe wird dadurch gelöst, daß eine Schutzeinrichtung vorgesehen ist, die den MOS-FET bei Verpolung der Gleichspan­ nungsquelle leitend steuert.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprü­ che.

Die Erfindung beruht darauf, daß die Last, die z. B. eine Glüh­ lampe, Motor, Heizelement usw., sein kann, in, vielen Einsatz­ fällen auch bei Verpolung der Betriebsspannung von Strom durch­ flossen werden darf. Die erfindungsgemäße Schaltungsanordnung nutzt die Tatsache aus, daß ein MOS-FET in beiden Richtungen den Strom gleich gut leitet, wenn zwischen Gateanschluß und Source­ anschluß eine genügend hohe Gatespannung anliegt. Bei einer Ver­ polung der Gleichspannungsquelle wird der MOS-FET automatisch voll durchgesteuert, so daß der an ihm entstehende Spannungsab­ fall entsprechend klein ist und so keine höhere Verlustleistung auftritt als dies sonst im normal eingeschalteten Zustand des MOS-FET auch der Fall ist.

Die Erfindung wird im folgenden anhand von drei Figuren näher erläutert. Es zeigen:

Fig. 1 eine erfindungsgemäße Schaltungsanordnung, bei der die Last an den Sourceanschluß des MOS-FET geschaltet ist,

Fig. 2 eine erfindungsgemäße Schaltungsanordnung, bei der die Last an den Drainanschluß des MOS-FET geschaltet ist, und

Fig. 3 eine erfindungsgemäße Schaltungsanordnung mit einem MOS-FET und einem Gatespannungsgenerator mit Potential­ trennung.

Die in Fig. 1 gezeigte Schaltungsanordnung weist einen Lastkreis auf, der aus der Reihenschaltung eines MOS-FET 1, einer Last 3 und einer Gleichspannungsquelle 2 gebildet ist. Der Lastkreis hat zwei Klemmen a und b, an die die Gleichspannungsquelle 2 an­ geschlossen ist. Bei richtiger Polung der Gleichspannungsquelle 2 ist die Klemme a mit dem Pluspol und die Klemme b mit dem Mi­ nuspol der Gleichspannungsquelle 2 verbunden. Bei Verpolung sind die Anschlußklemmen der Gleichspannungsquelle 2 vertauscht. Der Pluspol der Gleichspannungsquelle ist also bei Nicht-Verpolung, d. h. bei richtigem Anschluß der Gleichspannungsquelle, mit der Klemme b und damit mit dem Drainanschluß D des MOS-FET 1 verbun­ den. Zwischen dem Sourceanschluß S des MOS-FET 1 und der Klemme b ist die Last 3 angeordnet. Der MOS-FET 1, in Lastkreisen im allgemeinen ein Leistungs-MOS-FET, ist in dem in Fig. 1 darge­ stellten Ausführungsbeispiel ein n-Kanal-Anreicherungs-MOS-FET, der über eine für MOS-FET im allgemeinen bekannte Ansteuerelek­ tronik 6 angesteuert wird. Zur Spannungsversorgung der Ansteuer­ elektronik 6 ist diese mit den Polen der Gleichspannungsquelle 2 verbunden. Eine Schaltungskonfiguration wie sie in Fig. 1 ge­ zeigt ist, findet vor allem in der Kfz-Elektronik Verwendung. Dort ist im allgemeinen die Last 3 an den Minuspol der Gleich­ spannungsquelle 2, also der Batterie, geschaltet. Die Ansteuer­ elektronik 6 ist vor Verpolungsschäden, d. h. daß die Klemmen der Gleichspannungsquelle vertauscht angeschlossen werden und dadurch die Schaltung beschädigt wird, geschützt. In Fig. 1 ist dies durch die zwischen Ansteuerelektronik 6 und Drainanschluß D des MOS-FET 1 angeordnete Diode symbolisch dargestellt.

Die erfindungsgemäße Schaltungsanordnung nach Fig. 1 weist eine Schutzdiode 5 auf, die mit ihrem Katodenanschluß an den Gatean­ schluß G des MOS-FET 1 geschaltet ist. Der Anodenanschluß der Schutzdiode 5 ist mit der Klemme b verbunden. Diese Schutzdiode 5 bildet eine Schutzeinrichtung 4, die den MOS-FET 1 bei Verpo­ lung der Gleichspannungsquelle 2 so ansteuert, daß dieser lei­ tend wird. Im Verpolungsfall liegt der Drainanschluß D des MOS- FET 1 am Minuspol der Gleichspannungsquelle 2. Die Diode 5 ist bei Verpolung der Gleichspannungsquelle mit dem Pluspol der Gleichspannungsquelle 2 verbunden und damit in Durchlaßrichtung gepolt. Durch den im Vergleich zum Spannungsabfall des MOS-FET 1 hohen Spannungsabfall an der Last 3 entsteht zwischen-dem Gateanschluß G und dem Sourceanschluß S des MOS-FET 1 eine so hohe Spannungsdifferenz, daß der MOSFET 1 einschaltet und damit geschützt ist. Dieses Schutzeinschalten des MOS-FET 1 ist beim Anschließen einer verpolten Spannung praktisch sofort erreicht und bewirkt, daß der MOS-FET 1 nicht durch Überhitzung gefähr­ det wird.

Die in Fig. 2 dargestellte Schaltungsanordnung unterscheidet sich von Fig. 1 in der Anordnung der Last 3 im Lastkreis. Die Last 3 ist jetzt zwischen den Drainanschluß D und der Klemme a angeschlossen. Der Sourceanschluß S des MOS-FET 1 ist damit mit dem Minuspol der Gleichspannungsquelle 2 bei Nicht-Verpolung verbunden. Ferner haben gleiche Teile gleiche Bezugszeichen wie Fig. 1. Als Schutzeinrichtung 4 ist jetzt ein Gatespannungsgene­ rator vorgesehen, der den MOS-FET 1 bei einer Verpolung leitend steuert. Gatespannungsgeneratoren zum Ansteuern für MOSFET sind als solche aus dem Stand der Technik bekannt und stellen im Prin­ zip eine schaltbare Spannungsquelle dar. Bei der in Fig. 2 darge­ stellten Schaltungsanordnung ist es vorgesehen, daß die Ansteuer­ elektronik 6 den MOS-FET 1 bei Nicht-Verpolung der Gleichspan­ nungsquelle 2 ansteuert. Bei Verpolung der Gleichspannungsquel­ le 2 wird der Gatespannungsgenerator 8 aktiviert, und der MOS- FET 1 eingeschaltet. Die beiden in der Fig. 2 dargestellten Schal­ tungsanordnung vorgesehenen Dioden 7 und 9 sollen schematisch zeigen, daß die Ansteuerelektronik 6 nur bei Nicht-Verpolung und der Gatespannungsgenerator 8 nur bei Verpolung aktiviert wird.

Eine bezüglich der Anordnung der Last im Lastkreis universell einsetzbare Schaltungsanordnung gemäß der Erfindung ist in Fig. 3 dargestellt. Die bereits bekannten Bezugszeichen werden wie­ der für die gleichen Teile verwendet. Die Last kann entweder ent­ sprechend Fig. 1 an den Sourceanschluß oder nach Fig. 2 an den Drainanschluß D des MOS-FET 1 angeschlossen sein. Es ist auch mögliche daß die Last aus mehreren Teillasten 3a, 3b, besteht, von denen eine Teillast 3a an den Drainanschluß und die andere Teillast 3b an den Sourceanschluß S des MOS-FET 1 geschaltet ist.

Die Schaltungsanordnung nach Fig. 3 weist zusätzlich einen Gate­ spannungsgenerator mit Potentialtrennung 10 auf. Die Potential­ trennung kann dabei z. B. über einen Übertrager oder durch einen Optokoppler realisiert sein. Dieser Gatespannungsgenerator mit Potentialtrennung 10 ist mit seinen Ausgangsklemmen 20, 21 an den Gateanschluß G bzw. an den Sourceanschluß S des MOS-FET 1 angeschlossen. Die beiden Eingangsklemmen 22, 23 sind mit insge­ samt 4 Dioden 11, 12, 13 und 14 an die Gleichspannungsquelle 2 angeschlossen. Diese 4 Dioden 11, 12, 13 und 14 sind wie ein Brückengleichrichter geschaltet, dessen positive Ausgangsspan­ nung an die Klemme 22 des Gatespannungsgenerators mit Potential­ trennung 10 gelangt, während die negative Ausgangsspannung an der Klemme 23 angelegt wird. Zwischen der Diode 12 und der Klem­ me a ist zusätzlich eine Schalteinrichtung 15 geschaltet, die zum Ansteuern des Gatespannungsgenerators mit Potentialtrennung 10 vorgesehen ist. Bei Nicht-Verpolung der Gleichspannungsquel­ le 2 wird über die Schalteinrichtung 15 der Gatespannungsgenera­ tor mit Potentialtrennung 10 aktiviert, wobei die Dioden 12 und 13 leitend sind. Im Verpolungsfall der Gleichspannungsquelle 2 sind dagegen die Dioden 11 und 14 in Durchlaßrichtung gepolt, wodurch der Gatespannungsgenerator mit Potentialtrennung 10 seine Versorgungsspannung erhält.

In den Ausführungsbeispielen wurde als Schalttransistor im Last­ kreis ein n-Kanal-Anreicherungs-MOS-FET beschrieben. Die Erfin­ dung ist aber nicht auf solche n-Kanal-Anreicherungs-MOS-FET be­ schränkt, sofern die erfindungsgemäße Bedingung erfüllt wird, daß eine Schutzeinrichtung vorgesehen ist, die den MOS-FET bei Verpolung der Gleichspannungsquelle leitend steuert.

Claims (4)

1. Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalttransistor, der mit min­ destens einer Last und einer Gleichspannungsquelle in Reihe ge­ schaltet ist, dadurch gekennzeichnet, daß eine Schutzeinrichtung (4) vorgesehen ist, die den MOS-FET (1) bei Verpolung der Gleichspannungsquelle (2) leitend steuert.

2. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Last (3) zwischen einen Pol (b) der Gleichspannungsquelle (2) und den Sourceanschluß (S) des MOS-FET (1) geschaltet ist, und daß die Schutzeinrichtung (4) eine Diode (5) ist, die so zwischen die Last (3) und den Gatean­ schluß (G) des MOS-FET (1) geschaltet ist, daß die Diode (5) bei Verpolung der Gleichspannungsquelle (2) in Durchlaßrichtung ge­ polt ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Last (3) zwischen den ande­ ren Pol (a) der Gleichspannungsquelle (2) und den Drainanschluß (D) des MOS-FET (1) geschaltet ist, und daß die Schutzeinrichtung (4) ein Gatespannungsgenerator (8) ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Schutzeinrichtung (4) ein Gatespannungsgenerator mit Potentialtrennung (10) ist, der auch zur Ansteuerung des MOS-FET (1) bei Nicht-Verpolung der Gleich­ spannungsquelle (2) vorgesehen ist.