JP2023133950A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023133950A
JP2023133950A JP2022039224A JP2022039224A JP2023133950A JP 2023133950 A JP2023133950 A JP 2023133950A JP 2022039224 A JP2022039224 A JP 2022039224A JP 2022039224 A JP2022039224 A JP 2022039224A JP 2023133950 A JP2023133950 A JP 2023133950A
Authority
JP
Japan
Prior art keywords
voltage
node
level
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022039224A
Other languages
English (en)
Inventor
純一 千坂
Junichi Chisaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022039224A priority Critical patent/JP2023133950A/ja
Priority to CN202210840951.4A priority patent/CN116800241A/zh
Priority to US17/939,790 priority patent/US20230291396A1/en
Publication of JP2023133950A publication Critical patent/JP2023133950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches

Abstract

【課題】誤動作を抑制できる半導体装置を提供する。【解決手段】一実施形態の半導体装置１は、一端が電源電圧端子Ｐ１に接続され、他端が第１ノードＮＤ１に接続され、ゲートが第１出力端子Ｐ４に接続された第１トランジスタＮ１と、接地電圧端子Ｐ２の電圧に基づいて、第１ノードＮＤ１の電圧Ｖｎｄ１を制御する第１回路１０と、接地電圧端子Ｐ２の電圧と、入力端子Ｐ３の電圧ＶＩＮとに基づいて、第１出力端子Ｐ４の電圧ＶＯＵＴ１を制御する第２回路２０と、接地電圧端子Ｐ２と第１回路１０との間の接続及び切断の切り替えを制御する第３回路３０とを備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
外部の負荷に電源電圧を供給するための半導体装置が知られている。
特許第３８１４９５８号公報 特許第５４３８４６８号公報 特開２０１４－１６５５７５号公報
誤動作を抑制できる半導体装置を提供する。
実施形態に係る半導体装置は、一端が電源電圧端子に接続され、他端が第１ノードに接続され、ゲートが第１出力端子に接続された第１トランジスタと、接地電圧端子の電圧に基づいて、第１ノードの電圧を制御する第１回路と、接地電圧端子の電圧と、入力端子の電圧とに基づいて、第１出力端子の電圧を制御する第２回路と、接地電圧端子と第１回路との間の接続及び切断の切り替えを制御する第３回路とを備える。
図１は、第１実施形態に係る半導体装置の一例を示す回路図である。 図２は、第１実施形態に係る半導体装置の動作時の各種端子等の電圧を示すタイミングチャートである。 図３は、第１実施形態に係る半導体装置の動作時の各種端子等の電圧を示すタイミングチャートである。 図４は、第２実施形態に係る半導体装置の一例を示す回路図である。 図５は、第２実施形態に係る半導体装置の動作時の各種端子等の電圧を示すタイミングチャートである。 図６は、第２実施形態に係る半導体装置の動作時の各種端子等の電圧を示すタイミングチャートである。 図７は、第２実施形態に係る半導体装置の動作時の各種端子等の電圧を示すタイミングチャートである。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。
１．第１実施形態
第１実施形態に係る半導体装置について説明する。以下では、スイッチ素子を駆動することにより、外部の負荷に電源電圧を供給する半導体装置を例に挙げて説明する。
１．１ 構成
１．１．１ 半導体装置の回路構成
本実施形態に係る半導体装置の回路構成について、図１を用いて説明する。図１は、半導体装置の一例を示す回路図である。以下の説明では、トランジスタのソース及びドレインを限定しない場合、トランジスタのソースまたはドレインのいずれか一方を「トランジスタの一端」と表記し、トランジスタのソースまたはドレインのいずれか他方を「トランジスタの他端」と表記する。
半導体装置１は、例えば、ＩＣ（Integrated Circuit）チップである。半導体装置１は、外部の負荷ＬＤに電源電圧を供給する。半導体装置１及び負荷ＬＤは、例えば、車載システムの一部に相当し得る。負荷ＬＤは、例えば、ヘッドライトやパワーウインドウ等に相当し得る。
半導体装置１は、電源電圧端子Ｐ１、接地電圧端子Ｐ２、入力端子Ｐ３、第１出力端子Ｐ４、第２出力端子Ｐ５、スイッチ素子ＳＷ、第１制御回路ＣＴＬ１、駆動回路ＤＲＶ、クランプ回路１０、断線保護回路２０、切替制御回路３０、並びに抵抗素子Ｒ６及びＲ１０を含む。
電源電圧端子Ｐ１には、外部から電源電圧ＶＤＤが供給される。
接地電圧端子Ｐ２には、外部から接地電圧ＧＮＤが供給される。例えば、接地電圧端子Ｐ２は、配線を介して電圧ＧＮＤを供給する電源（以下、「ＧＮＤ電源」とも表記する）に電気的に接続される。車載システムの場合、例えば、車のバッテリーの電圧ＧＮＤのコネクタが接地電圧端子Ｐ２に電気的に接続される。なお、接地電圧端子Ｐ２は、接地されてもよい。
入力端子Ｐ３には、外部から電圧ＶＩＮが供給される。電圧ＶＩＮは、Ｈｉｇｈ（“Ｈ”）レベルの電圧、またはＬｏｗ（“Ｌ”）レベルの電圧である。“Ｌ”レベルの電圧は、例えば、電圧ＧＮＤである。半導体装置１は、電圧ＶＩＮに基づいて動作する。
第１出力端子Ｐ４から、スイッチ素子ＳＷに電圧ＶＯＵＴ１が印加される。
第２出力端子Ｐ５から、ノードＮＤ１に電圧ＶＯＵＴ２が印加される。
スイッチ素子ＳＷは、例えば、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチ素子ＳＷは、電源電圧端子Ｐ１と外部の負荷ＬＤとの間の接続及び切断を切り替える。以下では、スイッチ素子ＳＷがｎチャネルＭＯＳＦＥＴ（以下、「ＮＭＯＳトランジスタ」とも表記する）Ｎ１である場合について説明する。
トランジスタＮ１の一端は、電源電圧端子Ｐ１に接続され、他端はノードＮＤ１に接続され、ゲートは、第１出力端子Ｐ４に接続される。トランジスタＮ１のゲートには、第１出力端子Ｐ４から電圧ＶＯＵＴ１が印加される。ノードＮＤ１は、第２出力端子Ｐ５に接続される。
第１制御回路ＣＴＬ１は、駆動回路ＤＲＶを制御する回路である。第１制御回路ＣＴＬ１は、電源電圧端子Ｐ１、入力端子Ｐ３、及びノードＮＤ２に接続される。第１制御回路ＣＴＬ１には、電源電圧端子Ｐ１から電圧ＶＤＤが印加され、入力端子Ｐ３から電圧ＶＩＮが印加される。第１制御回路ＣＴＬ１は、電圧ＶＩＮに基づく電圧をノードＮＤ２に出力する。電圧ＶＩＮが“Ｈ”レベルの場合、第１制御回路ＣＴＬ１は、“Ｈ”レベルの電圧を出力する。他方で、電圧ＶＩＮが“Ｌ”レベルの場合、第１制御回路ＣＴＬ１は、“Ｌ”レベルの電圧を出力する。第１制御回路ＣＴＬ１から出力される“Ｌ”レベルの電圧は、例えば、電圧ＧＮＤである。
駆動回路ＤＲＶは、トランジスタＮ１を駆動する回路である。駆動回路ＤＲＶは、ノードＮＤ２及び第１出力端子Ｐ４に接続される。駆動回路ＤＲＶには、ノードＮＤ２の電圧（以下、「電圧Ｖｎｄ２」と表記する）が印加される。駆動回路ＤＲＶは、電圧Ｖｎｄ２に基づく電圧を第１出力端子Ｐ４に出力する。電圧ＶＩＮ（電圧Ｖｎｄ２）が“Ｈ”レベルの場合、駆動回路ＤＲＶは、“Ｈ”レベルの電圧を出力する。他方で、電圧ＶＩＮ（電圧Ｖｎｄ２）が“Ｌ”レベルの場合、駆動回路ＤＲＶは、“Ｌ”レベルの電圧を出力する。駆動回路ＤＲＶから出力される電圧は、第１出力端子Ｐ４を介して電圧ＶＯＵＴ１としてトランジスタＮ１のゲートに印加される。駆動回路ＤＲＶから出力される“Ｌ”レベルの電圧は、例えば、電圧ＧＮＤである。
クランプ回路１０は、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したときに、ノードＮＤ１の電圧（以下、「電圧Ｖｎｄ１」と表記する）が電圧ＶＤＤから、トランジスタＮ１のドレイン－ソース間の耐圧（例えば、４０Ｖ）を超えて低下しないように、電圧Ｖｎｄ１をクランプする回路である。クランプ回路１０は、ノードＮＤ３、第１出力端子Ｐ４、及び第２出力端子Ｐ５に接続される。クランプ回路１０の詳細については後述する。
断線保護回路２０は、接地電圧端子Ｐ２とＧＮＤ電源とを接続する配線が切断されているときに、接地電圧端子Ｐ２の電圧が不定になり、トランジスタＮ１が意図せずオン状態とされることにより発熱して壊れないように、トランジスタＮ１を保護する回路である。接地電圧端子Ｐ２とＧＮＤ電源とを接続する配線が切断されているときとは、接地電圧端子Ｐ２とＧＮＤ電源とが電気的に接続されていない状態を意味する。車載システムの場合、例えば、接地電圧端子Ｐ２から車のバッテリーの電圧ＧＮＤのコネクタが外れている場合である。以下、接地電圧端子Ｐ２とＧＮＤ電源とを接続する配線が切断されている状態を「ＧＮＤ断線状態」、切断されていない状態を「ＧＮＤ非断線状態」と表記する。断線保護回路２０は、電源電圧端子Ｐ１、接地電圧端子Ｐ２、入力端子Ｐ３、第１出力端子Ｐ４、及び第２出力端子Ｐ５に接続される。断線保護回路２０の詳細については後述する。
切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０との間の接続及び切断の切り替えを制御する回路である。切替制御回路３０は、電源電圧端子Ｐ１、接地電圧端子Ｐ２、並びにノードＮＤ２及びＮＤ３に接続される。切替制御回路３０の詳細については後述する。
抵抗素子Ｒ６の一端は、第１出力端子Ｐ４に接続され、他端は第２出力端子Ｐ５に接続される。抵抗素子Ｒ６は、電圧ＶＩＮが“Ｌ”レベルのときに、トランジスタＮ１をオンさせないために設けられる。
抵抗素子Ｒ１０の一端は、電源電圧端子Ｐ１に接続され、他端は接地電圧端子Ｐ２に接続される。抵抗素子Ｒ１０は、電源電圧端子Ｐ１と接地電圧端子Ｐ２との間に設けられた図示せぬ回路の抵抗を表す。
負荷ＬＤは、例えば、抵抗素子Ｒ１及びインダクタＬ１を含む。抵抗素子Ｒ１の一端は、ノードＮＤ１に接続され、他端は接地される。インダクタＬ１の一端は、ノードＮＤ１に接続され、他端は接地される。
１．１．２ クランプ回路の構成
クランプ回路１０の回路構成について説明する。
図１に示すように、クランプ回路１０は、ダイオードＤ１、及びツェナーダイオードＺＤ１～ＺＤ３を含む。
ダイオードＤ１のアノードは、ノードＮＤ３に接続され、カソードはノードＮＤ４に接続される。ダイオードＤ１の順方向電圧Ｖｆは、例えば、０．７Ｖである。
ダイオードＺＤ１のアノードは、第１出力端子Ｐ４に接続され、カソードはノードＮＤ４に接続される。ダイオードＺＤ１の逆方向電圧（降伏電圧）Ｖｚ１は、例えば、６Ｖである。
ダイオードＺＤ２のアノードは、ノードＮＤ５に接続され、カソードは第１出力端子Ｐ４に接続される。ダイオードＺＤ２の逆方向電圧Ｖｚ２は、例えば、６Ｖである。
ダイオードＺＤ３のアノードは、第２出力端子Ｐ５に接続され、カソードはノードＮＤ５に接続される。ダイオードＺＤ３の逆方向電圧Ｖｚ３は、例えば、６Ｖである。
ダイオードＤ１、及びツェナーダイオードＺＤ１～ＺＤ３は、ノードＮＤ１の電圧Ｖｎｄ１をクランプするために設けられる。なお、ツェナーダイオードの個数は、３個に限定されない。
１．１．３ 断線保護回路の構成
断線保護回路２０の回路構成について説明する。
図１に示すように、断線保護回路２０は、第２制御回路ＣＴＬ２、ＮＭＯＳトランジスタＮ２及びＮ３、並びに抵抗素子Ｒ２～Ｒ５を含む。
第２制御回路ＣＴＬ２は、トランジスタＮ２及びＮ３を制御する回路である。第２制御回路ＣＴＬ２は、電源電圧端子Ｐ１、接地電圧端子Ｐ２、入力端子Ｐ３、及びノードＮＤ６に接続される。第２制御回路ＣＴＬ２には、電源電圧端子Ｐ１から電圧ＶＤＤが印加され、接地電圧端子Ｐ２から電圧ＧＮＤが印加され、入力端子Ｐ３から電圧ＶＩＮが印加される。第２制御回路ＣＴＬ２は、電圧ＶＩＮに基づく電圧をノードＮＤ６に出力する。電圧ＶＩＮが“Ｈ”レベルの場合、第２制御回路ＣＴＬ２は、“Ｈ”レベルの電圧を出力する。他方で、電圧ＶＩＮが“Ｌ”レベルの場合、第２制御回路ＣＴＬ２は、“Ｌ”レベルの電圧を出力する。第２制御回路ＣＴＬ２から出力される“Ｌ”レベルの電圧は、例えば、電圧ＧＮＤである。なお、電源電圧端子Ｐ１と接地電圧端子Ｐ２との間の電圧差が、第２制御回路ＣＴＬ２を駆動可能な電圧値よりも小さい場合（例えば、接地電圧端子Ｐ２がＧＮＤ断線状態のとき）、“Ｌ”レベルの電圧を出力する。
トランジスタＮ２の一端は、ノードＮＤ７に接続され、他端は第２出力端子Ｐ５に接続され、ゲートはノードＮＤ６に接続される。
トランジスタＮ３の一端は、ノードＮＤ８に接続され、他端は第２出力端子Ｐ５に接続され、ゲートはノードＮＤ７に接続される。
抵抗素子Ｒ２の一端は、ノードＮＤ６に接続され、他端は第２出力端子Ｐ５に接続される。抵抗素子Ｒ２は、ノードＮＤ６の電圧（以下、「電圧Ｖｎｄ６」と表記する）が“Ｈ”レベルのときに、トランジスタＮ２をオンさせるために設けられる。
抵抗素子Ｒ３の一端は、電源電圧端子Ｐ１に接続され、他端はノードＮＤ７に接続される。
抵抗素子Ｒ４の一端は、ノードＮＤ７に接続され、他端は第２出力端子Ｐ５に接続される。
抵抗素子Ｒ３及びＲ４は、トランジスタＮ３のゲートに、電源電圧端子Ｐ１と第２出力端子Ｐ５との間の電圧を分割した電圧を印加するために設けられる。また、抵抗素子Ｒ３及びＲ４は、トランジスタＮ２がオフ状態とされたときに、トランジスタＮ３をオンさせるために設けられる。
抵抗素子Ｒ５の一端は、第１出力端子Ｐ４に接続され、他端はノードＮＤ８に接続される。抵抗素子Ｒ５は、トランジスタＮ３がオン状態とされたときに、トランジスタＮ１のゲートから第２出力端子Ｐ５に電荷を急速に引き抜いて、トランジスタＮ１をすばやくオフさせるために設けられる。抵抗素子Ｒ５の抵抗値は、抵抗素子Ｒ６の抵抗値よりも低い。
１．１．４ 切替制御回路の構成
切替制御回路３０の回路構成について説明する。
図１に示すように、切替制御回路３０は、インバータ回路ＩＮＶ１、フリップフロップ（ＦＦ）回路ＦＦ１及びＦＦ２、タイマー回路ＴＭＲ、ＮＭＯＳトランジスタＮ４～Ｎ６、並びに抵抗素子Ｒ７～Ｒ９を含む。
インバータ回路ＩＮＶ１の入力端子は、ノードＮＤ２に接続され、出力端子はノードＮＤ９に接続される。
ＦＦ回路ＦＦ１は、例えば、Ｄフリップフロップである。ＦＦ回路ＦＦ１は、３つの入力端子（ＣＬＫ、Ｄ、及びＲ）と２つの出力端子（Ｑ及びＱＮ）を有する。ＦＦ回路ＦＦ１の端子ＣＬＫは、ノードＮＤ２に接続され、端子Ｄには電圧ＶＲＥＧが印加され、端子ＲはノードＮＤ１０に接続される。電圧ＶＲＥＧは、“Ｈ”レベルの電圧である。端子Ｒは、端子Ｑ及びＱＮの値をリセットするための端子である。ＦＦ回路ＦＦ１の端子ＱＮはノードＮＤ１１に接続される。
ＦＦ回路ＦＦ１は、端子ＣＬＫに印加されるノードＮＤ２の電圧Ｖｎｄ２が“Ｌ”レベルから“Ｈ”レベルに立ち上がるとき、電圧ＶＲＥＧを端子Ｄに取り込む。ＦＦ回路ＦＦ１は、端子Ｄに取り込んだ値を端子Ｑから出力し、端子Ｑの値を反転させた値を端子ＱＮから出力する。
ＦＦ回路ＦＦ１は、端子Ｒに“Ｈ”レベルの電圧が印加されるとき、端子Ｑ及びＱＮの値をそれぞれ“Ｌ”レベル、“Ｈ”レベルにリセットする。
ＦＦ回路ＦＦ２は、例えば、Ｄフリップフロップである。ＦＦ回路ＦＦ２は、ＦＦ回路ＦＦ１と同様の構成を有する。ＦＦ回路ＦＦ２の端子ＣＬＫは、ノードＮＤ９に接続され、端子Ｄには電圧ＶＲＥＧが印加され、端子ＲはノードＮＤ１１に接続される。端子ＱはノードＮＤ１２に接続される。
ＦＦ回路ＦＦ２は、端子ＣＬＫに印加されるノードＮＤ９の電圧が“Ｌ”レベルから“Ｈ”レベルに立ち上がるとき、電圧ＶＲＥＧを端子Ｄに取り込む。ＦＦ回路ＦＦ２は、端子Ｄに取り込んだ値を端子Ｑから出力し、端子Ｑの値を反転させた値を端子ＱＮから出力する。
ＦＦ回路ＦＦ２は、端子Ｒに“Ｈ”レベルの電圧が印加されるとき、端子Ｑ及びＱＮの値をそれぞれ“Ｌ”レベル、“Ｈ”レベルにリセットする。
タイマー回路ＴＭＲは、時間を計測し、ＦＦ回路ＦＦ１の端子Ｑ及びＱＮの値をリセットするタイミングを制御する回路である。タイマー回路ＴＭＲは、ノードＮＤ１０及びＮＤ１２に接続される。タイマー回路ＴＭＲは、ノードＮＤ１２の電圧（以下、「電圧Ｖｎｄ１２」と表記する）に基づく電圧をノードＮＤ１０に出力する。ＦＦ回路ＦＦ１の端子Ｑ及びＱＮの値をリセットする場合、タイマー回路ＴＭＲは、“Ｈ”レベルの電圧を出力する。他方で、ＦＦ回路ＦＦ１の端子Ｑ及びＱＮの値をリセットしない場合、タイマー回路ＴＭＲは、“Ｌ”レベルの電圧を出力する。
タイマー回路ＴＭＲは、例えば、ノードＮＤ１２の電圧Ｖｎｄ１２が“Ｈ”レベルになってから一定時間経過後に“Ｈ”レベルの電圧を出力する。一定時間は、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したときに、ノードＮＤ１の電圧Ｖｎｄ１が電圧ＶＤＤから電圧ＧＮＤに戻るまでの時間を考慮して予め設定される。一定時間は、例えば、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したときに、ノードＮＤ１の電圧Ｖｎｄ１が電圧ＶＤＤから電圧ＧＮＤに戻るまでの時間よりも長い時間である。
トランジスタＮ４の一端は、ノードＮＤ１３に接続され、他端はノードＮＤ３に接続され、ゲートはノードＮＤ１２に接続される。
トランジスタＮ５の一端は、ノードＮＤ１４に接続され、他端はノードＮＤ３に接続され、ゲートはノードＮＤ１３に接続される。
トランジスタＮ６の一端は、接地電圧端子Ｐ２に接続され、他端はノードＮＤ３に接続され、ゲートはノードＮＤ１４に接続される。トランジスタＮ６は、接地電圧端子Ｐ２とクランプ回路１０との間の接続及び切断を切り替えるために設けられる。
抵抗素子Ｒ７の一端は、ノードＮＤ１２に接続され、他端はノードＮＤ３に接続される。抵抗素子Ｒ７は、ノードＮＤ１２の電圧Ｖｎｄ１２が“Ｈ”レベルのときに、トランジスタＮ４をオンさせるために設けられる。
抵抗素子Ｒ８の一端は、電源電圧端子Ｐ１に接続され、他端はノードＮＤ１３に接続される。抵抗素子Ｒ８は、トランジスタＮ４がオフ状態とされたときに、トランジスタＮ５をオンさせるために設けられる。
抵抗素子Ｒ９の一端は、電源電圧端子Ｐ１に接続され、他端はノードＮＤ１４に接続される。抵抗素子Ｒ９は、トランジスタＮ５がオフ状態とされたときに、トランジスタＮ６をオンさせるために設けられる。
１．２ 動作
本実施形態に係る半導体装置１の動作について説明する。半導体装置１が行う動作は、第１動作及び第２動作を含む。第１動作は、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したときに、トランジスタＮ１のソース電圧（ノードＮＤ１の電圧Ｖｎｄ１）を制御する動作である。第２動作は、接地電圧端子Ｐ２がＧＮＤ断線状態のときに、トランジスタＮ１のゲート電圧（第１出力端子Ｐ４の電圧ＶＯＵＴ１）を制御する動作である。
半導体装置１の動作時の各種端子等の電圧について、図２及び図３を用いて説明する。図２及び図３は、半導体装置１の動作時の各種端子等の電圧を示すタイミングチャートである。以下では、時刻Ｔ０から時刻Ｔ７までの間、接地電圧端子Ｐ２は外部とＧＮＤ非断線状態であり、時刻Ｔ７に接地電圧端子Ｐ２が外部とＧＮＤ断線状態になった場合について説明する。
図２に示すように、時刻Ｔ０から時刻Ｔ１までの間、入力端子Ｐ３には、“Ｌ”レベルの電圧ＶＩＮ（例えば、電圧ＧＮＤ）が供給される。接地電圧端子Ｐ２には、電圧ＧＮＤが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｈ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧（例えば、トランジスタＮ３をオンさせる電圧）となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧（例えば、ＧＮＤ）となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
時刻Ｔ１において、入力端子Ｐ３には、“Ｈ”レベルの電圧ＶＩＮが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）が出力される。ノードＮＤ１１の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｌ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｌ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｈ”レベルの電圧（例えば、トランジスタＮ２をオンさせる電圧）となる。これにより、トランジスタＮ２は、オン状態とされる。ノードＮＤ７の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ３は、オフ状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｈ”レベルの電圧（例えば、電圧ＶＤＤよりも高い電圧）となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｈ”レベル）が印加される。これにより、トランジスタＮ１は、オン状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給される。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＶＤＤとなる。インダクタＬ１には、磁気エネルギーが蓄えられる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＶＤＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
時刻Ｔ２において、入力端子Ｐ３には、“Ｌ”レベルの電圧ＶＩＮが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｌ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ４は、オン状態とされる。ノードＮＤ１３の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ５は、オフ状態とされる。ノードＮＤ１４の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ６は、オン状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
以上のように、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したとき（トランジスタＮ１がオン状態からオフ状態に遷移したとき）、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に接続する。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、インダクタＬ１が磁気エネルギーを放出することにより負電圧まで低下する。
ノードＮＤ１の電圧Ｖｎｄ１が負電圧になると、トランジスタＮ６がオン状態であるため、接地電圧端子Ｐ２から、ダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介してノードＮＤ１に電流が流れ始める。その後、ノードＮＤ１の電圧Ｖｎｄ１の低下は止まる。このときの電圧を「クランプ電圧ＶＣＬ」という。クランプ電圧は、電圧Ｖｆ、電圧Ｖｚ１、電圧Ｖｚ２、及び電圧Ｖｚ３によって決まる。クランプ電圧ＶＣＬは、電圧Ｖｆ、電圧Ｖｚ１、電圧Ｖｚ２、及び電圧Ｖｚ３の加算値（電圧Ｖｆ＋電圧Ｖｚ１＋電圧Ｖｚ２＋電圧Ｖｚ３）だけ電圧ＧＮＤよりも低い電圧である。クランプ電圧ＶＣＬは、電圧ＶＤＤと電圧ＶＣＬとの間の電圧差Ｖｄが、トランジスタＮ１のドレイン－ソース間の耐圧よりも小さくなるように設定される。
インダクタＬ１が磁気エネルギーの放出を終えると、接地電圧端子Ｐ２からダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介してノードＮＤ１に電流が流れなくなる。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、上昇する。
時刻Ｔ３において、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
以上のように、クランプ回路１０は、接地電圧端子Ｐ２の電圧に基づいて、ノードＮＤ１の電圧Ｖｎｄ１を制御する。時刻Ｔ２から時刻Ｔ３までの間の動作は、第１動作に相当する。
時刻Ｔ４において、タイマー回路ＴＭＲは、“Ｈ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｈ”レベルの電圧となる。時刻Ｔ４は、例えば、時刻Ｔ２から一定時間経過したとき、すなわちノードＮＤ１２の電圧Ｖｎｄ１２が“Ｈ”レベルになったときから一定時間経過したときである。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｈ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｈ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
以上のように、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に接続し、予め決められた時間が経過した後、接地電圧端子Ｐ２とクランプ回路１０とを電気的に切断する。換言すると、切替制御回路３０は、タイマー回路ＴＭＲが出力した“Ｈ”レベルの電圧（予め決められた時間が経過したことを示す電圧）に基づいて、接地電圧端子Ｐ２とクランプ回路１０とを電気的に切断する。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
図３に示すように、時刻Ｔ５において、タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
時刻Ｔ５から時刻Ｔ６までの半導体装置１の動作は、時刻Ｔ０から時刻Ｔ１までと同様である。
時刻Ｔ６において、入力端子Ｐ３には、“Ｈ”レベルの電圧ＶＩＮが供給される。
時刻Ｔ６から時刻Ｔ７までの半導体装置１の動作は、時刻Ｔ１から時刻Ｔ２までと同様である。
時刻Ｔ７において、接地電圧端子Ｐ２はＧＮＤ断線状態となる。このとき、トランジスタＮ６はオフ状態である。すなわち、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に切断する。
接地電圧端子Ｐ２がＧＮＤ断線状態になると、接地電圧端子Ｐ２の電圧は、不定な状態になる。トランジスタＮ６がオフ状態であるため、接地電圧端子Ｐ２の電圧は、電圧ＶＤＤまで上昇する。
時刻Ｔ８において、電源電圧端子Ｐ１と接地電圧端子Ｐ２との間の電圧差が、第２制御回路ＣＴＬ２を駆動可能な電圧値よりも小さくなる。これにより、第２制御回路ＣＴＬ２は、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。
時刻Ｔ９において、ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。トランジスタＮ１のゲートから第２出力端子Ｐ５に電荷が急速に引き抜かれる。これにより、トランジスタＮ１のゲートの電圧は、すばやく低下する。
時刻Ｔ１０において、トランジスタＮ１のゲートの電圧は、電圧ＧＮＤとなる。これにより、トランジスタＮ１は、オフ状態とされる。換言すると、第１出力端子Ｐ４の電圧ＶＯＵＴ１は、トランジスタＮ１をオフする電圧となる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
時刻Ｔ７から時刻Ｔ１０までの半導体装置１の他の動作は、時刻Ｔ１から時刻Ｔ２までと同様である。
以上のように、断線保護回路２０は、接地電圧端子Ｐ２の電圧と、入力端子Ｐ３の電圧とに基づいて、第１出力端子Ｐ４の電圧を制御する。時刻Ｔ７から時刻Ｔ１０までの間の動作は、第２動作に相当する。
１．３ 効果
本実施形態に係る構成であれば、半導体装置の誤動作を抑制できる。以下、本効果について説明する。
接地電圧端子Ｐ２がＧＮＤ断線状態のとき、接地電圧端子Ｐ２の電圧は、不定な状態になる。このとき、接地電圧端子Ｐ２とクランプ回路１０とが電気的に接続されていると、接地電圧端子Ｐ２とノードＮＤ１とが、ダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介して電気的に接続されることにより、接地電圧端子Ｐ２の電圧がクランプされる場合がある。接地電圧端子Ｐ２の電圧がクランプされると、接地電圧端子Ｐ２の電圧は、電圧ＶＤＤまで上昇しない場合がある。この場合、第２制御回路ＣＴＬ２は“Ｈ”レベルの電圧を出力する。これにより、トランジスタＮ２はオン状態とされ、トランジスタＮ３はオフ状態とされる。このため、トランジスタＮ１のゲート電圧を“Ｌ”レベルの電圧まで下げることができず、トランジスタＮ１が意図せずオン状態とされる場合がある。この場合、トランジスタＮ１が発熱して壊れる可能性がある。
これに対し、本実施形態では、接地電圧端子Ｐ２がＧＮＤ断線状態のとき、トランジスタＮ６はオフ状態とされる。すなわち、接地電圧端子Ｐ２とクランプ回路１０とが電気的に接続されない。換言すると、接地電圧端子Ｐ２とノードＮＤ１とが、ダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介して電気的に接続されない。このため、接地電圧端子Ｐ２の電圧はクランプされない。よって、接地電圧端子Ｐ２の電圧は、電圧ＶＤＤまで上昇する。接地電圧端子Ｐ２の電圧が電圧ＶＤＤまで上昇すると、第２制御回路ＣＴＬ２は“Ｌ”レベルの電圧を出力する。これにより、トランジスタＮ２はオフ状態とされ、トランジスタＮ３はオン状態とされる。このため、トランジスタＮ１のゲート電圧を“Ｌ”レベルの電圧まで下げることができ、トランジスタＮ１はオフ状態とされる。よって、トランジスタＮ１が発熱して壊れるのを抑制できる。
また、本実施形態では、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したとき、トランジスタＮ６はオン状態とされる。すなわち、接地電圧端子Ｐ２とクランプ回路１０とが電気的に接続される。換言すると、接地電圧端子Ｐ２とノードＮＤ１とが、ダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介して電気的に接続される。このため、ノードＮＤ１の電圧Ｖｎｄ１がクランプ電圧ＶＣＬにクランプされる。クランプ電圧ＶＣＬは、電圧ＶＤＤと電圧ＶＣＬとの間の電圧差Ｖｄが、トランジスタＮ１のドレイン－ソース間の耐圧よりも小さくなるように設定される。よって、トランジスタＮ１がドレイン－ソース間の耐圧を超えて壊れるのを抑制できる。
従って、本実施形態によれば、半導体装置の誤動作を抑制できる。
２．第２実施形態
第２実施形態に係る半導体装置について説明する。本実施形態に係る半導体装置は、半導体装置の構成が第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
２．１ 半導体装置の回路構成
本実施形態に係る半導体装置の回路構成について、図４を用いて説明する。図４は、半導体装置の一例を示す回路図である。
半導体装置１は、保護回路ＰＲＴを含む。
保護回路ＰＲＴは、何らかの異常を検知したときに、半導体装置１を保護する回路である。保護回路ＰＲＴは、例えば、過熱保護回路や過電流保護回路等である。過熱保護回路は、例えば、半導体装置１の温度が基準値よりも高くなったときに、半導体装置１が異常であると判断する（異常を検知する）。過電流保護回路は、例えば、半導体装置１に流れる電流が基準値よりも高くなったときに、半導体装置１が異常であると判断する（異常を検知する）。保護回路ＰＲＴは、ノードＮＤ１５に接続される。
保護回路ＰＲＴは、Ｈｉｇｈ（“Ｈ”）レベルの電圧、またはＬｏｗ（“Ｌ”）レベルの電圧をノードＮＤ１５に出力する。保護回路ＰＲＴが異常を検知していない場合（半導体装置１が正常である場合）、保護回路ＰＲＴは、“Ｈ”レベルの電圧を出力する。他方で、保護回路ＰＲＴが異常を検知した場合（半導体装置１が異常である場合）、保護回路ＰＲＴは、“Ｌ”レベルの電圧を出力する。“Ｌ”レベルの電圧は、例えば、電圧ＧＮＤである。
駆動回路ＤＲＶは、ノードＮＤ２及びＮＤ１５、並びに第１出力端子Ｐ４に接続される。駆動回路ＤＲＶには、ノードＮＤ２の電圧Ｖｎｄ２、及びノードＮＤ１５の電圧（以下、「電圧Ｖｎｄ１５」と表記する）が印加される。駆動回路ＤＲＶは、電圧Ｖｎｄ２及びＶｎｄ１５に基づく電圧を第１出力端子Ｐ４に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５が“Ｈ”レベルの場合、駆動回路ＤＲＶは、電圧ＶＩＮ（電圧Ｖｎｄ２）に基づく電圧を出力する。他方で、ノードＮＤ１５の電圧Ｖｎｄ１５が“Ｌ”レベルの場合、駆動回路ＤＲＶは、“Ｌ”レベルの電圧を出力する。
切替制御回路３０は、電源電圧端子Ｐ１、接地電圧端子Ｐ２、並びにノードＮＤ２、ＮＤ３及びＮＤ１５に接続される。切替制御回路３０の詳細については後述する。
切替制御回路３０を除く半導体装置１の他の構成は、第１実施形態と同様である。
２．２ 切替制御回路の構成
切替制御回路３０の回路構成について説明する。
図４に示すように、切替制御回路３０は、ＮＡＮＤ回路ＮＡＮＤ１及びインバータ回路ＩＮＶ２を含む。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子は、ノードＮＤ２に接続され、他方の入力端子はノードＮＤ１５に接続され、出力端子はノードＮＤ１６に接続される。
インバータ回路ＩＮＶ２の入力端子は、ノードＮＤ１６に接続され、出力端子はノードＮＤ１７に接続される。
インバータ回路ＩＮＶ１の入力端子は、ノードＮＤ１７に接続され、出力端子はノードＮＤ９に接続される。
ＦＦ回路ＦＦ１の端子ＣＬＫは、ノードＮＤ１７に接続され、端子Ｄには電圧ＶＲＥＧが印加され、端子ＲはノードＮＤ１０に接続される。ＦＦ回路ＦＦ１の端子ＱＮはノードＮＤ１１に接続される。
切替制御回路３０の他の構成は、第１実施形態と同様である。
２．３ 動作
本実施形態に係る半導体装置１の動作について説明する。半導体装置１が行う動作は、第１動作、第２動作、及び第３動作を含む。第３動作は、保護回路ＰＲＴが異常を検知したときに、トランジスタＮ１のソース電圧（ノードＮＤ１の電圧Ｖｎｄ１）を制御する動作である。
半導体装置１の動作時の各種端子等の電圧について、図５～図７を用いて説明する。図５～図７は、半導体装置１の動作時の各種端子等の電圧を示すタイミングチャートである。以下では、時刻Ｔ０から時刻Ｔ１２までの間、接地電圧端子Ｐ２は外部とＧＮＤ非断線状態であり、時刻Ｔ７から時刻Ｔ８までの間、保護回路ＰＲＴが異常を検知し、時刻Ｔ１２に接地電圧端子Ｐ２が外部とＧＮＤ断線状態になった場合について説明する。
図５に示すように、時刻Ｔ０から時刻Ｔ１までの間、入力端子Ｐ３には、“Ｌ”レベルの電圧ＶＩＮ（例えば、電圧ＧＮＤ）が供給される。接地電圧端子Ｐ２には、電圧ＧＮＤが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。
保護回路ＰＲＴは、“Ｈ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｈ”レベルの電圧となる。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、他方の入力端子にノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）が印加される。ＮＡＮＤ回路ＮＡＮＤ１は、“Ｈ”レベルの電圧をノードＮＤ１６に出力する。ノードＮＤ１６の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ２の入力端子に、ノードＮＤ１６の電圧（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ２は、“Ｌ”レベルの電圧をノードＮＤ１７に出力する。ノードＮＤ１７の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｈ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧（例えば、トランジスタＮ３をオンさせる電圧）となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）、及びノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧（例えば、ＧＮＤ）となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
時刻Ｔ１において、入力端子Ｐ３には、“Ｈ”レベルの電圧ＶＩＮが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｈ”レベルの電圧となる。
保護回路ＰＲＴは、“Ｈ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｈ”レベルの電圧となる。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）が印加され、他方の入力端子にノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）が印加される。ＮＡＮＤ回路ＮＡＮＤ１は、“Ｌ”レベルの電圧をノードＮＤ１６に出力する。ノードＮＤ１６の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ２の入力端子に、ノードＮＤ１６の電圧（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ２は、“Ｈ”レベルの電圧をノードＮＤ１７に出力する。ノードＮＤ１７の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ１７の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）が出力される。ノードＮＤ１１の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ１７の電圧（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｌ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｌ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｈ”レベルの電圧（例えば、トランジスタＮ２をオンさせる電圧）となる。これにより、トランジスタＮ２は、オン状態とされる。ノードＮＤ７の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ３は、オフ状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）、及びノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）に基づいて、“Ｈ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｈ”レベルの電圧（例えば、電圧ＶＤＤよりも高い電圧）となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｈ”レベル）が印加される。これにより、トランジスタＮ１は、オン状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給される。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＶＤＤとなる。インダクタＬ１には、磁気エネルギーが蓄えられる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＶＤＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
時刻Ｔ２において、入力端子Ｐ３には、“Ｌ”レベルの電圧ＶＩＮが供給される。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧となる。
保護回路ＰＲＴは、“Ｈ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｈ”レベルの電圧となる。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、他方の入力端子にノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）が印加される。ＮＡＮＤ回路ＮＡＮＤ１は、“Ｈ”レベルの電圧をノードＮＤ１６に出力する。ノードＮＤ１６の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ２の入力端子に、ノードＮＤ１６の電圧（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ２は、“Ｌ”レベルの電圧をノードＮＤ１７に出力する。ノードＮＤ１７の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｌ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ４は、オン状態とされる。ノードＮＤ１３の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ５は、オフ状態とされる。ノードＮＤ１４の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ６は、オン状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
以上のように、電圧ＶＩＮが“Ｈ”レベルから“Ｌ”レベルに遷移したとき（トランジスタＮ１がオン状態からオフ状態に遷移したとき）、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に接続する。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）、及びノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、インダクタＬ１が磁気エネルギーを放出することにより負電圧まで低下する。第１実施形態と同様に、ノードＮＤ１の電圧Ｖｎｄ１は、クランプ電圧ＶＣＬまで低下した後、上昇する。
時刻Ｔ３において、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
以上のように、クランプ回路１０は、接地電圧端子Ｐ２の電圧に基づいて、ノードＮＤ１の電圧Ｖｎｄ１を制御する。時刻Ｔ２から時刻Ｔ３までの間の動作は、第１動作に相当する。
時刻Ｔ４において、タイマー回路ＴＭＲは、“Ｈ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｈ”レベルの電圧となる。時刻Ｔ４は、例えば、時刻Ｔ２から一定時間経過したとき、すなわちノードＮＤ１２の電圧Ｖｎｄ１２が“Ｈ”レベルになったときから一定時間経過したときである。
第１制御回路ＣＴＬ１は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ２に出力する。ノードＮＤ２の電圧Ｖｎｄ２は、“Ｌ”レベルの電圧となる。
保護回路ＰＲＴは、“Ｈ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｈ”レベルの電圧となる。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）が印加され、他方の入力端子にノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）が印加される。ＮＡＮＤ回路ＮＡＮＤ１は、“Ｈ”レベルの電圧をノードＮＤ１６に出力する。ノードＮＤ１６の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ２の入力端子に、ノードＮＤ１６の電圧（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ２は、“Ｌ”レベルの電圧をノードＮＤ１７に出力する。ノードＮＤ１７の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｈ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｈ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子Ｑ及びＱＮの値は、それぞれ“Ｌ”レベル、“Ｈ”レベルにリセットされる。ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ４は、オフ状態とされる。ノードＮＤ１３の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ５は、オン状態とされる。ノードＮＤ１４の電圧は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ６は、オフ状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
以上のように、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に接続し、予め決められた時間が経過した後、接地電圧端子Ｐ２とクランプ回路１０とを電気的に切断する。
第２制御回路ＣＴＬ２は、電圧ＶＩＮ（“Ｌ”レベル）に基づいて、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）、及びノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
ダイオードＤ１、及びＺＤ１～ＺＤ３には、電流は流れない。
図６に示すように、時刻Ｔ５において、タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
時刻Ｔ５から時刻Ｔ６までの半導体装置１の動作は、時刻Ｔ０から時刻Ｔ１までと同様である。
時刻Ｔ６において、入力端子Ｐ３には、“Ｈ”レベルの電圧ＶＩＮが供給される。
時刻Ｔ６から時刻Ｔ７までの半導体装置１の動作は、時刻Ｔ１から時刻Ｔ２までと同様である。
時刻Ｔ７において、保護回路ＰＲＴは異常を検知する。
異常を検知すると、保護回路ＰＲＴは、“Ｌ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。
ＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子に、ノードＮＤ２の電圧Ｖｎｄ２（“Ｈ”レベル）が印加され、他方の入力端子にノードＮＤ１５の電圧Ｖｎｄ１５（“Ｌ”レベル）が印加される。ＮＡＮＤ回路ＮＡＮＤ１は、“Ｈ”レベルの電圧をノードＮＤ１６に出力する。ノードＮＤ１６の電圧は、“Ｈ”レベルの電圧となる。
インバータ回路ＩＮＶ２の入力端子に、ノードＮＤ１６の電圧（“Ｈ”レベル）が印加される。インバータ回路ＩＮＶ２は、“Ｌ”レベルの電圧をノードＮＤ１７に出力する。ノードＮＤ１７の電圧は、“Ｌ”レベルの電圧となる。
ＦＦ回路ＦＦ１の端子ＣＬＫに、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子Ｒにタイマー回路ＴＭＲから“Ｌ”レベルの電圧が印加される。これにより、ＦＦ回路ＦＦ１の端子ＱＮからノードＮＤ１１に、“Ｌ”レベルの電圧が出力される。ノードＮＤ１１の電圧は、“Ｌ”レベルの電圧となる。
インバータ回路ＩＮＶ１の入力端子に、ノードＮＤ１７の電圧（“Ｌ”レベル）が印加される。インバータ回路ＩＮＶ１は、“Ｈ”レベルの電圧をノードＮＤ９に出力する。ノードＮＤ９の電圧は、“Ｈ”レベルの電圧となる。
ＦＦ回路ＦＦ２の端子ＣＬＫに、ノードＮＤ９の電圧（“Ｈ”レベル）が印加され、端子Ｄに電圧ＶＲＥＧが印加され、端子ＲにノードＮＤ１１の電圧（“Ｌ”レベル）が印加される。これにより、ＦＦ回路ＦＦ２の端子ＱからノードＮＤ１２に、“Ｈ”レベルの電圧が出力される。ノードＮＤ１２の電圧Ｖｎｄ１２は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ４は、オン状態とされる。ノードＮＤ１３の電圧は、“Ｌ”レベルの電圧（例えば、電圧ＧＮＤ）となる。これにより、トランジスタＮ５は、オフ状態とされる。ノードＮＤ１４の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ６は、オン状態とされる。
タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
以上のように、保護回路ＰＲＴが異常を検知したとき、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に接続する。
第２制御回路ＣＴＬ２は、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。
駆動回路ＤＲＶは、ノードＮＤ２の電圧Ｖｎｄ２（“Ｌ”レベル）、及びノードＮＤ１５の電圧Ｖｎｄ１５（“Ｈ”レベル）に基づいて、“Ｌ”レベルの電圧を第１出力端子Ｐ４に出力する。第１出力端子Ｐ４の電圧ＶＯＵＴ１は、“Ｌ”レベルの電圧となる。第１出力端子Ｐ４からトランジスタＮ１のゲートに、電圧ＶＯＵＴ１（“Ｌ”レベル）が印加される。これにより、トランジスタＮ１は、オフ状態とされる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、インダクタＬ１が磁気エネルギーを放出することにより負電圧まで低下する。第１動作時と同様に、ノードＮＤ１の電圧Ｖｎｄ１は、クランプ電圧ＶＣＬまで低下した後、上昇する。
時刻Ｔ８において、入力端子Ｐ３には、“Ｌ”レベルの電圧ＶＩＮが供給される。ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。これにより、保護回路ＰＲＴは異常を検知しなくなる。
異常を検知しなくなると、保護回路ＰＲＴは、“Ｈ”レベルの電圧をノードＮＤ１５に出力する。ノードＮＤ１５の電圧Ｖｎｄ１５は、“Ｈ”レベルの電圧となる。
以上のように、クランプ回路１０は、接地電圧端子Ｐ２の電圧に基づいて、ノードＮＤ１の電圧Ｖｎｄ１を制御する。時刻Ｔ７から時刻Ｔ８までの間の動作は、第３動作に相当する。
時刻Ｔ８から時刻Ｔ１０までの半導体装置１の動作は、時刻Ｔ３から時刻Ｔ５までと同様である。
図７に示すように、時刻Ｔ１０において、タイマー回路ＴＭＲは、“Ｌ”レベルの電圧をノードＮＤ１０に出力する。ノードＮＤ１０の電圧は、“Ｌ”レベルの電圧となる。
時刻Ｔ１０から時刻Ｔ１１までの半導体装置１の動作は、時刻Ｔ０から時刻Ｔ１までと同様である。
時刻Ｔ１１において、入力端子Ｐ３には、“Ｈ”レベルの電圧ＶＩＮが供給される。
時刻Ｔ１１から時刻Ｔ１２までの半導体装置１の動作は、時刻Ｔ１から時刻Ｔ２までと同様である。
時刻Ｔ１２において、接地電圧端子Ｐ２はＧＮＤ断線状態となる。このとき、トランジスタＮ６はオフ状態である。すなわち、切替制御回路３０は、接地電圧端子Ｐ２とクランプ回路１０とを電気的に切断する。
接地電圧端子Ｐ２がＧＮＤ断線状態になると、接地電圧端子Ｐ２の電圧は、不定な状態になる。トランジスタＮ６がオフ状態であるため、接地電圧端子Ｐ２の電圧は、電圧ＶＤＤまで上昇する。
時刻Ｔ１３において、電源電圧端子Ｐ１と接地電圧端子Ｐ２との間の電圧差が、第２制御回路ＣＴＬ２を駆動可能な電圧値よりも小さくなる。これにより、第２制御回路ＣＴＬ２は、“Ｌ”レベルの電圧をノードＮＤ６に出力する。ノードＮＤ６の電圧Ｖｎｄ６は、“Ｌ”レベルの電圧となる。これにより、トランジスタＮ２は、オフ状態とされる。
時刻Ｔ１４において、ノードＮＤ７の電圧は、“Ｈ”レベルの電圧となる。これにより、トランジスタＮ３は、オン状態とされる。トランジスタＮ１のゲートから第２出力端子Ｐ５に電荷が急速に引き抜かれる。これにより、トランジスタＮ１のゲートの電圧は、すばやく低下する。
時刻Ｔ１５において、トランジスタＮ１のゲートの電圧は、電圧ＧＮＤとなる。これにより、トランジスタＮ１は、オフ状態とされる。換言すると、第１出力端子Ｐ４の電圧ＶＯＵＴ１は、トランジスタＮ１をオフする電圧となる。負荷ＬＤには、電源電圧端子Ｐ１から電圧ＶＤＤが供給されない。これにより、ノードＮＤ１の電圧Ｖｎｄ１は、電圧ＧＮＤとなる。第２出力端子Ｐ５の電圧ＶＯＵＴ２は、電圧ＧＮＤとなる。
時刻Ｔ１２から時刻Ｔ１５までの半導体装置１の他の動作は、時刻Ｔ１から時刻Ｔ２までと同様である。
以上のように、断線保護回路２０は、接地電圧端子Ｐ２の電圧と、入力端子Ｐ３の電圧とに基づいて、第１出力端子Ｐ４の電圧を制御する。時刻Ｔ１２から時刻Ｔ１５までの間の動作は、第２動作に相当する。
２．４ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
また、本実施形態では、保護回路ＰＲＴが異常を検知したとき、トランジスタＮ６はオン状態とされる。すなわち、接地電圧端子Ｐ２とクランプ回路１０とが電気的に接続される。換言すると、接地電圧端子Ｐ２とノードＮＤ１とが、ダイオードＤ１、ＺＤ１、ＺＤ２、及びＺＤ３、並びに第２出力端子Ｐ５を介して電気的に接続される。このため、第１動作時と同様に、ノードＮＤ１の電圧Ｖｎｄ１がクランプ電圧ＶＣＬにクランプされる。よって、保護回路ＰＲＴが異常を検知したときにも、トランジスタＮ１がドレイン－ソース間の耐圧を超えて壊れるのを抑制できる。
３．変形例等
上記のように、実施形態に係る半導体装置(1)は、一端が電源電圧端子(P1)に接続され、他端が第１ノード(ND1)に接続され、ゲートが第１出力端子(P4)に接続された第１トランジスタ(N1)と、接地電圧端子(P2)の電圧に基づいて、第１ノード(ND1)の電圧(Vnd1)を制御する第１回路(10)と、接地電圧端子(P2)の電圧と、入力端子(P3)の電圧(VIN)とに基づいて、第１出力端子(P4)の電圧(VOUT1)を制御する第２回路(20)と、接地電圧端子(P2)と第１回路(10)との間の接続及び切断の切り替えを制御する第３回路(30)とを備える。
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体装置、１０…クランプ回路、２０…断線保護回路、３０…切替制御回路、Ｐ１…電源電圧端子、Ｐ２…接地電圧端子、Ｐ３…入力端子、Ｐ４…第１出力端子、Ｐ５…第２出力端子、ＳＷ…スイッチ素子、ＣＴＬ１…第１制御回路、ＤＲＶ…駆動回路、ＣＴＬ２…第２制御回路、ＩＮＶ１、ＩＮＶ２…インバータ回路、ＦＦ１、ＦＦ２…ＦＦ回路、ＴＭＲ…タイマー回路、ＮＡＮＤ１…ＮＡＮＤ回路、ＰＲＴ…保護回路、ＬＤ…負荷、Ｎ１～Ｎ６…ＮＭＯＳトランジスタ、Ｒ１～Ｒ１０…抵抗素子、Ｌ１…インダクタ、Ｄ１…ダイオード、ＺＤ１～ＺＤ３…ツェナーダイオード

Claims (9)

  1. 一端が電源電圧端子に接続され、他端が第１ノードに接続され、ゲートが第１出力端子に接続された第１トランジスタと、
    接地電圧端子の電圧に基づいて、前記第１ノードの電圧を制御する第１回路と、
    前記接地電圧端子の電圧と、入力端子の電圧とに基づいて、前記第１出力端子の電圧を制御する第２回路と、
    前記接地電圧端子と前記第１回路との間の接続及び切断の切り替えを制御する第３回路と
    を備える、
    半導体装置。
  2. 前記接地電圧端子が外部と非断線状態であり、且つ前記第１トランジスタがオン状態からオフ状態に遷移したとき、前記第３回路は、前記接地電圧端子と前記第１回路とを電気的に接続する、
    請求項１記載の半導体装置。
  3. 前記第３回路が前記接地電圧端子と前記第１回路とを電気的に接続すると、前記第１ノードの電圧は、電源電圧から、前記第１トランジスタの前記一端と前記他端との間の耐圧を超えて低下しない、
    請求項２記載の半導体装置。
  4. 前記第３回路は、前記接地電圧端子と前記第１回路とを電気的に接続し、予め決められた時間が経過した後、前記接地電圧端子と前記第１回路とを電気的に切断する、
    請求項２記載の半導体装置。
  5. 前記第３回路は、時間を計測し、電圧を出力する第４回路を含み、
    前記第３回路は、前記第４回路が出力した第１電圧に基づいて、前記接地電圧端子と前記第１回路とを電気的に切断し、
    前記第１電圧は、前記予め決められた時間が経過したことを示す、
    請求項４記載の半導体装置。
  6. 前記接地電圧端子が外部と断線状態であるとき、前記第３回路は、前記接地電圧端子と前記第１回路とを電気的に切断する、
    請求項１記載の半導体装置。
  7. 前記第３回路が前記接地電圧端子と前記第１回路とを電気的に切断すると、前記第１出力端子の電圧は、前記第１トランジスタをオフする電圧となる、
    請求項６記載の半導体装置。
  8. 前記半導体装置の異常を検知する第５回路
    を更に備え、
    前記接地電圧端子が外部と非断線状態であり、且つ前記第５回路が異常を検知したとき、前記第３回路は、前記接地電圧端子と前記第１回路とを電気的に接続する、
    請求項１記載の半導体装置。
  9. 前記第３回路が前記接地電圧端子と前記第１回路とを電気的に接続すると、前記第１ノードの電圧は、電源電圧から、前記第１トランジスタの前記一端と前記他端との間の耐圧を超えて低下しない、
    請求項８記載の半導体装置。
JP2022039224A 2022-03-14 2022-03-14 半導体装置 Pending JP2023133950A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022039224A JP2023133950A (ja) 2022-03-14 2022-03-14 半導体装置
CN202210840951.4A CN116800241A (zh) 2022-03-14 2022-07-18 半导体装置
US17/939,790 US20230291396A1 (en) 2022-03-14 2022-09-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022039224A JP2023133950A (ja) 2022-03-14 2022-03-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2023133950A true JP2023133950A (ja) 2023-09-27

Family

ID=87931285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022039224A Pending JP2023133950A (ja) 2022-03-14 2022-03-14 半導体装置

Country Status (3)

Country Link
US (1) US20230291396A1 (ja)
JP (1) JP2023133950A (ja)
CN (1) CN116800241A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438470B2 (ja) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP7395831B2 (ja) * 2019-03-11 2023-12-12 富士電機株式会社 駆動回路

Also Published As

Publication number Publication date
US20230291396A1 (en) 2023-09-14
CN116800241A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
JP5315026B2 (ja) 半導体装置
CN107872212B (zh) 控制方法、功率开关装置和开关装置
KR100702933B1 (ko) 전원 클램프 회로 및 반도체 장치
US10756720B2 (en) Driver circuit for electronic switch
US10461737B2 (en) Configurable clamp circuit
CN108123623B (zh) 整流器以及使用了该整流器的交流发电机
US8450942B2 (en) Light emitting diode driving apparatus
US10177137B1 (en) Electrostatic discharge protection apparatus
JP6237952B2 (ja) 内部電源回路および半導体装置
EP3038223A1 (en) Load driving circuit
JP6637754B2 (ja) 電源回路およびそれを備える電子装置
JP2023133950A (ja) 半導体装置
KR102502208B1 (ko) 직류-직류 변환기 및 이의 구동방법
JP2019503157A (ja) ブラシレス直流モータの保護回路と制御装置
CN109478780B (zh) 极性变换保护电路
JP7247903B2 (ja) 電気回路及び電源装置
EP3624340A2 (en) Optically isolated latching solid state relay with low on resistance and linear operation
JP5226474B2 (ja) 半導体出力回路
JP2012090420A (ja) 半導体スイッチ及び充電回路
JP2008182802A (ja) 過電圧保護回路
CN113346467B (zh) 一种浪涌保护电路和交流充电电路
EP3654530B1 (en) Low voltage drop rectifier
JP7055714B2 (ja) 半導体装置
TW201909528A (zh) 電源供應電路
JP2022188430A (ja) スイッチ装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106