CN116800241A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN116800241A CN116800241A CN202210840951.4A CN202210840951A CN116800241A CN 116800241 A CN116800241 A CN 116800241A CN 202210840951 A CN202210840951 A CN 202210840951A CN 116800241 A CN116800241 A CN 116800241A
- Authority
- CN
- China
- Prior art keywords
- voltage
- level
- node
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 230000005856 abnormality Effects 0.000 claims description 16
- 230000007257 malfunction Effects 0.000 abstract description 4
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 24
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 24
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 17
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 17
- 101150110971 CIN7 gene Proteins 0.000 description 12
- 101150110298 INV1 gene Proteins 0.000 description 12
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 12
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
实施方式提供能够抑制误动作的半导体装置。一实施方式的半导体装置(1)具备:一端连接于电源电压端子(P1)、另一端连接于第一节点(ND1)、栅极连接于第一输出端子(P4)的第一晶体管(N1);基于接地电压端子(P2)的电压来控制第一节点(ND1)的电压(Vnd1)的第一电路(10);基于接地电压端子(P2)的电压以及输入端子(P3)的电压(VIN)来控制第一输出端子(P4)的电压(VOUT1)的第二电路(20);以及对接地电压端子(P2)与第一电路(10)之间的连接以及切断的切换进行控制的第三电路(30)。
Description
相关申请
本申请主张以日本专利申请2022-39224号(申请日:2022年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
已知有用于对外部的负载供给电源电压的半导体装置。
发明内容
实施方式提供能够抑制误动作的半导体装置。
实施方式的半导体装置具备:第一晶体管,一端连接于电源电压端子、另一端连接于第一节点、栅极连接于第一输出端子;第一电路,基于接地电压端子的电压,控制第一节点的电压;第二电路,基于接地电压端子的电压以及输入端子的电压,控制第一输出端子的电压;以及第三电路,对接地电压端子与第一电路之间的连接以及切断的切换进行控制。
附图说明
图1是表示第一实施方式的半导体装置的一例的电路图。
图2是表示第一实施方式的半导体装置的动作时的各种端子等的电压的时序图。
图3是表示第一实施方式的半导体装置的动作时的各种端子等的电压的时序图。
图4是表示第二实施方式的半导体装置的一例的电路图。
图5是表示第二实施方式的半导体装置的动作时的各种端子等的电压的时序图。
图6是表示第二实施方式的半导体装置的动作时的各种端子等的电压的时序图。
图7是表示第二实施方式的半导体装置的动作时的各种端子等的电压的时序图。
具体实施方式
以下参照附图来记叙实施方式。在以下的记叙中,具有大致相同的功能以及构成的构成要素被标注同一附图标记,有时省略重复的说明。此外,只要未被明示或者明显地排除,则对于某实施方式的记叙可全部适用于另一实施方式的记叙。
1.第一实施方式
对第一实施方式的半导体装置进行说明。以下,以通过驱动开关元件来对外部的负载供给电源电压的半导体装置为例进行说明。
1.1构成
1.1.1半导体装置的电路构成
使用图1对本实施方式的半导体装置的电路构成进行说明。图1是表示半导体装置的一例的电路图。在以下的说明中,在不对晶体管的源极以及漏极进行限定的情况下,将晶体管的源极或者漏极中的某一方记载为“晶体管的一端”,将晶体管的源极或者漏极中的另一方记载为“晶体管的另一端”。
半导体装置1例如为IC(Integrated Circuit:集成电路)芯片。半导体装置1对外部的负载LD供给电源电压。半导体装置1以及负载LD例如能够相当于车载系统的一部分。负载LD例如能够相当于前照灯、电动车窗等。
半导体装置1包含电源电压端子P1、接地电压端子P2、输入端子P3、第一输出端子P4、第二输出端子P5、开关元件SW、第一控制电路CTL1、驱动电路DRV、钳位电路10、断路保护电路20、切换控制电路30、以及电阻元件R6和R10。
从外部对电源电压端子P1供给电源电压VDD。
从外部对接地电压端子P2供给接地电压GND。例如,接地电压端子P2经由布线电连接于供给电压GND的电源(以下,也标记为“GND电源”)。在车载系统的情况下,例如车辆的电池的电压GND的连接器与接地电压端子P2电连接。另外,接地电压端子P2也可以接地。
从外部对输入端子P3供给电压VIN。电压VIN为高(“H”)电平的电压,或者低(“L”)电平的电压。“L”电平的电压例如为电压GND。半导体装置1基于电压VIN动作。
从第一输出端子P4对开关元件SW施加电压VOUT1。
从第二输出端子P5对节点ND1施加电压VOUT2。
开关元件SW例如为n沟道MOSFET(Metal Oxide Semiconductor Field EffectTransistor:金属氧化物半导体场效应晶体管)。开关元件SW对电源电压端子P1与外部的负载LD之间的连接以及切断进行切换。以下,对开关元件SW为n沟道MOSFET(以下,也标记为“NMOS晶体管”)N1的情况进行说明。
晶体管N1的一端连接于电源电压端子P1,另一端连接于节点ND1,栅极连接于第一输出端子P4。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1。节点ND1连接于第二输出端子P5。
第一控制电路CTL1为控制驱动电路DRV的电路。第一控制电路CTL1连接于电源电压端子P1、输入端子P3、以及节点ND2。从电源电压端子P1对第一控制电路CTL1施加电压VDD,从输入端子P3对第一控制电路CTL1施加电压VIN。第一控制电路CTL1对节点ND2输出基于电压VIN的电压。在电压VIN为“H”电平的情况下,第一控制电路CTL1输出“H”电平的电压。另一方面,在电压VIN为“L”电平的情况下,第一控制电路CTL1输出“L”电平的电压。从第一控制电路CTL1输出的“L”电平的电压例如为电压GND。
驱动电路DRV为驱动晶体管N1的电路。驱动电路DRV连接于节点ND2以及第一输出端子P4。对驱动电路DRV施加节点ND2的电压(以下,记载为“电压Vnd2”)。驱动电路DRV对第一输出端子P4输出基于电压Vnd2的电压。在电压VIN(电压Vnd2)为“H”电平的情况下,驱动电路DRV输出“H”电平的电压。另一方面,在电压VIN(电压Vnd2)为“L”电平的情况下,驱动电路DRV输出“L”电平的电压。从驱动电路DRV输出的电压经由第一输出端子P4作为电压VOUT1施加于晶体管N1的栅极。从驱动电路DRV输出的“L”电平的电压例如为电压GND。
钳位电路10是如下的电路,在电压VIN从“H”电平转变为“L”电平时,使节点ND1的电压(以下,记载为“电压Vnd1”)从电压VDD起以不会超过晶体管N1的漏极-源极间的耐压(例如40V)地降低的方式,对电压Vnd1进行钳位。钳位电路10连接于节点ND3、第一输出端子P4以及第二输出端子P5。钳位电路10的详细内容在后进行叙述。
断路保护电路20是保护晶体管N1以避免发生下述情况的电路,即在连接接地电压端子P2与GND电源的布线被切断时,接地电压端子P2的电压变得不稳定,晶体管N1意外成为导通状态从而发热、损坏。连接接地电压端子P2与GND电源的布线被切断时,是指接地电压端子P2与GND电源不被电连接的状态。在车载系统的情况下,例如是指车辆的电池的电压GND的连接器从接地电压端子P2脱离的情况。以下,将连接接地电压端子P2与GND电源的布线被切断的状态记载为“GND断路状态”,将未被切断的状态记载为“GND非断路状态”。断路保护电路20连接于电源电压端子P1、接地电压端子P2、输入端子P3、第一输出端子P4、以及第二输出端子P5。对于断路保护电路20的详细内容在后进行叙述。
切换控制电路30是对接地电压端子P2与钳位电路10之间的连接以及切断的切换进行控制的电路。切换控制电路30连接于电源电压端子P1、接地电压端子P2、以及节点ND2和ND3。对于切换控制电路30的详细内容在后进行叙述。
电阻元件R6的一端连接于第一输出端子P4,另一端连接于第二输出端子P5。电阻元件R6为了在电压VIN为“L”电平时不使晶体管N1导通而设置。
电阻元件R10的一端连接于电源电压端子P1,另一端连接于接地电压端子P2。电阻元件R10表示设于电源电压端子P1与接地电压端子P2之间的未图示的电路的电阻。
负载LD例如包含电阻元件R1以及电感器L1。电阻元件R1的一端连接于节点ND1,另一端接地。电感器L1的一端连接于节点ND1,另一端接地。
1.1.2钳位电路的构成
对钳位电路10的电路构成进行说明。
如图1所示,钳位电路10包含二极管D1、以及齐纳二极管ZD1~ZD3。
二极管D1的阳极连接于节点ND3,阴极连接于节点ND4。二极管D1的正向电压Vf例如为0.7V。
二极管ZD1的阳极连接于第一输出端子P4,阴极连接于节点ND4。二极管ZD1的反向电压(击穿电压)Vz1例如为6V。
二极管ZD2的阳极连接于节点ND5,阴极连接于第一输出端子P4。二极管ZD2的反向电压Vz2例如为6V。
二极管ZD3的阳极连接于第二输出端子P5,阴极连接于节点ND5。二极管ZD3的反向电压Vz3例如为6V。
二极管D1、以及齐纳二极管ZD1~ZD3为了对节点ND1的电压Vnd1进行钳位而设置。另外,齐纳二极管的个数不限于三个。
1.1.3断路保护电路的构成
对断路保护电路20的电路构成进行说明。
如图1所示,断路保护电路20包含第二控制电路CTL2、NMOS晶体管N2和N3、以及电阻元件R2~R5。
第二控制电路CTL2是控制晶体管N2以及N3的电路。第二控制电路CTL2连接于电源电压端子P1、接地电压端子P2、输入端子P3、以及节点ND6。对于第二控制电路CTL2,从电源电压端子P1施加电压VDD,从接地电压端子P2施加电压GND,从输入端子P3施加电压VIN。第二控制电路CTL2对节点ND6输出基于电压VIN的电压。在电压VIN为“H”电平的情况下,第二控制电路CTL2输出“H”电平的电压。另一方面,在电压VIN为“L”电平的情况下,第二控制电路CTL2输出“L”电平的电压。从第二控制电路CTL2输出的“L”电平的电压例如为电压GND。另外,在电源电压端子P1与接地电压端子P2之间的电压差小于能够驱动第二控制电路CTL2的电压值的情况下(例如接地电压端子P2为GND断路状态时),输出“L”电平的电压。
晶体管N2的一端连接于节点ND7,另一端连接于第二输出端子P5,栅极连接于节点ND6。
晶体管N3的一端连接于节点ND8,另一端连接于第二输出端子P5,栅极连接于节点ND7。
电阻元件R2的一端连接于节点ND6,另一端连接于第二输出端子P5。电阻元件R2为了在节点ND6的电压(以下,记载为“电压Vnd6”)为“H”电平时使晶体管N2导通而设置。
电阻元件R3的一端连接于电源电压端子P1,另一端连接于节点ND7。
电阻元件R4的一端连接于节点ND7,另一端连接于第二输出端子P5。
电阻元件R3以及R4为了对晶体管N3的栅极施加将电源电压端子P1与第二输出端子P5之间的电压分压后的电压而设置。此外,电阻元件R3以及R4为了在晶体管N2被设为截止状态时使晶体管N3导通而设置。
电阻元件R5的一端连接于第一输出端子P4,另一端连接于节点ND8。电阻元件R5为了在晶体管N3被设为导通状态时从晶体管N1的栅极迅速地向第二输出端子P5抽取电荷从而使晶体管N1快速截止而设置。电阻元件R5的电阻值比电阻元件R6的电阻值低。
1.1.4切换控制电路的构成
对切换控制电路30的电路构成进行说明。
如图1所示,切换控制电路30包含反相器电路INV1、触发器(FF)电路FF1和FF2、计时器电路TMR、NMOS晶体管N4~N6、以及电阻元件R7~R9。
反相器电路INV1的输入端子连接于节点ND2,输出端子连接于节点ND9。
FF电路FF1例如为D触发器。FF电路FF1具有三个输入端子(CLK、D、以及R)与两个输出端子(Q以及QN)。FF电路FF1的端子CLK连接于节点ND2,对端子D施加电压VREG,端子R连接于节点ND10。电压VREG为“H”电平的电压。端子R是用于将端子Q以及QN的值复位的端子。FF电路FF1的端子QN连接于节点ND11。
FF电路FF1在对端子CLK施加的节点ND2的电压Vnd2从“L”电平上升为“H”电平时,向端子D取入电压VREG。FF电路FF1从端子Q输出取入到端子D的值,从端子QN输出使端子Q的值反相后的值。
FF电路FF1在对端子R施加“H”电平的电压时,使端子Q以及QN的值分别复位为“L”电平、“H”电平。
FF电路FF2例如为D触发器。FF电路FF2具有与FF电路FF1相同的构成。FF电路FF2的端子CLK连接于节点ND9,对端子D施加电压VREG,端子R连接于节点ND11。端子Q连接于节点ND12。
FF电路FF2在对端子CLK施加的节点ND9的电压从“L”电平上升为“H”电平时,向端子D取入电压VREG。FF电路FF2从端子Q输出取入到端子D的值,从端子QN输出使端子Q的值反相后的值。
FF电路FF2在对端子R施加“H”电平的电压时,使端子Q以及QN的值分别复位为“L”电平、“H”电平。
计时器电路TMR是对时间进行计测并控制将FF电路FF1的端子Q以及QN的值复位的定时的电路。计时器电路TMR连接于节点ND10以及ND12。计时器电路TMR对节点ND10输出基于节点ND12的电压(以下,记载为“电压Vnd12”)的电压。在将FF电路FF1的端子Q以及QN的值复位的情况下,计时器电路TMR输出“H”电平的电压。另一方面,在不将FF电路FF1的端子Q以及QN的值复位的情况下,计时器电路TMR输出“L”电平的电压。
计时器电路TMR例如在节点ND12的电压Vnd12成为“H”电平起经过一定时间后,输出“H”电平的电压。一定时间是考虑到电压VIN从“H”电平转变为“L”电平时,节点ND1的电压Vnd1从电压VDD返回至电压GND的时间而预先设定的时间。一定时间例如是比电压VIN从“H”电平转变为“L”电平时节点ND1的电压Vnd1从电压VDD返回至电压GND的时间长的时间。
晶体管N4的一端连接于节点ND13,另一端连接于节点ND3,栅极连接于节点ND12。
晶体管N5的一端连接于节点ND14,另一端连接于节点ND3,栅极连接于节点ND13。
晶体管N6的一端连接于接地电压端子P2,另一端连接于节点ND3,栅极连接于节点ND14。晶体管N6为了切换接地电压端子P2与钳位电路10之间的连接以及切断而设置。
电阻元件R7的一端连接于节点ND12,另一端连接于节点ND3。电阻元件R7为了在节点ND12的电压Vnd12为“H”电平时使晶体管N4导通而设置。
电阻元件R8的一端连接于电源电压端子P1,另一端连接于节点ND13。电阻元件R8为了在晶体管N4被设为截止状态时使晶体管N5导通而设置。
电阻元件R9的一端连接于电源电压端子P1,另一端连接于节点ND14。电阻元件R9为了在晶体管N5被设为截止状态时使晶体管N6导通而设置。
1.2动作
对本实施方式的半导体装置1的动作进行说明。半导体装置1进行的动作包含第一动作以及第二动作。第一动作是在电压VIN从“H”电平转变为“L”电平时,控制晶体管N1的源极电压(节点ND1的电压Vnd1)的动作。第二动作是在接地电压端子P2为GND断路状态时,控制晶体管N1的栅极电压(第一输出端子P4的电压VOUT1)的动作。
使用图2以及图3对半导体装置1的动作时的各种端子等的电压进行说明。图2以及图3是表示半导体装置1的动作时的各种端子等的电压的时序图。以下,对如下情况进行说明:在时刻T0至时刻T7的期间,接地电压端子P2与外部为GND非断路状态,在时刻T7,接地电压端子P2与外部为GND断路状态。
如图2所示,在时刻T0至时刻T1的期间,对输入端子P3供给“L”电平的电压VIN(例如电压GND)。对接地电压端子P2供给电压GND。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压(例如电压GND)。
对FF电路FF1的端子CLK施加节点ND2的电压Vnd2(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“H”电平的电压。节点ND11的电压成为“H”电平的电压。
对反相器电路INV1的输入端子施加节点ND2的电压Vnd2(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“H”电平)。由此,FF电路FF2的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF2的端子Q对节点ND12输出“L”电平的电压(例如电压GND)。节点ND12的电压Vnd12成为“L”电平的电压(例如电压GND)。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压(例如电压GND)。节点ND10的电压成为“L”电平的电压。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压(例如电压GND)。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压(例如使晶体管N3导通的电压)。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压(例如GND)。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
电流不流入二极管D1以及ZD1~ZD3。
在时刻T1中,对输入端子P3供给“H”电平的电压VIN。
第一控制电路CTL1基于电压VIN(“H”电平),对节点ND2输出“H”电平的电压。节点ND2的电压Vnd2成为“H”电平的电压。
对FF电路FF1的端子CLK施加节点ND2的电压Vnd2(“H”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“L”电平的电压(例如电压GND)。节点ND11的电压成为“L”电平的电压。
对反相器电路INV1的输入端子施加节点ND2的电压Vnd2(“H”电平)。反相器电路INV1对节点ND9输出“L”电平的电压。节点ND9的电压为“L”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“L”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“L”电平)。由此,从FF电路FF2的端子Q对节点ND12输出“L”电平的电压。节点ND12的电压Vnd12成为“L”电平的电压。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
第二控制电路CTL2基于电压VIN(“H”电平),对节点ND6输出“H”电平的电压。节点ND6的电压Vnd6成为“H”电平的电压(例如使晶体管N2导通的电压)。由此,晶体管N2被设为导通状态。节点ND7的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N3被设为截止状态。
驱动电路DRV基于节点ND2的电压Vnd2(“H”电平),对第一输出端子P4输出“H”电平的电压。第一输出端子P4的电压VOUT1成为“H”电平的电压(例如比电压VDD高的电压)。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“H”电平)。由此,晶体管N1被设为导通状态。从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压VDD。在电感器L1中积蓄磁能。第二输出端子P5的电压VOUT2成为电压VDD。
电流不流入二极管D1以及ZD1~ZD3。
在时刻T2中,对输入端子P3供给“L”电平的电压VIN。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND2的电压Vnd2(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“L”电平的电压。节点ND11的电压成为“L”电平的电压。
对反相器电路INV1的输入端子施加节点ND2的电压Vnd2(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“L”电平)。由此,从FF电路FF2的端子Q对节点ND12输出“H”电平的电压。节点ND12的电压Vnd12成为“H”电平的电压。由此,晶体管N4被设为导通状态。节点ND13的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N5被设为截止状态。节点ND14的电压成为“H”电平的电压。由此,晶体管N6被设为导通状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
如以上那样,在电压VIN从“H”电平转变为“L”电平时(晶体管N1从导通状态转变为截止状态时),切换控制电路30将接地电压端子P2与钳位电路10电连接。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1由于电感器L1释放磁能而降低至负电压。
若节点ND1的电压Vnd1成为负电压,则由于晶体管N6为导通状态,电流开始从接地电压端子P2经由二极管D1、ZD1、ZD2、ZD3以及第二输出端子P5流入节点ND1。之后,节点ND1的电压Vnd1的降低停止。将此时的电压称作“钳位电压VCL”。钳位电压根据电压Vf、电压Vz1、电压Vz2、以及电压Vz3而确定。钳位电压VCL是比电压GND低电压Vf、电压Vz1、电压Vz2、以及电压Vz3的总和(电压Vf+电压Vz1+电压Vz2+电压Vz3)的电压。钳位电压VCL设定为,电压VDD与电压VCL之间的电压差Vd比晶体管N1的漏极-源极间的耐压小。
若电感器L1结束磁能的释放,则电流不再从接地电压端子P2经由二极管D1、ZD1、ZD2、ZD3以及第二输出端子P5流入节点ND1。由此,节点ND1的电压Vnd1上升。
在时刻T3中,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
如以上那样,钳位电路10基于接地电压端子P2的电压,控制节点ND1的电压Vnd1。时刻T2至时刻T3期间的动作相当于第一动作。
在时刻T4中,计时器电路TMR对节点ND10输出“H”电平的电压。节点ND10的电压成为“H”电平的电压。时刻T4例如为从时刻T2起经过一定时间的时刻、即从节点ND12的电压Vnd12成为“H”电平时起经过了一定时间后的时刻。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND2的电压Vnd2(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“H”电平的电压。由此,FF电路FF1的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF1的端子QN对节点ND11输出“H”电平的电压。节点ND11的电压成为“H”电平的电压。
对反相器电路INV1的输入端子施加节点ND2的电压Vnd2(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“H”电平)。由此,FF电路FF2的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF2的端子Q对节点ND12输出“L”电平的电压。节点ND12的电压Vnd12成为“L”电平的电压。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
如以上那样,切换控制电路30将接地电压端子P2与钳位电路10电连接,在经过预先确定的时间之后,将接地电压端子P2与钳位电路10电切断。换言之,切换控制电路30基于计时器电路TMR输出的“H”电平的电压(表示经过了预先确定的时间的电压),将接地电压端子P2与钳位电路10电切断。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
电流不流入二极管D1以及ZD1~ZD3。
如图3所示,在时刻T5中,计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
时刻T5至时刻T6的半导体装置1的动作与时刻T0至时刻T1相同。
在时刻T6中,对输入端子P3供给“H”电平的电压VIN。
时刻T6至时刻T7的半导体装置1的动作与时刻T1至时刻T2相同。
在时刻T7中,接地电压端子P2成为GND断路状态。此时,晶体管N6为截止状态。即,切换控制电路30将接地电压端子P2与钳位电路10电切断。
若接地电压端子P2成为GND断路状态,则接地电压端子P2的电压成为不稳定的状态。由于晶体管N6为截止状态,因此接地电压端子P2的电压上升至电压VDD。
在时刻T8中,电源电压端子P1与接地电压端子P2之间的电压差比能够驱动第二控制电路CTL2的电压值小。由此,第二控制电路CTL2对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。
在时刻T9中,节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。电荷被从晶体管N1的栅极迅速地抽取到第二输出端子P5。由此,晶体管N1的栅极的电压快速降低。
在时刻T10中,晶体管N1的栅极的电压成为电压GND。由此,晶体管N1被设为截止状态。换言之,第一输出端子P4的电压VOUT1成为使晶体管N1截止的电压。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
时刻T7至时刻T10的半导体装置1的其他动作与时刻T1至时刻T2相同。
如以上那样,断路保护电路20基于接地电压端子P2的电压、以及输入端子P3的电压,控制第一输出端子P4的电压。时刻T7至时刻T10的期间的动作相当于第二动作。
1.3效果
本实施方式的构成能够抑制半导体装置的误动作。以下,对本效果进行说明。
在接地电压端子P2为GND断路状态时,接地电压端子P2的电压成为不稳定的状态。此时,若接地电压端子P2与钳位电路10电连接,则由于接地电压端子P2与节点ND1经由二极管D1、ZD1、ZD2、ZD3以及第二输出端子P5电连接,因此接地电压端子P2的电压存在被钳位的情况。若接地电压端子P2的电压被钳位,则存在接地电压端子P2的电压不上升至电压VDD的情况。在该情况下,第二控制电路CTL2输出“H”电平的电压。由此,晶体管N2被设为导通状态,晶体管N3被设为截止状态。因此,不能使晶体管N1的栅极电压下降至“L”电平的电压,存在晶体管N1被意外设为导通状态的情况。在该情况下,晶体管N1可能发热而损坏。
与此相对,在本实施方式中,在接地电压端子P2为GND断路状态时,晶体管N6被设为截止状态。即,接地电压端子P2与钳位电路10不被电连接。换言之,接地电压端子P2与节点ND1未经由二极管D1、ZD1、ZD2、ZD3以及第二输出端子P5电连接。因此,接地电压端子P2的电压不被钳位。由此,接地电压端子P2的电压上升至电压VDD。若接地电压端子P2的电压上升至电压VDD,则第二控制电路CTL2输出“L”电平的电压。由此,晶体管N2被设为截止状态,晶体管N3被设为导通状态。因此,能够将晶体管N1的栅极电压下降至“L”电平的电压,晶体管N1被设为截止状态。由此,能够抑制晶体管N1发热而损坏。
此外,在本实施方式中,在电压VIN从“H”电平转变为“L”电平时,晶体管N6被设为导通状态。即,接地电压端子P2与钳位电路10电连接。换言之,接地电压端子P2与节点ND1经由二极管D1、ZD1、ZD2、ZD3、以及第二输出端子P5电连接。因此,节点ND1的电压Vnd1被钳位为钳位电压VCL。钳位电压VCL被设定为,使电压VDD与电压VCL之间的电压差Vd比晶体管N1的漏极-源极间的耐压小。由此,能够抑制晶体管N1超过漏极-源极间的耐压而损坏。
因而,根据本实施方式能够抑制半导体装置的误动作。
2.第二实施方式
对第二实施方式的半导体装置进行说明。本实施方式的半导体装置在半导体装置的构成上与第一实施方式不同。以下,以与第一实施方式不同的点为中心进行说明。
2.1半导体装置的电路构成
使用图4对本实施方式的半导体装置的电路构成进行说明。图4是表示半导体装置的一例的电路图。
半导体装置1包含保护电路PRT。
保护电路PRT是在检测出某异常时保护半导体装置1的电路。保护电路PRT例如为过热保护电路、过电流保护电路等。过热保护电路例如在半导体装置1的温度比基准值高时,判断为半导体装置1异常(检测到异常)。过电流保护电路例如在流经半导体装置1的电流比基准值高时,判断为半导体装置1异常(检测到异常)。保护电路PRT连接于节点ND15。
保护电路PRT对节点ND15输出高(“H”)电平的电压或者低(“L”)电平的电压。在保护电路PRT未检测出异常的情况下(在半导体装置1正常的情况下),保护电路PRT输出“H”电平的电压。另一方面,在保护电路PRT检测出异常的情况下(在半导体装置1异常的情况下),保护电路PRT输出“L”电平的电压。“L”电平的电压例如为电压GND。
驱动电路DRV连接于节点ND2、ND15以及第一输出端子P4。对驱动电路DRV施加节点ND2的电压Vnd2以及节点ND15的电压(以下,记载为“电压Vnd15”)。驱动电路DRV对第一输出端子P4输出基于电压Vnd2以及Vnd15的电压。在节点ND15的电压Vnd15为“H”电平的情况下,驱动电路DRV输出基于电压VIN(电压Vnd2)的电压。另一方面,在节点ND15的电压Vnd15为“L”电平的情况下,驱动电路DRV输出“L”电平的电压。
切换控制电路30连接于电源电压端子P1、接地电压端子P2、以及节点ND2、ND3和ND15。对于切换控制电路30的详细内容在后进行叙述。
除了切换控制电路30之外的半导体装置1的其他构成与第一实施方式相同。
2.2切换控制电路的构成
对切换控制电路30的电路构成进行说明。
如图4所示,切换控制电路30包含NAND电路NAND1以及反相器电路INV2。
NAND电路NAND1的一个输入端子连接于节点ND2,另一个输入端子连接于节点ND15,输出端子连接于节点ND16。
反相器电路INV2的输入端子连接于节点ND16,输出端子连接于节点ND17。
反相器电路INV1的输入端子连接于节点ND17,输出端子连接于节点ND9。
FF电路FF1的端子CLK连接于节点ND17,对端子D施加电压VREG,端子R连接于节点ND10。FF电路FF1的端子QN连接于节点ND11。
切换控制电路30的其他构成与第一实施方式相同。
2.3动作
对本实施方式的半导体装置1的动作进行说明。半导体装置1进行的动作包含第一动作、第二动作以及第三动作。第三动作是在保护电路PRT检测出异常时控制晶体管N1的源极电压(节点ND1的电压Vnd1)的动作。
使用图5~图7对半导体装置1的动作时的各种端子等的电压进行说明。图5~图7是表示半导体装置1的动作时的各种端子等的电压的时序图。以下,对下述情况进行说明,即在时刻T0至时刻T12的期间,接地电压端子P2与外部为GND非断路状态,在时刻T7至时刻T8的期间,保护电路PRT检测异常,在时刻T12,接地电压端子P2与外部成为GND断路状态。
如图5所示,在时刻T0至时刻T1的期间,对输入端子P3供给“L”电平的电压VIN(例如电压GND)。对接地电压端子P2供给电压GND。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压(例如电压GND)。
保护电路PRT对节点ND15输出“H”电平的电压。节点ND15的电压Vnd15成为“H”电平的电压。
对NAND电路NAND1的一个输入端子,施加节点ND2的电压Vnd2(“L”电平),对另一个输入端子施加节点ND15的电压Vnd15(“H”电平)。NAND电路NAND1对节点ND16输出“H”电平的电压。节点ND16的电压成为“H”电平的电压。
对反相器电路INV2的输入端子,施加节点ND16的电压(“H”电平)。反相器电路INV2对节点ND17输出“L”电平的电压。节点ND17的电压成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND17的电压(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“H”电平的电压。节点ND11的电压成为“H”电平的电压。
对反相器电路INV1的输入端子施加节点ND17的电压(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“H”电平)。由此,FF电路FF2的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF2的端子Q对节点ND12输出“L”电平的电压(例如电压GND)。节点ND12的电压Vnd12成为“L”电平的电压(例如电压GND)。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压(例如电压GND)。节点ND10的电压成为“L”电平的电压。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压(例如电压GND)。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压(例如使晶体管N3导通的电压)。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平)以及节点ND15的电压Vnd15(“H”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压(例如GND)。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
电流不流入二极管D1以及ZD1~ZD3。
在时刻T1中,对输入端子P3供给“H”电平的电压VIN。
第一控制电路CTL1基于电压VIN(“H”电平),对节点ND2输出“H”电平的电压。节点ND2的电压Vnd2成为“H”电平的电压。
保护电路PRT对节点ND15输出“H”电平的电压。节点ND15的电压Vnd15成为“H”电平的电压。
对NAND电路NAND1的一个输入端子,施加节点ND2的电压Vnd2(“H”电平),对另一个输入端子施加节点ND15的电压Vnd15(“H”电平)。NAND电路NAND1对节点ND16输出“L”电平的电压。节点ND16的电压成为“L”电平的电压。
对反相器电路INV2的输入端子,施加节点ND16的电压(“L”电平)。反相器电路INV2对节点ND17输出“H”电平的电压。节点ND17的电压成为“H”电平的电压。
对FF电路FF1的端子CLK施加节点ND17的电压(“H”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“L”电平的电压(例如电压GND)。节点ND11的电压成为“L”电平的电压。
对反相器电路INV1的输入端子施加节点ND17的电压(“H”电平)。反相器电路INV1对节点ND9输出“L”电平的电压。节点ND9的电压成为“L”电平的电压。
对FF电路FF2的端子CLK,施加节点ND9的电压(“L”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“L”电平)。由此,从FF电路FF2的端子Q对节点ND12输出“L”电平的电压。节点ND12的电压Vnd12成为“L”电平的电压。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
第二控制电路CTL2基于电压VIN(“H”电平)对节点ND6输出“H”电平的电压。节点ND6的电压Vnd6成为“H”电平的电压(例如使晶体管N2导通的电压)。由此,晶体管N2被设为导通状态。节点ND7的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N3被设为截止状态。
驱动电路DRV基于节点ND2的电压Vnd2(“H”电平)、以及节点ND15的电压Vnd15(“H”电平),对第一输出端子P4输出“H”电平的电压。第一输出端子P4的电压VOUT1成为“H”电平的电压(例如比电压VDD高的电压)。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“H”电平)。由此,晶体管N1被设为导通状态。从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压VDD。在电感器L1中积蓄磁能。第二输出端子P5的电压VOUT2成为电压VDD。
电流不流入二极管D1以及ZD1~ZD3。
在时刻T2中,对输入端子P3供给“L”电平的电压VIN。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压。
保护电路PRT对节点ND15输出“H”电平的电压。节点ND15的电压Vnd15成为“H”电平的电压。
对NAND电路NAND1的一个输入端子施加节点ND2的电压Vnd2(“L”电平),对另一个输入端子施加节点ND15的电压Vnd15(“H”电平)。NAND电路NAND1对节点ND16输出“H”电平的电压。节点ND16的电压成为“H”电平的电压。
对反相器电路INV2的输入端子施加节点ND16的电压(“H”电平)。反相器电路INV2对节点ND17输出“L”电平的电压。节点ND17的电压成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND17的电压(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“L”电平的电压。节点ND11的电压成为“L”电平的电压。
对反相器电路INV1的输入端子施加节点ND17的电压(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“L”电平)。由此,从FF电路FF2的端子Q对节点ND12输出“H”电平的电压。节点ND12的电压Vnd12成为“H”电平的电压。由此,晶体管N4被设为导通状态。节点ND13的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N5被设为截止状态。节点ND14的电压成为“H”电平的电压。由此,晶体管N6被设为导通状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
如以上那样,在电压VIN从“H”电平转变为“L”电平时(在晶体管N1从导通状态转变为截止状态时),切换控制电路30将接地电压端子P2与钳位电路10电连接。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平)以及节点ND15的电压Vnd15(“H”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1由于电感器L1释放磁能而降低至负电压。与第一实施方式相同,节点ND1的电压Vnd1在降低至钳位电压VCL之后上升。
在时刻T3中,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
如以上那样,钳位电路10基于接地电压端子P2的电压,控制节点ND1的电压Vnd1。时刻T2至时刻T3期间的动作相当于第一动作。
在时刻T4中,计时器电路TMR对节点ND10输出“H”电平的电压。节点ND10的电压成为“H”电平的电压。时刻T4例如为从时刻T2起经过一定时间后的时刻,即从节点ND12的电压Vnd12成为“H”电平时起经过一定时间后的时刻。
第一控制电路CTL1基于电压VIN(“L”电平),对节点ND2输出“L”电平的电压。节点ND2的电压Vnd2成为“L”电平的电压。
保护电路PRT对节点ND15输出“H”电平的电压。节点ND15的电压Vnd15成为“H”电平的电压。
对NAND电路NAND1的一个输入端子施加节点ND2的电压Vnd2(“L”电平),对另一个输入端子施加节点ND15的电压Vnd15(“H”电平)。NAND电路NAND1对节点ND16输出“H”电平的电压。节点ND16的电压成为“H”电平的电压。
对反相器电路INV2的输入端子施加节点ND16的电压(“H”电平)。反相器电路INV2对节点ND17输出“L”电平的电压。节点ND17的电压成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND17的电压(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“H”电平的电压。由此,FF电路FF1的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF1的端子QN对节点ND11输出“H”电平的电压。节点ND11的电压成为“H”电平的电压。
对反相器电路INV1的输入端子施加节点ND17的电压(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“H”电平)。由此,FF电路FF2的端子Q以及QN的值分别复位为“L”电平、“H”电平。从FF电路FF2的端子Q对节点ND12输出“L”电平的电压。节点ND12的电压Vnd12成为“L”电平的电压。由此,晶体管N4被设为截止状态。节点ND13的电压成为“H”电平的电压。由此,晶体管N5被设为导通状态。节点ND14的电压成为“L”电平的电压。由此,晶体管N6被设为截止状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
如以上那样,切换控制电路30将接地电压端子P2与钳位电路10电连接,在经过预先确定的时间之后,将接地电压端子P2与钳位电路10电切断。
第二控制电路CTL2基于电压VIN(“L”电平),对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平)以及节点ND15的电压Vnd15(“H”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
电流不流入二极管D1以及ZD1~ZD3。
如图6所示,在时刻T5中,计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
时刻T5至时刻T6的半导体装置1的动作与时刻T0至时刻T1相同。
在时刻T6中,对输入端子P3供给“H”电平的电压VIN。
时刻T6至时刻T7的半导体装置1的动作与时刻T1至时刻T2相同。
在时刻T7中,保护电路PRT检测异常。
若检测出异常,则保护电路PRT对节点ND15输出“L”电平的电压。节点ND15的电压Vnd15成为“L”电平的电压(例如电压GND)。
对NAND电路NAND1的一个输入端子施加节点ND2的电压Vnd2(“H”电平),对另一个输入端子施加节点ND15的电压Vnd15(“L”电平)。NAND电路NAND1对节点ND16输出“H”电平的电压。节点ND16的电压成为“H”电平的电压。
对反相器电路INV2的输入端子施加节点ND16的电压(“H”电平)。反相器电路INV2对节点ND17输出“L”电平的电压。节点ND17的电压成为“L”电平的电压。
对FF电路FF1的端子CLK施加节点ND17的电压(“L”电平),对端子D施加电压VREG,从计时器电路TMR对端子R施加“L”电平的电压。由此,从FF电路FF1的端子QN对节点ND11输出“L”电平的电压。节点ND11的电压成为“L”电平的电压。
对反相器电路INV1的输入端子施加节点ND17的电压(“L”电平)。反相器电路INV1对节点ND9输出“H”电平的电压。节点ND9的电压成为“H”电平的电压。
对FF电路FF2的端子CLK施加节点ND9的电压(“H”电平),对端子D施加电压VREG,对端子R施加节点ND11的电压(“L”电平)。由此,从FF电路FF2的端子Q对节点ND12输出“H”电平的电压。节点ND12的电压Vnd12成为“H”电平的电压。由此,晶体管N4被设为导通状态。节点ND13的电压成为“L”电平的电压(例如电压GND)。由此,晶体管N5被设为截止状态。节点ND14的电压成为“H”电平的电压。由此,晶体管N6被设为导通状态。
计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
如以上那样,在保护电路PRT检测出异常时,切换控制电路30将接地电压端子P2与钳位电路10电连接。
第二控制电路CTL2对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。
驱动电路DRV基于节点ND2的电压Vnd2(“L”电平)以及节点ND15的电压Vnd15(“H”电平),对第一输出端子P4输出“L”电平的电压。第一输出端子P4的电压VOUT1成为“L”电平的电压。从第一输出端子P4对晶体管N1的栅极施加电压VOUT1(“L”电平)。由此,晶体管N1被设为截止状态。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1由于电感器L1释放磁能而降低至负电压。与第一动作时相同,节点ND1的电压Vnd1在降低至钳位电压VCL之后上升。
在时刻T8中,对输入端子P3供给“L”电平的电压VIN。节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。由此,保护电路PRT不再检测异常。
若不再检测异常,则保护电路PRT对节点ND15输出“H”电平的电压。节点ND15的电压Vnd15成为“H”电平的电压。
如以上那样,钳位电路10基于接地电压端子P2的电压,来控制节点ND1的电压Vnd1。时刻T7至时刻T8的期间的动作相当于第三动作。
时刻T8至时刻T10的半导体装置1的动作与时刻T3至时刻T5相同。
如图7所示,在时刻T10中,计时器电路TMR对节点ND10输出“L”电平的电压。节点ND10的电压成为“L”电平的电压。
时刻T10至时刻T11的半导体装置1的动作与时刻T0至时刻T1相同。
在时刻T11中,对输入端子P3供给“H”电平的电压VIN。
时刻T11至时刻T12的半导体装置1的动作与时刻T1至时刻T2相同。
在时刻T12中,接地电压端子P2成为GND断路状态。此时,晶体管N6为截止状态。即,切换控制电路30将接地电压端子P2与钳位电路10电切断。
若接地电压端子P2成为GND断路状态,则接地电压端子P2的电压成为不稳定的状态。由于晶体管N6为截止状态,因此接地电压端子P2的电压上升至电压VDD。
在时刻T13中,电源电压端子P1与接地电压端子P2之间的电压差比能够驱动第二控制电路CTL2的电压值小。由此,第二控制电路CTL2对节点ND6输出“L”电平的电压。节点ND6的电压Vnd6成为“L”电平的电压。由此,晶体管N2被设为截止状态。
在时刻T14中,节点ND7的电压成为“H”电平的电压。由此,晶体管N3被设为导通状态。电荷被从晶体管N1的栅极迅速地抽取到第二输出端子P5。由此,晶体管N1的栅极的电压快速降低。
在时刻T15中,晶体管N1的栅极的电压成为电压GND。由此,晶体管N1被设为截止状态。换言之,第一输出端子P4的电压VOUT1成为使晶体管N1截止的电压。不从电源电压端子P1对负载LD供给电压VDD。由此,节点ND1的电压Vnd1成为电压GND。第二输出端子P5的电压VOUT2成为电压GND。
时刻T12至时刻T15的半导体装置1的其他动作与时刻T1至时刻T2相同。
如以上那样,断路保护电路20基于接地电压端子P2的电压以及输入端子P3的电压,控制第一输出端子P4的电压。时刻T12至时刻T15的期间的动作相当于第二动作。
2.4效果
根据本实施方式的构成,起到与第一实施方式相同的效果。
此外,在本实施方式中,在保护电路PRT检测出异常时,晶体管N6被设为导通状态。即,接地电压端子P2与钳位电路10电连接。换言之,接地电压端子P2与节点ND1经由二极管D1、ZD1、ZD2、ZD3以及第二输出端子P5电连接。因此,与第一动作时相同,节点ND1的电压Vnd1被钳位为钳位电压VCL。因此,即使在保护电路PRT检测出异常时,也能够抑制晶体管N1超过漏极-源极间的耐压而损坏。
3.变形例等
如上述那样,实施方式的半导体装置(1)具备一端连接于电源电压端子(P1)、另一端连接于第一节点(ND1)、栅极连接于第一输出端子(P4)的第一晶体管(N1),基于接地电压端子(P2)的电压来控制第一节点(ND1)的电压(Vnd1)的第一电路(10),基于接地电压端子(P2)的电压以及输入端子(P3)的电压(VIN)来控制第一输出端子(P4)的电压(VOUT1)的第二电路(20),以及对接地电压端子(P2)与第一电路(10)之间的连接以及切断的切换进行控制的第三电路(30)。
另外,实施方式不限于上述说明的方式,能够应用各种变形。
虽然说明了本发明的几个实施方式,但这些实施方式作为例子而提示,无意限定发明的范围。这些实施方式能够以其他各种方式实施,在不脱离发明的主旨的范围内,能够进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围、主旨内,并且也包含于权利要求书所记载的发明及其等同的范围内。
Claims (9)
1.一种半导体装置,具备:
第一晶体管,所述第一晶体管的一端连接于电源电压端子,另一端连接于第一节点,栅极连接于第一输出端子;
第一电路,基于接地电压端子的电压,来控制所述第一节点的电压;
第二电路,基于所述接地电压端子的电压以及输入端子的电压,来控制所述第一输出端子的电压;以及
第三电路,对所述接地电压端子与所述第一电路之间的连接以及切断的切换进行控制。
2.如权利要求1所述的半导体装置,
在所述接地电压端子与外部为非断路状态、且所述第一晶体管从导通状态转变为截止状态时,所述第三电路将所述接地电压端子与所述第一电路电连接。
3.如权利要求2所述的半导体装置,
在所述第三电路将所述接地电压端子与所述第一电路电连接时,所述第一节点的电压不会从电源电压起超过所述第一晶体管的所述一端与所述另一端之间的耐压地降低。
4.如权利要求2所述的半导体装置,
所述第三电路在将所述接地电压端子与所述第一电路电连接、并经过预先确定的时间之后,将所述接地电压端子与所述第一电路电切断。
5.如权利要求4所述的半导体装置,
所述第三电路包含对时间进行计测并输出电压的第四电路,
所述第三电路基于所述第四电路输出的第一电压,将所述接地电压端子与所述第一电路电切断,
所述第一电压表示如下情况:经过了所述预先确定的时间。
6.如权利要求1所述的半导体装置,
在所述接地电压端子与外部为断路状态时,所述第三电路将所述接地电压端子与所述第一电路电切断。
7.如权利要求6所述的半导体装置,
在所述第三电路将所述接地电压端子与所述第一电路电切断时,所述第一输出端子的电压成为使所述第一晶体管截止的电压。
8.如权利要求1所述的半导体装置,
还具备检测所述半导体装置的异常的第五电路,
在所述接地电压端子与外部为非断路状态、且所述第五电路检测出异常时,所述第三电路将所述接地电压端子与所述第一电路电连接。
9.如权利要求8所述的半导体装置,
在所述第三电路将所述接地电压端子与所述第一电路电连接时,所述第一节点的电压不会从电源电压起超过所述第一晶体管的所述一端与所述另一端之间的耐压地降低。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-039224 | 2022-03-14 | ||
JP2022039224A JP2023133950A (ja) | 2022-03-14 | 2022-03-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116800241A true CN116800241A (zh) | 2023-09-22 |
Family
ID=87931285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210840951.4A Pending CN116800241A (zh) | 2022-03-14 | 2022-07-18 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230291396A1 (zh) |
JP (1) | JP2023133950A (zh) |
CN (1) | CN116800241A (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5438470B2 (ja) * | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
JP7395831B2 (ja) * | 2019-03-11 | 2023-12-12 | 富士電機株式会社 | 駆動回路 |
-
2022
- 2022-03-14 JP JP2022039224A patent/JP2023133950A/ja active Pending
- 2022-07-18 CN CN202210840951.4A patent/CN116800241A/zh active Pending
- 2022-09-07 US US17/939,790 patent/US20230291396A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230291396A1 (en) | 2023-09-14 |
JP2023133950A (ja) | 2023-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107872212B (zh) | 控制方法、功率开关装置和开关装置 | |
US10236677B2 (en) | Semiconductor device | |
JP5315026B2 (ja) | 半導体装置 | |
US8693150B2 (en) | Semiconductor apparatus | |
US9923471B2 (en) | DC-DC converters having a half-bridge node, controllers therefor and methods of controlling the same | |
US8264807B2 (en) | Start-up in-rush current protection circuit for DCDC converter | |
EP1722417A2 (en) | Overheat detecting circuit | |
JP2007267537A (ja) | 半導体集積回路および電子システム | |
US8144444B2 (en) | EMC protection circuit | |
EP2071725A1 (en) | Power supply control circuit | |
EP3046240A2 (en) | Integrated circuit charge pump with failure protection | |
JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
US10103539B2 (en) | Semiconductor device and current limiting method | |
US20190013725A1 (en) | Driving circuit for high-side transistor | |
JP2018088725A (ja) | 整流器およびそれを用いたオルタネータ | |
CN106253753B (zh) | 半导体装置 | |
EP3038223A1 (en) | Load driving circuit | |
CN116800241A (zh) | 半导体装置 | |
CN109842089B (zh) | 输入保护电路 | |
JP5226474B2 (ja) | 半導体出力回路 | |
JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
JP2008306878A (ja) | 直流電源スイッチ | |
TW201528668A (zh) | 具有突波電流保護裝置之升壓式直流對直流轉換器及突波電流保護方法 | |
JP5294690B2 (ja) | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 | |
JP2022188430A (ja) | スイッチ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |