CN101171678A - 半导体装置、电源装置及信息处理装置 - Google Patents

半导体装置、电源装置及信息处理装置 Download PDF

Info

Publication number
CN101171678A
CN101171678A CNA2006800151645A CN200680015164A CN101171678A CN 101171678 A CN101171678 A CN 101171678A CN A2006800151645 A CNA2006800151645 A CN A2006800151645A CN 200680015164 A CN200680015164 A CN 200680015164A CN 101171678 A CN101171678 A CN 101171678A
Authority
CN
China
Prior art keywords
semiconductor device
voltage
district
mos transistor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800151645A
Other languages
English (en)
Inventor
梅本清贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101171678A publication Critical patent/CN101171678A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种半导体装置(100)包括MOS晶体管(10)，所述MOS晶体管含有背栅极区“a”、用作源极区和漏极区中之一的第一区“b”、和用作源极区和漏极区中另一个的第二区“c”。该半导体装置还包括输入端子(20)，其连接到第一区“b”，并从半导体装置(100)向其施加输入电压；输出端子(30)，其连接到第二区“c”，并将输出电压输出到半导体装置之外；以及背栅极控制电路(40)，其将输入电压或输出电压施加到背栅极区“a”。利用这种含有输出MOS晶体管的半导体装置的配置，即使在输入和输出端子之间施加反向偏置，端子之间仍彼此绝缘，并且可以抑制衬底偏置效应导致的漏极电流的降低。

Description

半导体装置、电源装置及信息处理装置
技术领域
本发明涉及一种使用MOS晶体管作为输出装置的半导体装置。
背景技术
如图9所示，常规的电源装置通过打导通和截止输出MOS晶体管900的栅极，经由输出端子30输出所需的输出电压。这里，在输出MOS晶体管900的源极区和漏极区之间，通常存在作为寄生器件的体二极管BD。因而，如果由于某些原因，在输入端子20和输出端子30之间施加反向偏置，那么电流将通过体二极管BD而在源极和漏极之间流动，并且这使得不可能在源极区和漏极区之间绝缘。
在如下列出的专利文件1中，公开了一种克服由于体二极管BD的存在而导致的上述问题的方法。然而，这种方法需要多个开关。因此需要很大的电路面积。而且，这种方法使用串连的MOS晶体管，因而在稳定输出状态时，在MOS晶体管两端存在高导通状态电阻，导致效率低下。
图10中所示的另一种方法是，将MOS晶体管910的背栅极连接到基准电势，从而不能形成体二极管BD。这使得可以将源极区和漏极区之间绝缘。
当采用图10中所示的配置时，MOS晶体管910工作在非饱和区。因而，下面的公式(1)(非饱和区公式)给出了MOS晶体管910的漏极电流Id。在公式(1)中，参数Vgs表示MOS晶体管910的栅极-源极电压，以及参数Vds表示MOS晶体管910的漏极-源极电压。
[公式1]
Id = 2 K · ( Vgs - Vt - Vds 2 ) · Vds - - - ( 1 )
下面的公式(2)给出了公式(1)中的参数K。在公式(2)中，参数W表示MOS晶体管的沟道宽度，参数L表示MOS晶体管的沟道长度，参数εsi表示硅的介电常数，参数tox表示栅极氧化膜的厚度，以及参数μ表示沟道中的载流子迁移率。
[公式2]
K = W L · ϵsi tox · μ - - - ( 2 )
下面的公式(3)给出了公式(1)中的器件阈值电压Vt。在公式(3)中，参数Vt0表示由所使用的工艺决定的器件阈值电压，参数γ和Φf是由工艺确定的因数，以及参数Vbs表示背栅极-源极电势差。
[公式3]
Vt = Vt 0 + γ · ( 2 φf + Vbs - 2 φf ) - - - ( 3 )
专利文件1：JP-A-H10-341141
专利文件2：JP-A-S62-030421
发明内容
本发明要解决的问题
当然，采用图10中所示的配置有助于去除体二极管，因而有助于将MOS晶体管910的源极区和漏极区绝缘。
然而，例如，如图10中所示将MOS晶体管910的背栅极区固定在地电势，由于所谓的衬底偏置效应，就在MOS晶体管910的源极区和背栅极区之间产生了正电势差Vbs。因此，同没有衬底偏置效应(Vbs＝0)时相比，公式(3)所给出的MOS晶体管910的器件阈值电压Vt更高，并且因此公式(1)所给出的漏极电流Id相应地更小。因此，图10中所示的常规配置存在MOS晶体管910低性能的缺点。
上面所列的专利文件2公开了一种减少衬底偏置效应的方法。然而，在这种方法中，如果施加反向偏置，那么电流流过寄生二极管，可能导致过多的电流流过MOS晶体管。
本发明的目的是提供一种半导体装置，其包括作为输出器件的MOS晶体管，而且即使在输入端子和输出端子之间施加反向偏置时，其仍然能够将两者绝缘，并且还可以减少衬底偏置效应导致的漏极电流。
解决问题的技术手段
为了实现上面的目的，根据本发明的一个方面，提供了包括MOS晶体管的半导体装置，所述MOS晶体管含有背栅极区、用作源极区和漏极区中之一的第一区、和用作源极区和漏极区中另一个的第二区，所述半导体装置可以具有：输入电压端子，其连接到第一区并且从半导体装置之外接收输入电压；输出电压端子，其连接到第二区，并且将输出电压输出到半导体装置之外；以及背栅极控制电路，其在输入电压和输出电压之间选择，并馈送输入电压和输出电压之一到背栅极区。(第一配置)
根据本发明的这一方面，更为具体的，提供了包括N沟道MOS晶体管的半导体装置，所述N沟道MOS晶体管含有背栅极区、用作源极区和漏极区的第一区、和用作源极区和漏极区中另一个的第二区，所述半导体装置可以具有：输入电压端子，其连接到第一区并且从半导体装置之外接收输入电压；输出电压端子，其连接到第二区，并且将输出电压输出到半导体装置之外；以及背栅极控制电路，其在输入电压和输出电压之间选择，并馈送输入电压和输出电压中较低的电压到背栅极区。(第二配置)
根据本发明的上述方面，可选的，提供了包括P沟道MOS晶体管的半导体装置，所述P沟道MOS晶体管含有背栅极区、用作源极区和漏极区的第一区、和用作源极区和漏极区中另一个的第二区，所述半导体装置可以具有：输入电压端子，其连接到第一区并且从半导体装置之外接收输入电压；输出电压端子，其连接到第二区，并且将输出电压输出到半导体装置之外；以及背栅极控制电路，其在输入电压和输出电压之间选择，并馈送输入电压和输出电压中较高的电压到背栅极区。(第三配置)
根据本发明的另一方面，一种半导体装置具有：MOS晶体管，所述MOS晶体管含有第一传导性类型的半导体衬底，在该半导体衬底上形成的第二传导性类型的第一第二传导性类型区，在第一第二传导性类型区内形成的第一传导性类型的第一第一传导性类型区，在第一第一传导性类型区内形成的第二传导性类型的第二第二传导性类型区，并且用作源极区和漏极区中之一，在第一第一传导性类型区内形成的第二传导性类型的第三第二传导性类型区，并且用作源极区和漏极区中的另一个，以及在第一第一传导性类型区内形成的第一传导性类型的第二第一传导性类型区；以及输入电压端子，其连接到第二第二传导性类型区，并且从半导体装置之外接收输入电压；输出电压端子，其连接到第三第二传导性类型区，并且将输出电压输出到半导体装置之外；以及背栅极控制电路，其将输入电压和输出电压之一施加到第二第一传导性类型区。(第四配置)
在如上所述的第四配置的半导体装置中，优选的，第一传导性类型是P型传导性，第二传导性类型是N型传导性，并且背栅极控制电路将输入电压和输出电压中较低的一个施加到背栅极区。(第五配置)
可选的，在如上所述的第四配置的半导体装置中，优选的，第一传导性类型是N型传导性，第二传导性类型是P型传导性，并且背栅极控制电路将输入电压和输出电压中较高的一个施加到背栅极区。
(第六配置)
根据本发明的另一方面，提供了包括MOS晶体管的半导体装置，所述MOS晶体管含有背栅极区、用作源极区和漏极区中之一的第一区、和用作源极区和漏极区中另一个的第二区，所述半导体装置具有：输入电压端子，其连接到第一区并且从半导体装置之外接收输入电压；输出电压端子，其连接到第二区，并且将输出电压输出到半导体装置之外；以及背栅极控制电路，其施加电压到背栅极区，使得施加到源极区的电压和施加到背栅极区的电压是相等的。(第七配置)
在第一到第七配置中的任一个半导体装置中，优选的，还提供了：栅极控制电路，其控制施加到MOS晶体管栅极的电压，使得输出电压保持不变。(第八配置)
根据本发明的另一方面，提供了包括MOS晶体管的半导体装置，所述MOS晶体管含有背栅极区、用作源极区和漏极区中之一的第一区、和用作源极区和漏极区中另一个的第二区，所述半导体装置包括：输入电压端子，其连接到第一区并且从半导体装置之外接收输入电压；输出电压端子，其连接到第二区，并且将输出电压输出到半导体装置之外；比较器，其根据输入电压和输出电压之间的电压关系，反转其输出；第一开关，其根据比较器的输出而打开和闭合，第一开关的第一端连接到输入电压端子，第一开关的第二端连接到MOS晶体管的背栅极区；第二开关，其根据比较器的输出与第一开关互补地打开和闭合，第二开关的第一端连接到输出电压端子，第二开关的第二端连接到MOS晶体管的背栅极区；以及用于控制MOS晶体管栅极端子的控制装置，所述控制装置具有低电压输出端子，控制装置在低电压输出端子输出最小栅极电压，使得背栅极区连接到出现较低的电压的端子。(第九配置)
根据本发明的另一方面，一种电源装置具有：上述第八或第九配置中的半导体装置；一端连接到半导体装置输出端子的电感元件；以及电容元件，其一端连接到电感元件的另一端，其另一端连接到施加基准电压的节点。(第十配置)
根据本发明的另一方面，一种信息处理装置具有：上述第八或第九配置中的半导体装置；连接到半导体装置输入端子的交流-直流转换装置；连接到半导体装置输出端子的二次电池；以及由交流-直流转换装置和二次电池供电的控制装置。
发明的有益效果
根据本发明，在没有增加背栅极区和源极区之间，或是背栅极区和漏极区之间的电势差的情况下，可以防止寄生二极管起作用，因此，可以将输入端子和输出端子之间绝缘。
换句话说，根据本发明，可以防止输出端子到输入端子的反向电流，并且还可以使施加到背栅极取得电压等于施加到源极区或漏极区的电压。因而，可以减少背栅极区和源极区之间的电势差，并且因此可以减少漏极电流Id的降低。即，根据本发明，可以防止MOS晶体管进行不佳的操作。
而且，根据本发明，不必提供多个串连的MOS晶体管，因而，可以避免增加电路的面积或是增加输出导通状态电阻。
如上所述，根据本发明，在包括MOS晶体管作为输出器件的半导体装置中，通过根据MOS晶体管的源极区或漏极区电压，控制其背栅极区，更为具体的，通过选择等于MOS晶体管漏极区或源极区电压的电压，并将所选择的电压施加到MOS晶体管的背栅极区，即使在输入端子和输出端子之间施加反向偏置时，也可以将两个端子绝缘。此外，在稳定输出状态，可以减少衬底偏置效应导致的漏极电流Id的降低。因而，实现了此前所述的本发明的目的。
简而言之，根据本发明，可以在没有降低MOS晶体管性能的情况下，实现输入端子和输出端子之间的绝缘。
附图说明
图1示出了使用根据本发明的半导体装置的电源装置，其作为第一实施例。
图2是示出了背栅极控制电路40的详细情况的电路图。
图3示出了MOS晶体管10的截面结构，以及其与背栅极控制电路40等的相互连接。
图4示出了具有不同于图3所示的截面结构的MOS晶体管11与背栅极控制电路40等的相互连接。
图5是使用根据本发明半导体装置的降压电源装置的电路图。
图6示出了使用根据本发明的半导体装置的电源装置，其作为第二实施例。
图7示出了使用根据本发明半导体装置的信息处理装置的配置。
图8示出了信息处理装置7000周围的电气连接。
图9是示出了常规电源装置示例的电路图。
图10是示出了常规电源装置另一个示例的电路图。
参考符号列表
10、11MOS晶体管
20输入端子
30输出端子
40背栅极控制电路
41比较器
100、110半导体装置
200控制电路(栅极控制电路)
210比较器
300电感元件
400电容元件
500负载
1000半导体装置
7000信息处理装置
710AC-DC转换装置
720次电池
730控制装置(主板)
760控制电路
SW1、SW2开关
inv1反相器
VL低电压输出端子
具体实施方式
首先，描述本发明的第一实施例。
图1示出了使用根据本发明的半导体装置的电源装置，其作为第一实施例。
如图1中所示，该实施例的半导体装置100构成了半导体装置1000的一部分。半导体装置100由如下组成：MOS晶体管10，所述晶体管具有背栅极端子“a”，用作源极区和漏极区中之一的第一区“b”，以及用作源极区和漏极区中另一个的第二区“c”；输入端子20，其连接到第一区“b”，并且，例如，作为输入电压的电源电压Vcc从半导体装置1000的外部施加到该输入端子；输出端子30，其连接到第二区“c”并且输出电压Vout从该输出端子输出到半导体装置1000之外；以及背栅极控制电路40，其施加输入电压Vcc或是输出电压Vout到背栅极端子“a”。
MOS晶体管10的控制端子“d”连接到控制电路200。例如，将控制电路200设置成，基于输出电压Vout控制MOS晶体管10，从而使输出电压Vout保持不变，或是将控制电路200设置成，基于流过电感元件300的电流控制MOS晶体管10，从而使输出电流保持不变。控制电路200可以基于流过负载500的电流控制MOS晶体管。这里，应注意的是，控制电路200与背栅极控制电路40无关的控制MOS晶体管10。
从输出端子30输出的输出电压Vout经电感元件300和电容元件400平滑后，输出到负载500。
图2是示出了背栅极控制电路40详细情况的电路图。
如图2所示，例如，背栅极控制电路40包括差分操作部分，该部分由如下组成：第一恒流源I1，其第一端连接到输入端子20；P沟道MOS晶体管Q1，其源极区连接到第一恒流源I1的第二端，并且其栅极端子连接到MOS晶体管10的第一区“b”；P沟道MOS晶体管Q2，其源极区连接到第一恒流源I1的第二端，并且其栅极端子连接到MOS晶体管10的第二区“c”；以及P沟道MOS晶体管Q3，其源极区连接到第一恒流源I1的第二端，并且其栅极端子连接到MOS晶体管10的背栅极端子“a”。
背栅极控制电路40还包括电流镜像电路，该电流镜像电路由如下组成：N沟道MOS晶体管Q4，其漏极区连接到晶体管Q1和Q2的漏极区，并且其源极区连接到基准电压Vss所施加到的节点，同时晶体管Q4的栅极端子连接到其自身的漏极区；以及N沟道MOS晶体管Q5，其漏极区连接到晶体管Q3的漏极区，并且其源极区连接到基准电压Vss所施加到的节点，同时晶体管Q5的栅极端子连接到晶体管Q4的栅极端子。
背栅极控制电路40还包括反馈控制部分，该反馈控制部分由如下组成：第二恒流源I2，其第一端连接到输入端子20；上述的晶体管Q5；以及N沟道MOS晶体管Q6，其栅极端子连接到晶体管Q3的漏极区，其漏极区连接到MOS晶体管10的背栅极端子“a”和第二恒流源I2的第二端，同时晶体管Q6的源极区连接到基准电压Vss所施加到的节点。
这里，P沟道MOS晶体管Q1、Q2和Q3是相同的类型，并且N沟道MOS晶体管Q4、Q5和Q6是相同的类型。
为了减轻衬底偏置效应，如图2中所示，这些MOS晶体管Q1至Q6的背栅极区按需连接到其各自的源极区或漏极区。
现在描述上述配置的背栅极控制电路40的操作。考虑这种情况，其中电源电源Vcc是2V，并且基准电压Vss是0V，例如，现在假设2V的电压施加到第二区“c”并且1V的电压施加到第一区“b”。在这种条件下，由于施加到第二区“c”的电压等于电压电压Vcc，所以P沟道MOS晶体管Q2的栅-源电压等于0V。因而，P沟道MOS晶体管Q2处于截止状态(关断状态)。另一方面，由于1V的电压施加到P沟道MOS晶体管Q1的栅极和源极之间，因此，与该电压相当的漏极电流流过N沟道MOS晶体管Q4。而且，由于N沟道MOS晶体管Q4和Q5构成了电流镜像电路，所以与流过N沟道MOS晶体管Q4的电流相当的镜像电流，流过N沟道MOS晶体管Q5。
此外，由于相同的电流流过P沟道MOS晶体管Q3和N沟道MOS晶体管Q5，所以与施加到第一区“b”的电压相似的电压，出现在P沟道MOS晶体管Q1的栅极端子。因而，在施加到第一区“b”和第二区“c”的电压中，将较低的电压(在当前所讨论的条件下，施加到第一区“b”的电压)施加到背栅极端子“a”。
在施加到第二区“c”的电压低于施加到第一区“b”的电压的条件下，所存在的唯一的不同是，P沟道MOS晶体管Q1和Q2彼此切换其状态。在施加到第一区“b”和第二区“c”的电压相近的条件下，漏极电流流过P沟道MOS晶体管Q1和Q2，并且在施加到第一区“b”和第二区“c”的电压与施加到背栅极端子“a”的电压之间出现差别。然而，在本发明的实践中，这不会引起问题，能够提供如图1所示的效果。
接下来，参见图3，描述半导体装置100的操作。
图3示出了MOS晶体管10的截面结构，以及其与背栅极控制电路40等的相互连接。
例如，MOS晶体管10的第一区“b”连接到输入端子20，电源电压Vcc施加到该输入端子；以及MOS晶体管10的第二区“c”连接到输出端子30，输出电压Vout从该输出端子输出。
首先，涉及电源电压Vcc高于输出电压Vout的情况。在这种条件下，用于将电压施加到MOS晶体管10的背栅极区(即P型衬底Psub)的背栅极端子“a”从背栅极控制电路40接收等于输出电压Vout的电压。因此，第二区“c”和背栅极端子“a”具有相等的电势，并且因此，在此前提到的方程(3)中的Vbs所表示的背栅极-源极电势差等于0，允许足够的漏极电流。
接下来，涉及电源电压Vcc低于输出电压Vout的情况，这种条件被称之为反向偏置条件。在这种条件下，背栅极端子“a”从背栅极控制电路40接收等于电源电压Vcc的电压。因此，在P型衬底Psub和第二区“c”之间存在的寄生二极管D2被反向偏置，并且因此没有电流流过第二区“c”和第一区“b”之间的P型衬底Psub，实现了漏极区和源极区之间的绝缘。
具有如图4所示结构的MOS晶体管11可以替代用作输出晶体管。图4中所示的MOS晶体管11，是在施加了电源电压Vcc的P型传导性的半导体衬底Psub上形成的，其含有：施加了基准电压Vss的N型传导性的第一N型传导性区“e”；在第一N型传导性区“e”中形成的P型传导性的第一P型传导性区“f”；在第一P型传导性区“f”中形成的N型传导性的第二N型传导性区“b”(相应于图3中的第一区“b”，并且因而下文中称之为第一区“b”)，并且用作源极区或漏极区之一；在第一P型传导性区“f”中形成的N型传导性的第三N型传导性区“c”(相应于图3中的第二区“c”，并且因而下文中称之为第二区“c”)，并且用作源极区或漏极区的另一个；以及在第一P型传导性区“f”中形成的P型传导性的第二P型传导性区“a”(相应于图3中的背栅极端子“a”并且因而下文中称之为背栅极端子“a”)。
即，在P型传导性的半导体衬底Psub上形成的如图4中所示的MOS晶体管11含有第一N型传导性区“e”，并且含有在第一N型传导性区“e”中形成的第一P型传导性区“f”。这里，MOS晶体管10是在第一P传导性区“f”中形成的，并且在这方面，这里的结构不同于图3中所示的结构。
现在描述图4中所示的MOS晶体管11的操作。
例如，MOS晶体管11的第一区“b”连接到输入端子20，电源电压Vcc施加到该输入端子；并且MOS晶体管11的第二区“c”连接到输出端子30，输出电压Vout从该输出端子输出。
首先，涉及电源电压Vcc高于输出电压Vout的情况。在这种条件下，用于将电压施加到MOS晶体管10的背栅极区(即第一P型传导性区“f”)的背栅极端子“a”从背栅极控制电路40接收等于输出电压Vout的电压。因此，第二区“c”和背栅极端子“a”具有相等的电压，并且因此，在此前提到的方程(3)中的Vbs所表示的背栅极-源极电势差等于0，允许足够的漏极电流。
接下来，涉及电源电压Vcc低于输出电压Vout的情况，这种条件被称之为反向偏置条件。在这种条件下，背栅极端子“a”从背栅极控制电路40接收等于电源电压Vcc的电压。因此，在第一P型传导性区“f”和第二区“c”之间存在的寄生二极管D2被反向偏置，并且因此没有电流流过第二区“c”和第一区“b”之间的第一P型传导性区“f”，实现了漏极区和源极区之间的绝缘。
当图4中所示结构的MOS晶体管11用作本发明中的输出晶体管时，MOS晶体管11的背栅极端子“a”从背栅极控制电路40接收输出电压，而不受施加到半导体衬底Psub的噪声影响。因而，同没有第一P型传导性区“f”(即，具有如图3中所示的结构)的MOS晶体管相比，可以更为有效的减少在MOS晶体管11中的寄生二极管起作用的可能性；即，可以在输入端子20和输出端子30之间绝缘。
图5是使用根据本发明的半导体装置的降压电源装置(降压开关稳压器)的电路图。
在图5所示的降压电源装置中，在图1所示的控制电路200的位置，使用的是比较器210。该比较器210具有连接到输出端子30的反相输入端子(-)，和连接到基准电压Vref所施加到的节点的非反相输入端子(+)。因而，根据从比较器210输出的比较结果，控制用作输出晶体管的MOS晶体管10的栅极端子“d”。
下面，描述本发明的第二实施例。
图6示出了使用根据本发明的半导体装置的电源装置，其作为第二实施例。
如图6中所示，此实施例的半导体装置110由如下组成：比较器41，其非反相输入端子(+)连接到输入端子20，并且其反相输入端子(-)连接到输出端子30；反相器电路inv1，其接收比较器41的输出；第一开关SW1，其根据反相器电路inv1的输出而打开和闭合，且第一开关SW1的第一端连接到输入端子20，第一开关SW1的第二端连接到MOS晶体管10的背栅极端子“a”；以及第二开关SW2，其根据比较器41的输出而打开和闭合，且第二开关SW2的第一端连接到输出端子30，第二开关SW2的第二端连接到MOS晶体管10的背栅极端子“a”。
因而，MOS晶体管10的背栅极端子“a”接收输入电压(电源电压Vcc)和输出电压Vout中的较低者。
控制电路200在高电平和低电平之间波动MOS晶体管10的栅极电压，从而控制MOS晶体管10的开关，并且MOS晶体管10的背栅极端子“a”也连接到控制电路200的低电压输出端子VL(输出最小栅极电压)。
现在描述上述配置的半导体装置110的操作。当输出电压Vout低于输入电压(电源电压Vcc)时，根据比较器41的比较结果，第二开关SW2闭合，且第一开关SW1打开。此时，MOS晶体管10的背栅极端子“a”接收等于输出电压Vout的电压，在MOS晶体管10的源极区和背栅极区之间没有电势差出现。因而，可以减轻衬底偏置效应，从而可以允许流过比通常大的漏极电流。
与之相比，当输入电压(电源电压Vcc)低于输出电压Vout时，根据比较器41的比较结果，第一开关SW1闭合，且第二开关SW2打开。因此，MOS晶体管10的背栅极端子“a”接收施加到输入端子20的电压(电源电压Vcc)，因而MOS晶体管10中的寄生二极管仍为反向偏置，从而保持漏-源绝缘。
这里，同此前第一个实施例中描述的电路相比，使用比较器41代替缓冲放大器以控制背栅极端子“a”，可以进行更为稳定的操作。
除了已经提及的效果之外，向源极区“c”、背栅极端子“a”和栅极端子“d”施加MOS晶体管10的最小栅极电压，这使得可以完全地切断MOS晶体管10。因而，可以减少电流泄漏，从而实现了低功耗，使本发明适于应用在电池供电的便携装置的电源中。
下面，描述本发明的第三实施例。
图7示出了使用根据本发明半导体装置的信息处理装置的配置。
在图7中，参考符号710表示AC-DC(交流到直流)转换装置，例如AC适配器，用于从分布在家庭中的交流电源产生直流电压(例如，21V)。参考符号720表示二次电池，即使用锂的可充电电池，例如锂聚合物电池或锂离子电池。参考符号1000表示根据本发明的半导体装置，如此前描述的那些。参考符号730表示用于控制信息处理装置7000(例如笔记本个人电脑)的装置，如典型的是以主板730的形式实现。在主板730上，除了根据本发明的半导体装置1000之外，还装配了其他的控制电路(例如此后图8中所示的控制电路760)。
图8示出了信息处理装置7000周围的电气连接。
装配在主板730上的控制电路760的操作，由AC-DC转换装置710或二次电池720分别通过二极管740或二极管750供电。半导体装置1000的输入端子20连接到AC-DC转换装置710的电压输出端子711，以及半导体装置1000的输出端子30连接到二次电池720的电压输入端子721。此外，半导体装置1000在其信号输入端子80从控制电路760中接收控制信号，以控制控制电路200。
在二次电池720单独连接到信息处理装置7000的情况下，从二次电池720通过二极管750提供电源电压到控制电路760。在AC-DC转换装置710单独连接到信息处理装置7000的情况下，从AC-DC转换装置710通过二极管740提供电源电压到控制电路760。
下面，描述AC-DC转换装置710和二次电池720都连接，并且AC-DC转换装置710所提供的电压高于二次电池720所提供的电压的情况下的操作。在这种情况下，控制电路760监视二次电池720的电压，并且，如果该电压等于或是低于预定的电压，那么控制电路760馈送控制信号到半导体装置1000，即从控制电路760的端子732到半导体装置1000的端子80，以便指示半导体装置1000导通其输出晶体管的栅极，从而通过半导体装置1000，从AC-DC转换装置710向二次电池720提供电流。因此，对二次电池720充电。这里，同常规的配置(输出晶体管的背栅极只连接到基准电压)相比，根据本发明的半导体装置1000(更为具体的，根据本发明的半导体装置100)允许流过足够大的漏极电流，并且因而可以在较短的时间内对二次电池720充电。
此前涉及控制电路760检测二次电池720的输出电压是否等于或是低于预定电压的情况，可选的，还可以将AC-DC转换装置710的信号端子712连接到半导体装置1000的信号端子60，以及将二次电池720的信号端子722连接到半导体装置1000的信号端子70，以便于半导体装置1000(更为具体的，控制电路200)进行这种检测。
下面，描述AC-DC转换装置710和二次电池720都连接，并且AC-DC转换装置710所提供的电压低于二次电池720所提供的电压的情况下的操作。例如，这种情况在由于某种原因或其他原因而使得AC-DC转换装置710的输出发生故障并且电压下降时，或是在没有AC-DC转换装置710连接的情况下，在适配器插座上聚集的灰尘使其中的触点短路连接到基准电压时出现。
在这种情况下，例如(此处针对图3进行描述)，与半导体装置100中用作输出晶体管的MOS晶体管10的背栅极端子“a”连接的半导体衬底Psub，将接收等于输入端子20电压的电压(例如，基准电势)。因此，存在于半导体衬底Psub和第二区“c”之间的寄生二极管D2被反向偏置，并且因而没有电流流过第二区“c”和第一区“b”之间的半导体衬底Psub，实现了漏极区和源极区之间的绝缘。通过上面描述的工作方式，使得MOS晶体管免于过流，并因此免于击穿。
此前涉及的是N沟道MOS晶体管用作输出晶体管的情况，可选的，还可以使用P沟道MOS晶体管，在这种情况下，通过将施加到第一区“b”和第二区“c”的电压中较高的电压作为背栅极控制电路40的输出电压输出，可以获得与上面描述的相似的效果。

Claims (11)

1.一种半导体装置，包括MOS晶体管，所述MOS晶体管具有背栅极区、用作源极区和漏极区中之一的第一区、以及用作源极区和漏极区中另一个的第二区，所述半导体装置包括：
输入电压端子，其连接到第一区，并从半导体装置外部接收输入电压；
输出电压端子，其连接到第二区，并将输出电压输出到半导体装置外部；和
背栅极控制电路，其在输入电压和输出电压之间选择，并将输入电压和输出电压之一馈送到背栅极区。
2.一种半导体装置，包括N沟道MOS晶体管，所述N沟道MOS晶体管具有背栅极区、用作源极区和漏极区的第一区、以及用作源极区和漏极区中另一个的第二区，所述半导体装置包括：
输入电压端子，其连接到第一区，并从半导体装置外部接收输入电压；
输出电压端子，其连接到第二区，并将输出电压输出到半导体装置外部；和
背栅极控制电路，其在输入电压和输出电压之间选择，并将输入电压和输出电压中较低的电压馈送到背栅极区。
3.一种半导体装置，包括P沟道MOS晶体管，所述P沟道MOS晶体管具有背栅极区、用作源极区和漏极区的第一区、以及用作源极区和漏极区中另一个的第二区，所述半导体装置包括：
输入电压端子，其连接到第一区，并从半导体装置外部接收输入电压；
输出电压端子，其连接到第二区，并将输出电压输出到半导体装置外部；和
背栅极控制电路，其在输入电压和输出电压之间选择，并将输入电压和输出电压中较高的电压馈送到背栅极区。
4.一种半导体装置，包括：
MOS晶体管，其具有
第一传导性类型的半导体衬底，
在半导体衬底上形成的第二传导性类型的第一第二传导性类型区，
在第一第二传导性类型区内形成的第一传导性类型的第一第一传导性类型区，
在第一第一传导性类型区内形成的第二传导性类型的第二第二传导性类型区，其用作源极区和漏极区中之一，
在第一第一传导性类型区内形成的第二传导性类型的第三第二传导性类型区，其用作源极区和漏极区中的另一个，和
在第一第一传导性类型区内形成的第一传导性类型的第二第一传导性类型区；以及
输入电压端子，其连接到第二第二传导性类型区，并且从半导体装置外部接收输入电压；
输出电压端子，其连接到第三第二传导性类型区，并且将输出电压输出到半导体装置外部；和
背栅极控制电路，其将输入电压和输出电压之一施加到第二第一传导性类型区。
5.根据权利要求4所述的半导体装置，其中
第一传导性类型是P型传导性，
第二传导性类型是N型传导性，以及
背栅极控制电路将输入电压和输出电压中较低的电压施加到背栅极区。
6.根据权利要求4所述的半导体装置，其中
第一传导性类型是N型传导性，
第二传导性类型是P型传导性，以及
背栅极控制电路将输入电压和输出电压中较高的电压施加到背栅极区。
7.一种半导体装置，包括MOS晶体管，所述MOS晶体管具有背栅极区、用作源极区和漏极区中之一的第一区、以及用作源极区和漏极区中另一个的第二区，所述半导体装置包括：
输入电压端子，其连接到第一区，并从半导体装置外部接收输入电压；
输出电压端子，其连接到第二区，并将输出电压输出到半导体装置外部；和
背栅极控制电路，其将电压施加到背栅极区，使得施加到源极区的电压和施加到背栅极区的电压是相等的。
8.根据权利要求1到7中任一项所述的半导体装置，还包括：
栅极控制电路，其控制施加到MOS晶体管栅极的电压，使得输出电压保持不变。
9.一种半导体装置，包括MOS晶体管，所述MOS晶体管具有背栅极区、用作源极区和漏极区中之一的第一区、以及用作源极区和漏极区中另一个的第二区，所述半导体装置包括：
输入电压端子，其连接到第一区，并从半导体装置外部接收输入电压；
输出电压端子，其连接到第二区，并将输出电压输出到半导体装置外部；
比较器，其根据输入电压和输出电压之间的电压关系，反转其输出；
第一开关，其根据比较器的输出而打开和闭合，所述第一开关的第一端连接到输入电压端子，所述第一开关的第二端连接到MOS晶体管的背栅极区；
第二开关，其根据比较器的输出与第一开关互补地打开和闭合，所述第二开关的第一端连接到输出电压端子，所述第二开关的第二端连接到MOS晶体管的背栅极区；和
控制装置，其用于控制MOS晶体管的栅极端子，所述控制装置具有低电压输出端子，所述控制装置在所述低电压输出端子输出最小栅极电压，使得背栅极区连接到较低电压出现的端子。
10.一种电源装置，包括：
根据权利要求8或9所述的半导体装置；
电感元件，其一端连接到半导体装置的输出端子；和
电容元件，其一端连接到电感元件的另一端，其另一端连接到施加基准电压的节点。
11.一种信息处理装置，包括：
根据权利要求8或9所述的半导体装置；
交流-直流转换装置，其连接到半导体装置的输入端子；
二次电池，其连接到半导体装置的输出端子；和
控制装置，其由交流-直流转换装置和二次电池供电。
CNA2006800151645A 2005-06-17 2006-06-16 半导体装置、电源装置及信息处理装置 Pending CN101171678A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005177417 2005-06-17
JP177417/2005 2005-06-17

Publications (1)

Publication Number Publication Date
CN101171678A true CN101171678A (zh) 2008-04-30

Family

ID=37532414

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800151645A Pending CN101171678A (zh) 2005-06-17 2006-06-16 半导体装置、电源装置及信息处理装置

Country Status (5)

Country Link
US (1) US20090128219A1 (zh)
JP (1) JP5057973B2 (zh)
CN (1) CN101171678A (zh)
TW (1) TW200707905A (zh)
WO (1) WO2006135062A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055447A (zh) * 2009-11-05 2011-05-11 瑞萨电子株式会社 负载驱动装置
CN102075170A (zh) * 2009-11-05 2011-05-25 瑞萨电子株式会社 电力供给控制装置
US8710762B2 (en) 2010-06-10 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. DC/DC converter, power supply circuit, and semiconductor device
CN105227166A (zh) * 2014-05-26 2016-01-06 中航（重庆）微电子有限公司 一种mos管背栅电压控制电路
CN111542880A (zh) * 2018-01-19 2020-08-14 株式会社半导体能源研究所 半导体装置以及其工作方法
CN113014094A (zh) * 2019-12-20 2021-06-22 圣邦微电子（北京）股份有限公司 一种升压转换器
CN113167821A (zh) * 2018-11-22 2021-07-23 株式会社半导体能源研究所 二次电池的异常检测装置以及半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636235B2 (ja) * 2010-05-07 2014-12-03 スパンション エルエルシー Ｄｃｄｃ変換装置
US9294080B2 (en) * 2013-04-26 2016-03-22 Fairchild Semiconductor Corporation Reverse current blocking comparator
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
FR3011700B1 (fr) 2013-10-03 2017-05-26 Continental Automotive France Systeme de regulation de tension

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725813A (en) * 1985-04-22 1988-02-16 Nec Corporation MOS type circuit device
JP3439506B2 (ja) * 1992-11-24 2003-08-25 セイコーインスツルメンツ株式会社 充放電制御回路と充電式電源装置
JP2000261304A (ja) * 1999-03-11 2000-09-22 Mitsubishi Electric Corp 半導体装置
JP4572018B2 (ja) * 2000-04-27 2010-10-27 富士通株式会社 電池パックおよび電子機器システム
JP2002315201A (ja) * 2001-04-12 2002-10-25 Nec Miyagi Ltd 放電防止回路
EP1320168A1 (en) * 2001-12-12 2003-06-18 Dialog Semiconductor GmbH Power switch for battery protection
TW578321B (en) * 2002-10-02 2004-03-01 Topro Technology Inc Complementary metal-oxide semiconductor structure for a battery protection circuit and battery protection circuit therewith
US7385433B2 (en) * 2005-03-18 2008-06-10 Stmicroelectronics, Inc. Analog switch with reduced parasitic bipolar transistor injection

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075170A (zh) * 2009-11-05 2011-05-25 瑞萨电子株式会社 电力供给控制装置
CN102075170B (zh) * 2009-11-05 2015-01-21 瑞萨电子株式会社 电力供给控制装置
CN102055447B (zh) * 2009-11-05 2015-01-21 瑞萨电子株式会社 负载驱动装置
CN102055447A (zh) * 2009-11-05 2011-05-11 瑞萨电子株式会社 负载驱动装置
TWI568157B (zh) * 2010-06-10 2017-01-21 半導體能源研究所股份有限公司 直流／直流轉換器，電力供應電路及半導體裝置
US8710762B2 (en) 2010-06-10 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. DC/DC converter, power supply circuit, and semiconductor device
US9543835B2 (en) 2010-06-10 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. DC/DC converter, power supply circuit, and semiconductor device
CN105227166B (zh) * 2014-05-26 2018-06-26 中航（重庆）微电子有限公司 一种mos管背栅电压控制电路
CN105227166A (zh) * 2014-05-26 2016-01-06 中航（重庆）微电子有限公司 一种mos管背栅电压控制电路
CN111542880A (zh) * 2018-01-19 2020-08-14 株式会社半导体能源研究所 半导体装置以及其工作方法
US11963343B2 (en) 2018-01-19 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operation method thereof
CN113167821A (zh) * 2018-11-22 2021-07-23 株式会社半导体能源研究所 二次电池的异常检测装置以及半导体装置
CN113167821B (zh) * 2018-11-22 2024-04-19 株式会社半导体能源研究所 二次电池的异常检测装置以及半导体装置
US11973198B2 (en) 2018-11-22 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Device detecting abnormality of secondary battery and semiconductor device
CN113014094A (zh) * 2019-12-20 2021-06-22 圣邦微电子（北京）股份有限公司 一种升压转换器
CN113014094B (zh) * 2019-12-20 2022-07-12 圣邦微电子（北京）股份有限公司 一种升压转换器

Also Published As

Publication number Publication date
JPWO2006135062A1 (ja) 2009-01-08
WO2006135062A1 (ja) 2006-12-21
TW200707905A (en) 2007-02-16
JP5057973B2 (ja) 2012-10-24
US20090128219A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
CN101171678A (zh) 半导体装置、电源装置及信息处理装置
US9214821B2 (en) Charge/discharge control circuit and battery device
CN102122925B (zh) 恒定跨导运算放大器和用于操作的方法
TW201433105A (zh) 經本體偏壓的切換裝置
US10587145B2 (en) Charging circuit and electronic device
US7763993B2 (en) DC UPS with auto-ranging backup voltage capability
US20130088287A1 (en) Semiconductor device and method of controlling analog switch
US10559968B2 (en) Charge/discharge control circuit and battery apparatus
EP1646123A1 (en) Switching device and protection circuit using the same
US10826308B2 (en) Charge/discharge control device and battery apparatus
US11283344B2 (en) Current in-rush limiter
US7492210B2 (en) Voltage selection circuit
JP2001327073A (ja) 電源装置及びその電力制御方法、情報処理機器
TW200826545A (en) Power supply circuit
CN103809639B (zh) 偏压电路与电子装置
US8704502B2 (en) Switching mode power supply comprising asynchronous limiter circuit
US8294436B2 (en) DC/DC converter and method for controlling a DC/DC converter
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
JP5677352B2 (ja) 電圧切り替え回路
CN219678160U (zh) 一种电池的无极性安装装置和移动式电子消费类设备
JP3887189B2 (ja) 半導体集積回路
US11394383B2 (en) Switch
JP2005253220A (ja) 電源切換回路
CN100514841C (zh) 单向导通装置
CN116154922A (zh) 一种电池的无极性安装装置和移动式电子消费类设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication