CN102035556A - 对数据进行编码及解码的方法和系统 - Google Patents
对数据进行编码及解码的方法和系统 Download PDFInfo
- Publication number
- CN102035556A CN102035556A CN2010101652521A CN201010165252A CN102035556A CN 102035556 A CN102035556 A CN 102035556A CN 2010101652521 A CN2010101652521 A CN 2010101652521A CN 201010165252 A CN201010165252 A CN 201010165252A CN 102035556 A CN102035556 A CN 102035556A
- Authority
- CN
- China
- Prior art keywords
- matrix
- piecemeal
- row
- odd even
- even part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明涉及对数据进行编码及解码的方法和系统。编码方法包括:基于奇偶校验矩阵(40)从k个数据比特中创建m个奇偶比特,奇偶校验矩阵(40)包括数据部分(41)和奇偶部分(42)。所述奇偶部分由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵(44)则为零矩阵;所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线(45)下方都包含有一个或多个单位矩阵或置换矩阵。
Description
技术领域
本发明涉及通信技术,特别涉及一种对低密度奇偶校验(low-density-parity-check,LDPC)码进行编码及解码的方法和系统。
背景技术
在典型的无线通信系统中,一般通过引入纠错来解决通信信道所引起的失真问题。低密度奇偶校验码(low-density-parity-check,LDPC)是一类纠错码,由于其逼近香农(Shannon)极限的特性,LDPC码已成为现有及未来无线系统中大有前途的一种纠错码。例如,LDPC码已分别被无线局域网(WLAN)、无线城域网(WMAN)、IEEE 802.11n协议的卫星电视、IEEE802.16e(WiMAX)和DVB-S2等标准所采用。此外,LDPC码还可用于数据存储的编码和解码中。
图1示出了一个使用LDPC码的基本通信系统。k个数据比特{d0,d1,...,dk-1}首先被传送到LDPC编码器10。对于给定的m×n奇偶校验矩阵H 11,编码器将根据数据比特估计出m个冗余比特{p0,p1,...,pm-1}作为奇偶校验比特,并将k个数据比特和这m个奇偶比特合并成一个长度为n(n=k+m)个比特的码字c。随后,在数据经由通信信道13发送出去之前,调制器将会对数据进行调制12。解调14后,LDPC解码器15基于所接收的信号通过查找符合公式的码字估计出数据比特,其中T代表行列互换的转置操作符。转置后,原矩阵中第i行和第j列的元素将变为新矩阵中第i列和第j行的元素。
参考图1所示,LDPC编码系统的设计涉及到奇偶校验矩阵H 11的构建以及编码器10和解码器15的实现。如果没有硬件约束,构建一个稀疏奇偶校验矩阵H最简单的方法就是随机且稀疏地将“1”设置到H中。然而,为了估计生成矩阵G,使得GHT=0,需要执行高斯消元法(Gaussian elimination),从而将H转换为系统化形式Hsys=[Q|I],其中Q是一个m×k矩阵,I是一个m×m单位矩阵,矩阵I对角线上的元素为1,其余全为0,以便得到生成矩阵G=[I|QT]。因此,如果H是随机构建的,变换后得到的矩阵Hsys将失去原奇偶校验矩阵H的稀疏性。还有,矩阵Hsys中不一定存在有m行线性无关。为克服这些问题,H常常以某种特定的形式来直接构建。例如,刊登在《电子快报(Electronics Letters)》1999年1月第35卷第1期第38-39页上题目为“具有半随机奇偶校验矩阵的低密度奇偶校验码(Low density parity checkcodes with semi-random parity check matrix)”的文章中,H分为两个稀疏矩阵H1和H2,即H=[H1|H2],其中H1是一个对应于码字中数据比特的m×k矩阵,H2是一个对应于奇偶比特的m×m满秩矩阵。编码器中用于生成冗余比特的系统化生成矩阵由得到。由于Gsys不是稀疏的,直接使用Gsys来估计冗余比特将涉及很多计算。一种可选的方法是以下三角的形式去构建矩阵H2,那么码字中的奇偶部分pl,l=0,1,..,m-1,就会递归得解,这样就没有必要再去估计生成矩阵Gsys。因此,一般选取双对角线矩阵(dual-diagonalmatrix)作为H2,其特点是双对角线上为非零元素,而其余地方全为零,且H2由下式表示:
列重(column weight)定义为列中非零元素的数量。在等式(1)所示的矩阵H2中,除了最后一列的权重为1外,其余所有列的权重为2。为了更易于实现编码器和解码器,实际应用中通常采用具有分块结构的LDPC码(block-structured LDPC code),该码由基础奇偶校验矩阵(base parity-checkmatrix)Hb表示,其中每一个元素都是一个大小为z×z的方阵,且z是一个整数,并定义为扩展因子。与奇偶校验矩阵H相比,基础奇偶校验矩阵Hb具有较小的尺寸(减少z×z),因此需要较少的记忆空间来存储。而且,基础矩阵Hb能够通过选用大小恰当的分块子矩阵简便且灵活地扩展至不同码长(code length)的奇偶校验矩阵H。
参考图2,所示的是一个由分块子矩阵所组成的LDPC码的结构。每一分块子矩阵是一个大小为z×z的方阵。对于奇偶校验矩阵的数据部分H1,每一分块子矩阵可为零矩阵0、单位矩阵I或置换矩阵P。对于奇偶校验矩阵的奇偶部分H2,每一分块子矩阵的下三角区域20为零矩阵0、单位矩阵I或置换矩阵P,而不在下三角区域20的分块子矩阵21必须为零矩阵0。H2对角线22上的所有分块子矩阵为单位矩阵I。除了最后的分块列23仅包含一个非零分块子矩阵外,H2其余分块列中的每一列都包含有两个或多个非零分块子矩阵。当分块子矩阵由“0”和“1”替代时即可得到全扩展矩阵(fully-expanded matrix)H2。全扩展矩阵H2中最后z列的权重为1,这是不期望的。特别是对于z值较大的情况来说,因为列重为1的数量越大,LDPC码的纠错能力就越差。为了避免全扩展矩阵H2中出现较多权重为1的列,应当对图2中H2的结构作出修改。
参考图3,所示的是一个由分块子矩阵所组成的LDPC码的另一结构。H2的双对角线30结构由分块子矩阵所组成,除了第一分块列包含有三个非零分块子矩阵31(当H2全扩展时,第一分块列中单独每一列的权重都为3)外,其余所有分块列都包含有两个非零分块子矩阵(当H2全扩展时,这些分块列中单独每一列的权重都为2)。对于包含有两个非零分块子矩阵的分块列来说,非零分块子矩阵位于H2的双对角线30处(如图3所示),且通常设置为单位矩阵I。
根据奇偶校验矩阵H的权重是一致(uniform)(常量(constant))或非一致(非常量),LDPC码被分类为规则码或非规则码。规则码具有常量列重和常量行重,而非规则码则具有不等的列重和/或不等的行重。
在现有技术中,若从误码性能方面去考虑的话,最佳的列重应为非一致,而行重应近似一致且具有两至三个连续的权重值。因此,为了获得较低的误码率,应优先选用具有非一致列重和近似一致行重的奇偶校验矩阵H。考虑在H表示成H=[H1|H2]的情况下,H1和/或H2的列重应当为非一致的,或者当H1和H2的列重都为一致的时候,那么它们应当是不相等的。而且,通常H1、H2和H的行重都尽可能设置为一致。图3示出了具有这些特性的LDPC码的一个例子,该码用于IEEE 802.16e标准中。图3中,H1的列重为非一致,而H232的列重为近似一致,且H1、H2和H=[H1|H2]的行重都近似一致。同样在图3中,奇偶校验矩阵的奇偶部分32中所有列重为2的列都是完全确定的。
发明内容
一方面,本发明提供了一种对数据进行编码的方法,所述方法包括:
基于奇偶校验矩阵(H)从k个数据比特中创建m个奇偶比特,所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2);所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵(zeromatrix)、单位矩阵(identity matrix)和置换矩阵(permutation matrix);以及
构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
进一步地,所述奇偶部分从第二列至倒数第三列的每一列在所述上对角线下方可以仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
进一步地,所述置换矩阵可为循环右移单位矩阵(cyclic-right-shiftedidentity matrix)。
另一方面,本发明提供了一种使用代表k个数据比特的向量d0,d1,...,和奇偶校验矩阵(H)来计算代表m个奇偶比特的向量p0,p1,...,的方法,其中向量d0,d1,...,以及向量p0,p1,...,中的每一个向量的长度都为z,mb等于m除以z,kb等于k除以z;所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),且奇偶校验矩阵(H)具有以下结构:
所述方法包括:
使用以下等式计算p1:
使用以下等式计算p2:
使用以下等式计算pi+1(2≤i≤mb-4):
使用以下等式计算p0:
其中所述奇偶校验矩阵中的每一个元素是大小为z×z的分块子矩阵,且为以下任意一种:零矩阵、单位矩阵和置换矩阵;所述数据部分(H1)包括所述奇偶校验矩阵(H)的前kb列,而所述奇偶部分(H2)则包括所述奇偶校验矩阵(H)的其余mb列;
定义上对角线为所述奇偶部分(H2)中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;以及
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
进一步地,所述奇偶校验矩阵(H)可通过以下方式构建:
指定所述奇偶部分(H2)第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且最后三个分块子矩阵中至少有两个是相同的;
指定所述奇偶部分(H2)上对角线上的每一分块子矩阵为单位矩阵或置换矩阵;
指定所述奇偶部分(H2)上对角线下方从第二列至倒数第三列中的每一列至少有一个分块子矩阵为单位矩阵或置换矩阵;
指定所述奇偶部分(H2)倒数第二列的最后三个分块子矩阵为单位矩阵或置换矩阵,使得所述倒数第三个分块子矩阵(P4)等于所述倒数第二个分块子矩阵(P5)且所述最后一个分块子矩阵(P6)为零矩阵,或者使得所述倒数第三个分块子矩阵(P4)等于所述最后一个分块子矩阵(P6)且所述倒数第二个分块子矩阵(P5)为零矩阵;以及
指定所述奇偶部分(H2)最后一列的最后一个分块子矩阵等于倒数第二个分块子矩阵;以及
指定所述奇偶部分(H2)的其余所有分块子矩阵为零矩阵;以及
指定所述数据部分(H1)中每一分块子矩阵为零矩阵、单位矩阵或置换矩阵。
进一步地,可以指定所述奇偶部分(H2)从第二列至倒数第三列的每一列在上对角线下方仅仅一个分块子矩阵为单位矩阵或置换矩阵。
进一步地,所述置换矩阵可为循环右移单位矩阵。
又一方面,本发明提供了一种对数据进行解码的方法,所述方法包括:
接收代表一个长为k+m个比特的码字的信号;
使用奇偶校验矩阵(H)对k个数据比特进行解码,所述奇偶校验矩阵包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
进一步地,所述奇偶部分从第二列至倒数第三列的每一列在所述上对角线下方可以仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
进一步地,所述置换矩阵可为循环右移单位矩阵。
再一方面,本发明提供了一种对数据进行编码的系统,所述系统包括:
编码器,用于基于奇偶校验矩阵(H)去构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字;所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,_P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
进一步地,所述奇偶部分从第二列至倒数第三列的每一列在所述上对角线下方可以仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
进一步地,所述置换矩阵可为循环右移单位矩阵。
进一步地,所述系统还可以包括解码器,用于基于所接收的代表一个长为k+m个比特的码字的信号来估计k个数据比特。
再一方面,本发明还提供了一种对数据进行解码的系统,所述系统包括:
解码器,用于基于所接收的代表一个长为k+m个比特的码字的信号和奇偶校验矩阵(H)估计出k个数据比特,所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
进一步地,所述奇偶部分从第二列至倒数第三列的每一列在所述上对角线下方可以仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
进一步地,所述置换矩阵可为循环右移单位矩阵。
进一步地,所述系统还可以包括编码器,用于构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是一个使用LDPC码的基本通信系统的结构示意图;
图2是一个由分块子矩阵所组成的LDPC码的结构示意图,该码以奇偶校验矩阵H=[H1|H2]表示,0、I和P分别表示零矩阵、单位矩阵和置换矩阵;
图3是IEEE 802.16e标准所使用之奇偶校验矩阵H=[H1|H2]的结构示意图;0、I和P分别表示零矩阵、单位矩阵和置换矩阵;
图4是本发明一实施例之奇偶校验矩阵H的结构示意图,0、I和P分别表示零矩阵、单位矩阵和置换矩阵;P1至P4以及P7可以是单位矩阵或置换矩阵,P5至P6为零矩阵、单位矩阵或置换矩阵;
图5是本发明一实施例之特定形式的奇偶校验矩阵H的结构示意图;
图6是用于构建码率为1/2之A码和B码基础奇偶校验矩阵Hb的列重以及在IEEE 802.16e标准中所使用之码率为1/2的LDPC码Hb列重的示意表格;
图7是图6所示A码中矩阵Hb1、Hb2和Hb行重的示意表格;
图8是在IEEE 802.16e标准中所使用之码率为1/2的LDPC码矩阵Hb1,Hb2和Hb行重的示意表格;
图9是图6所示A码和B码的误帧率(BLER)和误比特率(BER)与IEEE 802.16e码相比较的示意图;
图10是根据本发明一实施例采用有效编码方法之应用实例的示意表格;
图11是编码中模2加法操作的示意图;
图12是编码中模2乘法操作的示意图;
图13是根据本发明一实施例构建之A码的基础奇偶校验矩阵示意图;以及
图14是根据本发明一实施例构建之B码的基础奇偶校验矩阵示意图。
具体实施方式
参考图4,所示奇偶校验矩阵H40包括数据部分H141和奇偶部分H242,其中数据部分H141由k列组成,以及奇偶部分42由m列组成。0、I和P分别表示零矩阵、单位矩阵和置换矩阵。置换矩阵可以是循环右移单位矩阵。奇偶部分H2中第一分块列的权重为3,而其最后两个分块列的权重为2。奇偶部分从第二列至倒数第三列中每一分块列的权重至少为2。P1至P3为奇偶部分42中第一分块列的最后三个分块子矩阵。P4至P6为奇偶部分42中倒数第二分块列的最后三个分块子矩阵。P7为奇偶部分42中最后一个分块列的最后两个分块子矩阵。P1至P4和P7为单位矩阵I或置换矩阵P。矩阵P1、P2、P3中至少有两个是相同的。且P4=P5以及P6=0,或者P4=P6以及P5=0。H2下三角43中的所有分块子矩阵可指定为零矩阵0、单位矩阵I和置换矩阵P,因此允许H2的行重是一致的或非一致的。奇偶部分42H2上三角44中的所有分块子矩阵均指定为零矩阵0。依照奇偶部分42的行重是近似一致或非一致,数据部分41的行重也跟随是近似一致的或非一致的,从而使得奇偶校验矩阵H40的行重总是保持为近似一致。本发明提供了一类低密度奇偶校验(LDPC)码,与图3所示的结构相比具有更好的性能。而且,所提供的LDPC码具有低编码复杂度。
参考图5,所示奇偶校验矩阵H是图4的特定形式。为了方便起见,一些分块子矩阵设置为单位矩阵I。与图4相比变化在于P2为单位矩阵,P3等于P1,且P4、P5和P7为单位矩阵,而P6为零矩阵。
以下给出一个赋予数值的例子,码长设置为n=2304,且扩展因子(expansion factor)(分块子矩阵的列数)设置为z=96。对于一个码率为1/2的LDPC码(rate 1/2 code),其基础奇偶校验矩阵将包含12行24列。由此构建两个LDPC码,分别称为A码和B码。
参考图6,用于构建A码和B码基础奇偶校验矩阵Hb的列重以表格的形式列出。IEEE 802.16e标准中所使用之码率为1/2的LDPC码的列重也在同一表格的最后一行中示出。A码所选取的列重及其顺序与码率为1/2的IEEE 802.16e码是完全相同的。
参考图7,A码中矩阵Hb1、Hb2和Hb的行重以表格的形式列出,其中Hb=[Hb1|Hb2],Hb1为数据部分,以及Hb2为奇偶部分。为了进行对比,码率为1/2之IEEE 802.16e码的行重也在图8中列表示出。图8中,IEEE 802.16e码中矩阵Hb1、Hb2和Hb的行重是近似一致的(nearly uniform),且对于矩阵Hb1、Hb2和Hb中的每一个矩阵来说,行重仅有两个值。相反,A码中Hb1的行重等于1、3、4、5或6,视为非一致的。类似地,A码中Hb2行重的范围是1至5,也视为非一致的。然而,A码中Hb仅有两个行重值:其中有8行的行重为6,其余4行的行重为7,因此这些行重接近一致。尽管对应于A码中Hb行重的顺序与对应于IEEE 802.16e码的不同,两种码行重的分布都是一样的。
参考图9,针对加性白高斯噪声信道,图6所示A码和B码的误码性能将与码率为1/2的IEEE 802.16e码进行比较。为了公平起见,仿真将选用同一组噪声采样。A码、B码和IEEE 802.16e码的误帧率(block error rate,简称BLER)和误比特率(bit error rate,简称BER)以跟随比特能量/噪声功率谱密度比率(bit-energy-to-noise-power-spectral-density ratio,简称Eb/N0)变化的形式示出。虽然A码与IEEE 802.16e码具有相同的列重和行重分布,然而因A码具有非一致的Hb1行重和非一致的Hb2行重,所以胜过IEEE 802.16e码。与A码和IEEE 802.16e码相比,B码拥有不同的列重分布,可见B码的误码性能优于A码和IEEE 802.16e码。
本发明提供一类低密度奇偶校验(LDPC)码及其编码技术可应用于IEEE802.16e和IEEE 802.11n标准中的计算机通信和无线通信的纠错中,从而获取较低的误码率。随着无线接入日益增长的需求,人们期望可实现更快速且更可靠的通信。本发明提供的LDPC码具有良好的误码性能和低编码复杂度,因此将有可能用作IEEE 802.16和IEEE 802.11标准以及任何其他无线或有线通信标准的纠错码。
本发明所提供的LDPC码的其中一个优势是比IEEE 802.16e和IEEE802.11n标准所采用的现有技术具有更好的误帧率和误比特率性能。本发明为奇偶校验矩阵40提供了一种新的近似下三角结构,此结构允许低编码复杂度,且奇偶校验矩阵40的奇偶部分42是半确定的(semi-deterministic)。在数学领域上,对角线从第一列的第一个元素延伸至最后一列的最后一个元素,而上对角线45表示在对角线元素正上方的元素。对于奇偶部分42从第二列至倒数第三列中的每一列,上对角线45上的分块子矩阵为单位或置换分块子矩阵。且对于奇偶部分42从第二列至倒数第三列中的每一列,在上对角线45下方的分块子矩阵43中至少有一个为单位或置换分块子矩阵。且同一列中在上对角线45下方的其余分块子矩阵均为零分块子矩阵。与典型的双对角线结构相比,本发明增加了奇偶校验矩阵40设计的灵活性。在编码复杂度相类似的情况下,本发明还可获得比双对角线结构较低的误码率。
在另一示例中,可以设想,对于奇偶部分42从第二列至倒数第三列中的每一列来说,上对角线45上的分块子矩阵和上对角线45下方仅仅一个分块子矩阵43为单位或置换分块子矩阵,而同一列中其余所有分块子矩阵均为零分块子矩阵。
若从行重分布的角度来考虑本发明所提供的结构,奇偶校验矩阵H优选的行重为近似一致。在传统技术中,对于具有分块结构的LDPC码,H1和H2的行重设计为近似一致,类似于奇偶校验矩阵H的行重。然而在本发明中,允许矩阵H1和H2具有非一致的行重,而奇偶校验矩阵H的行重却保持为近似一致。因此,设计变得更加灵活。
本发明提供了一种有效的编码方法。一个长度为n的码字向量c由k个数据比特和m个奇偶比特所组成,由下式表示:
(c)n=[(d)k|(p)m]
其中d=[d0,d1,...,dk-1],p=[p0,p1,...,pm-1],分别表示数据比特和奇偶比特。
m×n奇偶校验矩阵H可表示为:
(H)m×n=[(H1)m×k|(H2)m×m]
其中H1为对应于码字中数据比特的m×k矩阵,H2为对应于奇偶比特的m×m矩阵。
由分块子矩阵所组成的奇偶校验矩阵H可表示为:
其中z为扩展因子,nb=n/z,kb=k/z和mb=m/z,hi,j(i=0,1,2,...mb-1,j=0,1,2,...nb-1)是一个z×z方阵,可为零矩阵、单位矩阵或置换矩阵。这样,码字向量可写为:
其中di和pi表示长度为z的向量,分别由di=[diz diz+1...diz+z-1]和pi=[pizpiz+1...piz+z-1]给出。
本发明所建议的奇偶校验矩阵H可表示为:
行0:
行1:
.
.
.
行i,2≤i≤mb-4:
行mb-3:
行mb-2:
行mb-1:
首先,使用来计算p1。接着,将p1代入以下公式计算出p2:
已知p1至pi(i=2,3,...,mb-4),便可以使用以下公式来计算pi+1:
再将最后3行的各项相加,由下式可得到p0:
图10示出了一个应用实例。p1至p3可直接由下式得到:
p1=h0,0d0+h0,3d3 (行0)
p2=h1,4d4+h1,5d5 (行1)
p3=h2,0d0+h2,2d2+h2,7p1 (行2)
再将H中行3至行5的各项相加,可得到:
(h3,1d1+h3,3d3+Pp0+p4)+(h4,2d2+p0+h4,9p3+p4+p5)+(h5,5d5+Pp0+h5,8p2+p5)=0
化简后,p0可由下式计算:
p0=(h3,1d1+h3,3d3)+(h4,2d2+h4,9p3)+(h5,5d5+h5,8p2)
最后,p4和p5由下式计算:
p4=h3,1d1+h3,3d3+Pp0 (行3)
p5=h5,5d5+Pp0+h5,8p2 (行5)
因此,通过以上计算,最终可得到p0至p5的所有值。
参考图11和12,上述等式中所有加法和乘法都是使用模2操作来进行运算的。在图11中,2个相同比特{0,0}或{1,1}相加为0,而两个不同比特{0,1}和{1,0}相加为1。在图12中,除了两个比特{1,1}相乘为1外,其余三种情况相乘结果全为零。
参考图13和14,所示为图6中A码和B码的基础矩阵的具体内容。基础矩阵中的“-1”对应于零矩阵,“0”对应于单位矩阵,而其余所有非零值则表示不同的置换矩阵“P”。
在不脱离本发明范围或精神的情况下,熟悉本领域的技术人员可以根据本发明作出多种变化和/或修改作为广泛的描述,正如所示实施例一样。因此,本发明不受此处所公开的具体实施例的限制,所有落入本申请权利要求范围内的实施例都属于本发明的保护范围。
Claims (19)
1.一种对数据进行编码的方法,所述方法包括:
基于奇偶校验矩阵(H)从k个数据比特中创建m个奇偶比特,所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2);所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;以及
构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
2.根据权利要求1所述的方法,其特征在于,所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
3.根据权利要求1所述的方法,其特征在于,所述置换矩阵为循环右移单位矩阵。
4.一种使用代表k个数据比特的向量d0,d1,...,和奇偶校验矩阵(H)来计算代表m个奇偶比特的向量p0,p1,...,的方法,其中向量d0,d1,...,以及向量p0,p1,...,中的每一个向量的长度都为z,mb等于m除以z,kb等于k除以z;所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),且奇偶校验矩阵(H)具有以下结构:
所述方法包括:
使用以下等式计算p1:
使用以下等式计算p2:
使用以下等式计算pi+1(2≤i≤mb-4):
使用以下等式计算p0:
使用以下等式计算
其中所述奇偶校验矩阵中的每一个元素是一个大小为z×z的分块子矩阵,且为以下任意一种:零矩阵、单位矩阵和置换矩阵;所述数据部分(H1)包括所述奇偶校验矩阵(H)的前kb列,而所述奇偶部分(H2)则包括所述奇偶校验矩阵(H)的其余mb列;
定义上对角线为所述奇偶部分(H2)中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;以及
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
6.根据权利要求4所述的方法,其特征在于,所述奇偶校验矩阵(H)通过以下方式构建:
指定所述奇偶部分(H2)第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且最后三个分块子矩阵中至少有两个是相同的;
指定所述奇偶部分(H2)上对角线上的每一分块子矩阵为单位矩阵或置换矩阵;
指定所述奇偶部分(H2)上对角线下方从第二列至倒数第三列中的每一列至少有一个分块子矩阵为单位矩阵或置换矩阵;
指定所述奇偶部分(H2)倒数第二列的最后三个分块子矩阵为单位矩阵或置换矩阵,使得所述倒数第三个分块子矩阵(P4)等于所述倒数第二个分块子矩阵(P5)且所述最后一个分块子矩阵(P6)为零矩阵,或者使得所述倒数第三个分块子矩阵(P4)等于所述最后一个分块子矩阵(P6)且所述倒数第二个分块子矩阵(P5)为零矩阵;以及
指定所述奇偶部分(H2)最后一列的最后一个分块子矩阵等于倒数第二个分块子矩阵;以及
指定所述奇偶部分(H2)的其余所有分块子矩阵为零矩阵;以及
指定所述数据部分(H1)中每一分块子矩阵为零矩阵、单位矩阵或置换矩阵。
7.根据权利要求4所述的方法,其特征在于,所述奇偶部分(H2)从第二列至倒数第三列中的每一列在上对角线下方仅有一个分块子矩阵为单位矩阵或置换矩阵。
8.根据权利要求4所述的方法,其特征在于,所述置换矩阵为循环右移单位矩阵。
9.一种对数据进行解码的方法,所述方法包括:
接收代表一个长为k+m个比特的码字的信号;
使用奇偶校验矩阵(H)对k个数据比特进行解码,所述奇偶校验矩阵包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
10.根据权利要求9所述的方法,其特征在于,所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
11.根据权利要求9所述的方法,其特征在于,所述置换矩阵为循环右移单位矩阵。
12.一种对数据进行编码的系统,所述系统包括:
编码器,用于基于奇偶校验矩阵(H)去构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字;所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
13.根据权利要求12所述的系统,其特征在于,所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
14.根据权利要求12所述的系统,其特征在于,所述置换矩阵为循环右移单位矩阵。
15.根据权利要求12所述的系统,其特征在于,进一步包括解码器,用于基于所接收的代表一个长为k+m个比特的码字的信号来估计k个数据比特。
16.一种对数据进行解码的系统,所述系统包括:
解码器,用于基于所接收的代表一个长为k+m个比特的码字的信号和奇偶校验矩阵(H)估计出k个数据比特,所述奇偶校验矩阵(H)包括数据部分(H1)和奇偶部分(H2),所述奇偶部分(H2)由分块子矩阵所组成,且每一分块子矩阵可为以下任意一种:零矩阵、单位矩阵和置换矩阵;
其中定义上对角线为所述奇偶部分中从第二列的第一分块子矩阵延伸至最后一列的倒数第二个分块子矩阵的连线,且所述上对角线上的每一分块子矩阵为单位矩阵或置换矩阵,而所述上对角线上方的分块子矩阵则为零矩阵;
所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方都包含有一个或多个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵;
所述奇偶部分第一列的最后三个分块子矩阵(P1,P2,P3)为单位矩阵或置换矩阵,且这三个矩阵中至少有两个是相同的,以及所述奇偶部分第一列的其余分块子矩阵均为零矩阵;
所述奇偶部分的倒数第二列中,倒数第三个分块子矩阵(P4)等于倒数第二个分块子矩阵(P5)且最后一个分块子矩阵(P6)为零矩阵,或者倒数第三个分块子矩阵(P4)等于最后一个分块子矩阵(P6)且倒数第二个分块子矩阵(P5)为零矩阵;以及
所述奇偶部分最后一列的最后两个分块子矩阵(P7)相同,且为单位矩阵或置换矩阵。
17.根据权利要求16所述的系统,其特征在于,所述奇偶部分从第二列至倒数第三列中的每一列在所述上对角线下方仅包含一个单位矩阵或置换矩阵,且同一列中在所述上对角线下方的其余分块子矩阵均为零矩阵。
18.根据权利要求16所述的系统,其特征在于,所述置换矩阵为循环右移单位矩阵。
19.根据权利要求16所述的系统,其特征在于,进一步包括编码器,用于构造一个由k个数据比特及其创建的m个奇偶比特所组成的码字。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/573,577 US8196012B2 (en) | 2009-10-05 | 2009-10-05 | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
US12/573,577 | 2009-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102035556A true CN102035556A (zh) | 2011-04-27 |
CN102035556B CN102035556B (zh) | 2013-09-25 |
Family
ID=43824097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101652521A Active CN102035556B (zh) | 2009-10-05 | 2010-05-07 | 对数据进行编码及解码的方法和系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8196012B2 (zh) |
CN (1) | CN102035556B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105680877A (zh) * | 2014-11-19 | 2016-06-15 | 香港理工大学 | 一种cc-qc-ldpc码的构建方法及译码装置 |
CN107659317A (zh) * | 2017-10-30 | 2018-02-02 | 南京扬贺扬微电子科技有限公司 | 快速转化生成矩阵的方法 |
WO2018201554A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
WO2018201547A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN108880563A (zh) * | 2018-06-14 | 2018-11-23 | 东南大学 | 一种ldpc码的改进编码方法及系统 |
US10432219B2 (en) | 2017-05-05 | 2019-10-01 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
WO2021213219A1 (zh) * | 2020-04-22 | 2021-10-28 | 华为技术有限公司 | 编码、译码方法、装置及设备 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8880573B2 (en) * | 2010-10-12 | 2014-11-04 | Dolby Laboratories Licensing Corporation | System and method of dynamic precision operations |
WO2012164929A1 (ja) * | 2011-05-31 | 2012-12-06 | 三菱電機株式会社 | 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 |
US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
US8762443B1 (en) * | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
KR101685010B1 (ko) | 2012-06-01 | 2016-12-13 | 한국전자통신연구원 | 지상파 클라우드 방송을 위한 ldpc 부호 |
US9178653B2 (en) * | 2013-01-16 | 2015-11-03 | Broadcom Corporation | Very short size LDPC coding for physical and/or control channel signaling |
US9154261B2 (en) * | 2013-01-16 | 2015-10-06 | Broadcom Corporation | Low density parity check (LDPC) coding in communication systems |
US9432052B2 (en) * | 2014-09-18 | 2016-08-30 | Broadcom Corporation | Puncture-aware low density parity check (LDPC) decoding |
US10341050B2 (en) * | 2015-12-23 | 2019-07-02 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding channel in communication or broadcasting system |
KR20170075627A (ko) | 2015-12-23 | 2017-07-03 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
CN107370490B (zh) * | 2016-05-13 | 2023-07-14 | 中兴通讯股份有限公司 | 结构化ldpc的编码、译码方法及装置 |
JP6936854B2 (ja) | 2017-02-06 | 2021-09-22 | エルジー エレクトロニクス インコーポレイティドLg Electronics Inc. | 行直交(row−orthogonal)構造を用いたLDPC符号の伝送方法及びそのための装置 |
WO2018201540A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN116232340B (zh) * | 2022-12-15 | 2023-10-13 | 中国人民解放军战略支援部队信息工程大学 | 一种卫星通信信号的稀疏校验矩阵参数估计方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070086539A1 (en) * | 2005-10-19 | 2007-04-19 | Texas Instruments Incorporated | High-Performance LDPC Coding for Digital Communications in a Multiple-Input, Multiple-Output Environment |
CN101340193A (zh) * | 2008-08-12 | 2009-01-07 | 普天信息技术研究院有限公司 | 一种低密度校验码的构造方法、编码器和译码器 |
CN101399554A (zh) * | 2007-09-30 | 2009-04-01 | 华为技术有限公司 | 一种基于ldpc码的交织方法和解交织方法及其装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100936022B1 (ko) * | 2002-12-21 | 2010-01-11 | 삼성전자주식회사 | 에러 정정을 위한 부가정보 생성 방법 및 그 장치 |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
KR100922956B1 (ko) * | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
JP4672016B2 (ja) * | 2004-08-09 | 2011-04-20 | エルジー エレクトロニクス インコーポレイティド | 低密度パリティ検査行列を用いた符号化及び復号化方法 |
KR101065693B1 (ko) * | 2004-09-17 | 2011-09-19 | 엘지전자 주식회사 | Ldpc 코드를 이용한 부호화, 복호화 방법 및 부호화또는 복호화를 위한 ldpc 코드 생성 방법 |
US7752521B2 (en) * | 2004-10-12 | 2010-07-06 | Nortel Networks Limited | Low density parity check (LDPC) code |
WO2006039801A1 (en) * | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
KR100913876B1 (ko) | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
CN100486150C (zh) * | 2005-01-23 | 2009-05-06 | 中兴通讯股份有限公司 | 基于非正则低密度奇偶校验码的编译码器及其生成方法 |
US7707479B2 (en) * | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
US20070198905A1 (en) * | 2006-02-03 | 2007-08-23 | Nokia Corporation | Transmitter for a communications network |
KR100837730B1 (ko) * | 2006-09-29 | 2008-06-13 | 한국전자통신연구원 | 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법 |
US8464120B2 (en) * | 2006-10-18 | 2013-06-11 | Panasonic Corporation | Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams |
EP2176758B1 (en) * | 2007-07-02 | 2010-11-10 | Technology from Ideas Limited | Generation of parity-check matrices |
US8020063B2 (en) * | 2007-07-26 | 2011-09-13 | Harris Corporation | High rate, long block length, low density parity check encoder |
-
2009
- 2009-10-05 US US12/573,577 patent/US8196012B2/en active Active
-
2010
- 2010-05-07 CN CN2010101652521A patent/CN102035556B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070086539A1 (en) * | 2005-10-19 | 2007-04-19 | Texas Instruments Incorporated | High-Performance LDPC Coding for Digital Communications in a Multiple-Input, Multiple-Output Environment |
CN101399554A (zh) * | 2007-09-30 | 2009-04-01 | 华为技术有限公司 | 一种基于ldpc码的交织方法和解交织方法及其装置 |
CN101340193A (zh) * | 2008-08-12 | 2009-01-07 | 普天信息技术研究院有限公司 | 一种低密度校验码的构造方法、编码器和译码器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105680877A (zh) * | 2014-11-19 | 2016-06-15 | 香港理工大学 | 一种cc-qc-ldpc码的构建方法及译码装置 |
CN105680877B (zh) * | 2014-11-19 | 2019-06-28 | 香港理工大学 | 一种cc-qc-ldpc码的构建方法及译码装置 |
WO2018201554A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
WO2018201547A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10432219B2 (en) | 2017-05-05 | 2019-10-01 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
US10924134B2 (en) | 2017-05-05 | 2021-02-16 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
US11374591B2 (en) | 2017-05-05 | 2022-06-28 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
US11777521B2 (en) | 2017-05-05 | 2023-10-03 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
CN107659317A (zh) * | 2017-10-30 | 2018-02-02 | 南京扬贺扬微电子科技有限公司 | 快速转化生成矩阵的方法 |
CN108880563A (zh) * | 2018-06-14 | 2018-11-23 | 东南大学 | 一种ldpc码的改进编码方法及系统 |
WO2021213219A1 (zh) * | 2020-04-22 | 2021-10-28 | 华为技术有限公司 | 编码、译码方法、装置及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102035556B (zh) | 2013-09-25 |
US8196012B2 (en) | 2012-06-05 |
US20110083052A1 (en) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102035556B (zh) | 对数据进行编码及解码的方法和系统 | |
JP4672016B2 (ja) | 低密度パリティ検査行列を用いた符号化及び復号化方法 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN102638274B (zh) | 利用向量行分组的结构化ldpc设计操作发送器的设备及方法 | |
CN101141133B (zh) | 一种结构化低密度校验码的编码方法 | |
US10879927B2 (en) | Compact low density parity check (LDPC) base graph | |
CN109891753A (zh) | 用于编码和译码ldpc码的方法和装置 | |
WO2017080249A1 (zh) | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 | |
US8707128B2 (en) | Method and apparatus for channel encoding and decoding in a broadcasting/communication system using low density parity-check codes | |
CN102006085B (zh) | 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法 | |
CN104579576A (zh) | 编码调制方法及系统 | |
CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
JP2012231473A (ja) | 可変サイズのパケットのldpc符号化及び復号化 | |
CN107124251B (zh) | 一种基于任意内核的极化码编码方法 | |
CN101207386B (zh) | 一种二进制低密度奇偶校验码的构造方法 | |
CN103825622A (zh) | 一种基于掩模运算的低复杂度准循环ldpc码设计方法 | |
CN102843147B (zh) | 循环右移累加基的dtmb中ldpc编码器和编码方法 | |
CN103795424B (zh) | 一种基于qc‑ldpc的通信方法 | |
CN101588183A (zh) | 一种ldpc码快速编码方法与系统 | |
CN101488760A (zh) | 一种低码率ldpc码的编码方法 | |
CN101075812B (zh) | 一种并行级联结构的系统形式低密度码的构造方法 | |
CN105871385B (zh) | 一种ldpc卷积码构造方法 | |
KR102482110B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN116192157A (zh) | 降低qc-ldpc码生成矩阵密度的实现方法 | |
CN101789795B (zh) | 基于多码率原模图ldpc码的编码方法及编码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |