CN101340193A - 一种低密度校验码的构造方法、编码器和译码器 - Google Patents

Abstract

本发明实施例公开了一种低密度校验码的构造方法、编码器和译码器。将待构造LDPC码的消息部分和冗余部分分别划分为M个消息子集和K个校验子集，并分别存储在编码矩阵的不同的行中；根据待构造LDPC码的码长和码率产生循环移位矩阵，在每次将编码矩阵中的元素按列分别进行异或加之前，通过根据所述循环移位矩阵对编码矩阵中的元素进行行循环移位，使得对于编码矩阵中的同一列，参与所述异或加的信息比特和校验比特各次不同，进而由所述异或加产生不同的校验比特，因此，通过搜索循环移位矩阵，本发明实施例即可构造出LDPC码，与现有技术中大量的矩阵运算相比，本发明降低了构造LDPC码以及LDPC码编码和译码的复杂度。

Description

一种低密度校验码的构造方法、编码器和译码器

技术领域

本发明涉及编码技术，尤其涉及一种低密度校验码的构造方法、编码器和译码器。

背景技术

为了保证数据传输的安全性，在无线通信等领域需要用到编码技术。在各种编码技术中，低密度校验(Low Density Parity Check Code，LDPC)码已经成为下一代卫星数字视频广播标准(DVB-S2)的一项关键技术，也是微波全球互操作系统(WiMAX)技术标准中可选的信道编码技术之一。

LDPC码是一种线性分组码，即LDPC码分为两部分，分别为消息部分和冗余部分。其中的消息部分由信息比特组成，冗余部分由校验比特组成，消息部分的长度除以LDPC码长度得到的商是该LDPC码的速率。

对于任意一个LDPC码，必然存在一个二维矩阵H，使得二维矩阵H与该LDPC码的码向量的乘积为0向量，该二维矩阵H即为所述LDPC码的校验矩阵。

LDPC码的校验矩阵中，每一行为1的元素的个数称为该行的行重，每一列为1的元素的个数称为该列的列重。当校验矩阵的所有行重都相等，所有列重也都相等时，该校验矩阵表示的LDPC码为规则LDPC码，否则，该校验矩阵表示的LDPC码为非规则LDPC码。经研究表明，非规则LDPC码的性能比规则LDPC码的性能好。LDPC码还分为有结构的LDPC码和随机LDPC码，其中，有结构的LDPC码多是循环或准循环结构，编码远比随机LDPC码简单，性能也更好，然而，有结构的LDPC码在码长、码率等码参数的选择上不如随机LDPC码自由，例如，码长为2的幂次的有结构的LDPC码在短长度上很难寻找到性能较好的码。

LDPC码可由其校验矩阵H唯一确定，因此，现有技术在中，通过求取待构造LDPC码的校验矩阵H来构造LDPC码，然后再根据求得的校验矩阵H设计LDPC编码器和LDPC译码器。

现有由校验矩阵H构造LDPC码的典型方法有下三角式校验矩阵的LDPC码构造方法和类下三角式校验矩阵的LDPC码构造方法，下面对这两种方法分别予以介绍。

一、下三角式校验矩阵的LDPC码构造方法：

设LDPC码的校验矩阵H为m×n维，且行满秩，其中n为待构造的LDPC码的长度。LDPC码向量为行向量x，满足Hx^T＝0，其中x^T是x的转置。下三角式校验矩阵的LDPC码构造方法具体包括：

先用高斯消元法将校验矩阵H化简为H＝[H1，H2]，其中H2为下三角形矩阵；然后将LDPC码向量x分成两部分，一部分为消息部分向量s，由n-m个信息比特构成，另一部分是冗余部分向量p，由m个校验比特构成，用公式表示则有x＝(s，p)。按照以下步骤构造一个LDPC编码器：

1)将n-m个信息比特作为向量s的元素；

2)利用下式递归计算校验比特pi： $p_i-\underset{j=1}{\overset{n-m}{\mathrm{\Σ}}}{h}_{i,j}{s}_j+\underset{j=1}{\overset{i-1}{\mathrm{\Σ}}}{h}_{i,j+n-m}{p}_j,$ 其中，h_i，j是校验矩阵H的第(i，j)个元素。

将校验矩阵H化简为H＝[H1，H2]后构造LDPC码，计算的复杂度包括两部分：一是对校验矩阵H进行高斯消元运算的复杂度，为待构造LDPC码的长度n的三次方的高阶无穷小o(n³)；二是计算m个校验比特的复杂度，为n的二次方的高阶无穷小o(n²)。

二、类下三角形式校验矩阵的LDPC码构造方法：

假设对校验矩阵只进行行列变换，这时变换得到的新的校验矩阵依然为稀疏矩阵，设新的校验矩阵为：

$H=\left[\begin{array}{ccc}A& B& T\\ C& D& E\end{array}\right]$

A，B，C，D，E，T分别是(m-g)×(n-m)，(m-g)×g，g×(n-m)，g×g，g×(m-g)，(m-g)×(m-g)维矩阵，且都是稀疏矩阵，并且T是下三角矩阵。矩阵H左乘一矩阵得到

$\left[\begin{array}{cc}I& O\\ -{\mathrm{ET}}^T& I\end{array}\right]H=\left[\begin{array}{ccc}A& B& T\\ -E{T}^{T}A+C& -{\mathrm{ET}}^{T}B+D& O\end{array}\right]$

这样，LDPC码向量x＝(s，p₁，p₂)，s是为消息向量，p₁，p₂分别是校验向量，s长为n-m，p₁长为g，p₂长为m-g。由Hx^T≡O(O为0向量)可得

${\mathrm{As}}^T+{\mathrm{Bp}}_1^T+{\mathrm{Tp}}_2=O$

${({-\mathrm{ET}}^{-1}A+C)s}^T+{({-\mathrm{ET}}^{-1}B+D)p}_1^T=O$

设-ET^-1B+D可逆，令

则

据此求出第一个校验向量p₁的转置p₁ ^T和第二个校验向量p₂的转置 $p_2^T=-T^{-1}({\mathrm{As}}^T+{\mathrm{Bp}}_1^T)\·$ 其中，p₁ ^T的总计算复杂度为O(n+g²)，p₂ ^T的总计算复杂度为O(n)。

可见，现有技术在构造LDPC码时，都是先通过数学运算计算LDPC码的校验矩阵，然后再根据校验矩阵来构造LDPC码。这种方法需要的运算量很大，构造LDPC码和LDPC编码及译码的复杂度较高。

发明内容

有鉴于此，本发明实施例的目的在于提供一种低密度校验码的构造方法、编码器和译码器，以降低构造LDPC码、以及LDPC码编码或译码的复杂度。

为达到上述目的，本发明实施例的技术方案具体是这样实现的：

一种低密度校验LDPC码的构造方法，预先确定待构造LDPC码的码长和码率，以及用于存储LDPC码的编码矩阵的存储空间，该方法还包括以下步骤：

A、根据确定的码长和码率，将待构造LDPC码的消息部分划分为M个消息子集，将待构造LDPC码的冗余部分划分为K个校验子集，将各个消息子集分别存储在编码矩阵的不同的行中，并在所述编码矩阵中留出K行分别用于存储各个校验子集；其中，M和K均为自然数；

B、根据确定的码长和码率产生循环移位矩阵；

C、根据生成的循环移位矩阵，将编码矩阵中的元素按列分别并行地对各列中的元素进行异或加，所得各列的和值分别对应存入所述编码矩阵留出的用于存储消息子集的同一行的相应列中，作为一个校验子集的校验比特，判断采用当前的循环移位矩阵是否已产生K个校验子集，若是转入步骤D，否则，根据所述循环移位矩阵将所述编码矩阵中每一行的元素进行行循环移位后，返回步骤C；

D、根据编码矩阵中的消息子集和校验子集得到LDPC码，验证LDPC码的性能是否满足预定指标，若是，结束本流程，否则，返回步骤B。

一种LDPC码的编码器，该编码器包括消息部分接收模块、循环移位矩阵存储模块、冗余部分生成模块、编码矩阵和码输出模块；

所述消息部分接收模块，接收待构造LDPC码的消息部分，将所述消息部分划分为M个消息子集并分别存储在编码矩阵的M行中；

所述循环移位矩阵存储模块，存储有预先根据待构造LDPC码的校验矩阵产生的循环移位矩阵；

所述冗余部分生成模块，根据所述循环移位矩阵存储模块中的循环移位矩阵将存储在所述编码矩阵中的元素按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵用于存储校验子集的同一行的相应列中，作为一个校验子集的校验比特，根据循环移位矩阵对编码矩阵的元素进行行循环移位，根据循环移位矩阵将存储在所述编码矩阵的消息子集和已生成的校验子集按列分别并行地对各列中的元素进行异或加以产生下一校验子集，直至产生所有的校验子集，向所述码输出模块发送输出指示；

所述编码矩阵，用于存储消息子集和校验子集；

所述码输出模块，用于收到来自冗余部分生成模块的输出指示后，根据编码矩阵的消息子集和校验子集输出LDPC码。

一种LDPC码的译码器，该译码器包括LDPC码接收模块、LDPC码存储矩阵、循环移位模块、校验节点产生模块和纠错模块；

所述LDPC码接收模块，用于接收LDPC码，将所述LDPC码的消息部分和冗余部分分别划分为M个消息子集和K个校验子集，将各个消息子集和校验子集分别存储在LDPC码存储矩阵的不同的行中；

所述LDPC码存储矩阵，用于在不同的行中存储各个消息子集和校验子集，根据来自纠错模块的纠错指示对存储的LDPC码进行纠错；

所述循环移位模块，存储有预先根据LDPC码的校验矩阵产生的循环移位矩阵，接收校验节点产生模块的移位指示，根据所述循环移位矩阵对LDPC码存储矩阵中的元素进行行循环移位；

所述校验节点产生模块，将LDPC码存储矩阵中的元素按列分别并行地根据校验方程生成校验节点并存储，在需要继续产生校验节点时，向所述循环移位模块发送移位指示；

所述纠错模块，根据校验节点的值向所述LDPC码存储矩阵发送纠错指示。

可见，本发明实施例中，将待构造LDPC码的消息部分划分为M个消息子集，并存储在编码矩阵的不同的行中，将待构造LDPC码的冗余部分划分为K个校验子集，并在编码矩阵中预留K行用于存储校验子集；根据LDPC码的码长和码率产生循环移位矩阵，在每次将编码矩阵中的元素按列分别进行异或加之前，通过根据所述循环移位矩阵对编码矩阵中的元素进行行循环移位，使得对于编码矩阵中的同一列，参与所述异或加的信息比特和校验比特各次不同，进而由所述异或加产生不同的校验比特，因此，通过搜索循环移位矩阵，本发明实施例即可构造出LDPC码，与现有技术中大量的矩阵运算相比，本发明降低了构造LDPC码以及LDPC码编码和译码的复杂度。

由于每次将编码矩阵中的元素按列分别进行异或加时，各列元素的异或加是并行进行的，因而一次可产生多个校验比特，加快了构造LDPC码、以及LDPC码编码和译码的速度。

附图说明

图1是本发明实施例提供的构造LDPC码的示意图；

图2是本发明实施例提供的LDPC码的构造方法流程图；

图3是码长为256位、码率为0.5的LDPC码的构造方法流程图；

图4是在AWGN信道下进行仿真得到的误码率效果图；

图5是在AWGN信道下进行仿真得到的误字率效果图；

图6是本发明实施例提供的LDPC码编码器结构图；

图7是本发明实施例提供的LDPC码译码器第一结构图；

图8是本发明实施例提供的LDPC码编码器第二结构图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

图1是本发明实施例提供的构造LDPC码的示意图。下面结合图1，对LDPC码的构造方法进行简单介绍：

图1示出了用于存储待构造的LDPC码的编码矩阵和用于构造LDPC码的异或加法器。将待构造的LDPC码的消息部分的信息比特输入到编码矩阵中，其中，所述消息部分的信息比特数目是预先确定的，具体确定方法为：根据预先确定的LDPC码的码长和码率计算构造当前的LDPC码所需要的信息比特数目，例如，如果码长是256，码率是0.5，那么需要输入的信息比特数目即为128，输入编码矩阵的128个信息比特即为当前待构造的LDPC码的消息部分。

将输入的信息比特划分为M个消息子集，各个消息子集存储在编码矩阵的不同的行中，其中M的值是待构造LDPC码的校验矩阵的最小行重减去1得到的差，其中，LDPC码的最小行重可以由LDPC码的码长和码率预先进行选择，具体选择方法为现有技术。在图1中，M个消息子集分别存储在编码矩阵的前M行中，如图1所示，第一个消息子集的信息比特s(1，1)、s(1，2)......s(1，n-1)、s(1，n)存储在编码矩阵的第一行中，第二个消息子集的信息比特s(2，1)、s(2，2)......s(2，n-1)、s(2，n)存储在编码矩阵的第二行中，依此类推，第M个消息子集存储在编码矩阵的第M行中。

根据待构造LDPC码的码长和码率以及消息部分的长度，可以确定待构造的LDPC码的冗余部分的长度，将冗余部分划分为K个校验子集，并在编码矩阵中为每个校验子集预留一行存储空间。其中的K是根据M确定的，具体确定方法请见图2中的相关说明。

对存储在编码矩阵中所有存储了消息子集或者校验子集的行中的元素按列分别并行地对各列中的元素进行异或加，所得结果作为一个校验子集的校验比特存入编码矩阵既没有存储消息子集也没有存储校验子集的行的相应列中。在图1中，首先对M行信息比特按列分别并行地对各列中的信息比特进行异或加，所得结果分别存入相应列的下一行中，这样，在第M+1行中就存储了由LDPC码的消息部分生成的一个校验子集，即图1中的p(1，1)、p(1，2)......p(1，n-1)、p(1，n)。之后再生成校验子集时，先将编码矩阵中的元素按照预先生成的循环移位矩阵进行行循环移位，由编码矩阵中的消息子集和校验子集按列分别并行地对各列中的信息比特和校验比特进行异或加，产生新的校验子集并存入编码矩阵中的下一行，直至产生所有的校验子集。由消息子集和校验子集即可构成LDPC码。

图1中的异或加法器只是示意图，表示对编码矩阵的元素按列并行地对各列中的元素进行异或加，将异或加所得的结果存储到编码矩阵的下一行对应该各列的列中。实际应用中，可以为编码矩阵的每一列均设置一个异或加门电路，该异或加门电路用于对该列的元素进行异或加操作，并将异或加得到的和存储到下一行对应该列的列中，各个异或加门电路并行动作，从而对编码矩阵的元素实现按列并行地分别进行异或加操作。

下面结合图2，对LDPC码的构造方法进行详细介绍。

图2是本发明实施例提供的LDPC码的构造方法流程图，如图2所示，该方法包括：

步骤201，将待构造LDPC码的消息部分划分为M个消息子集并存储，将待构造LDPC码的冗余部分划分为K个校验子集并预留存储空间。

本步骤中，预先确定待构造LDPC码的码长和码率，以及用于存储LDPC码的编码矩阵的存储空间，根据确定的的码长和码率将待构造LDPC码的消息部分划分为M个消息子集，将待构造LDPC码的冗余部分划分为K个校验子集，将各个消息子集分别存储在编码矩阵不同的行中，并在所述编码矩阵中留出K行分别用于存储各个校验子集，M和K均为自然数。

具体地，M的值可以是LDPC码的校验矩阵的最小行重减去1得到的差，其中，LDPC码的最小行重可以由LDPC码的码长和码率预先进行选择，具体选择方法为现有技术。

M的值确定以后，即可确定编码矩阵的列数，具体地，如果LDPC码的消息部分的长度能够整除M，则编码矩阵的列数N是所述整除得到的商，否则，N是所述消息部分的长度除以M得到的商加上1的和。

N的值确定以后，校验子集的数目K也是可以确定的，具体方法为：如果LDPC码的冗余部分的长度能够整除N，则K是所述整除得到的商，否则，K是所述消息部分的长度除以N得到的商加上1的和。K的值确定以后，即可在编码矩阵中预留K行用于存储K个校验子集，其中，所述K行中的每一行存储一个校验子集。

步骤202，根据待构造LDPC码的码长和码率产生循环移位矩阵。

本步骤中，将待构造LDPC码的校验矩阵划分为用于与LDPC码的消息部分相乘的第一矩阵H_s、和用于与LDPC码的冗余部分相乘的第二矩阵H_p，其中，H_s是随机矩阵，H_p是结构化矩阵。具体地，H_p的结构为：将H_p分块，其中的行块数和列块数均是校验子集的数目，H_p的对角线上的分块矩阵是单位阵，右上三角的分块矩阵均是0矩阵，左下三角的分块矩阵是0矩阵和置换矩阵。

对于较短的LDPC码，例如长度小于2000的LDPC码，先根据码长、码率等参数确定编码矩阵的维数和校验子集的数目，进而确定H_p的结构；对于较长的LDPC码，先进行度分布优化设计，根据度分布优化结果确定编码矩阵的维数和校验子集的数目，进而确定H_p的结构。其中，如何进行度分布优化设计是现有技术。

由于本发明实施例中将校验矩阵分为了随机结构的H_s和结构化的H_p，因此，本发明实施例中要构造的LDPC码实际上是一种半随机结构的码，与现有技术中的有结构的LDPC码和随机LDPC码相比，这种半随机结构的LDPC码能够兼顾在码长、码率等码参数的选择上的自由性以及码的性能。

循环移位矩阵的元素的值和有效性可以根据H_s和H_p中为1的元素所在的位置确定，其中，循环移位矩阵的第i行第j列的元素的值表示，采用当前的循环移位矩阵产生第i+1个校验子集时，对编码矩阵的第j行元素进行行循环移位的位数和方向；循环移位矩阵的第i行第j列的元素的有效性表示，采用当前的循环移位矩阵将编码矩阵中的元素按列分别并行地进行异或加以产生第i+1个校验子集时，编码矩阵的第j行元素是否参与所述异或加运算。

由于H_s是随机的，H_p是结构化的，因此，循环移位矩阵中与H_s对应的元素的值和有效性、即用于表示对编码矩阵中的消息子集进行循环移位的元素的值和有效性是可以随机产生的，而循环移位矩阵中与H_p对应的元素的值和有效性需要与H_p的结构相对应。鉴于上述H_p的结构，具体地，循环移位矩阵中与H_p的左下角的分块矩阵对应的元素的值和有效性随机产生，循环移位矩阵中与H_p的其他分块矩阵对应的元素保持为无效。

鉴于上述对H_s、H_p和循环移位矩阵之间的关系的分析，如果产生了循环移位矩阵，那么相应地H_s和H_p也就确定了，LDPC码的校验矩阵也确定了。在产生循环移位矩阵时，保证循环移位矩阵中与H_p的左下角分块矩阵对应的元素是无效的，循环移位矩阵中的其他元素则可以随机地产生。这样，通过搜索循环移位矩阵，即可以搜索LDPC码的校验矩阵。

步骤203，根据循环移位矩阵产生校验子集并存储。

本步骤中的校验子集分成两部分，第一部分校验子集完全由消息子集产生，第二部分校验子集由消息子集和已经生成的校验子集产生。具体地：

当编码矩阵中只有消息子集时，根据所述循环移位矩阵将编码矩阵中的消息子集按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵未存储有消息子集和校验子集的同一行的相应列中，作为一个校验子集的校验比特。

当编码矩阵中既有消息子集也有校验子集时，先根据循环移位矩阵对编码矩阵中的消息子集和校验子集进行行循环移位，然后再将编码矩阵中的消息比特和校验比特按列分别并行地进行异或加，所得结果分别存入所述编码矩阵留出的用于存储校验子集的同一行的相应列中，作为一个校验子集的校验比特。

其中，根据循环移位矩阵对编码矩阵中的消息子集和校验子集进行行循环移位时，循环移位矩阵的行数表示对编码矩阵中的元素进行行循环移位的次数，由于只有产生第一个校验子集时不需要对编码矩阵中的元素进行行循环移位，因此，循环移位矩阵的行数应不小于K减去1得到的差。

循环移位矩阵每一行中的各列元素的值表示，采用循环移位矩阵中的当前行元素对编码矩阵中的消息子集和校验子集进行行循环移位时，对编码矩阵中的各行元素进行循环移位的位数和方向。循环移位矩阵每一行中的各列元素的有效性表示，对编码矩阵中的各列元素进行异或加时，相应行元素是否参与所述异或加。由于每列元素进行异或加时，参与所述异或加运算的元素个数等于LDPC码的校验矩阵的某一个行重减去1得到的差，因此，循环移位矩阵的列数不小于LDPC码的最大行重减去1得到的差。

具体地，根据循环移位矩阵对编码矩阵中的消息子集和校验子集进行行循环移位的方法可以为：

当采用当前的循环移位矩阵将编码矩阵中的元素按列分别并行地对各列中的元素进行异或加以产生第i+1个校验子集时，即采用当前的循环移位矩阵第i+1次进入步骤203时，如果循环移位矩阵的第i行第j列的元素有效，则按照循环移位矩阵的第i行第j列的元素的值对编码矩阵的第j行元素进行行循环移位，而且编码矩阵的第j行元素参与按列分别并行地将编码矩阵中的各列元素进行异或加的运算，否则不必对编码矩阵的第j行元素进行循环移位，所述第j行元素也不参与所述异或加运算。

本步骤中，由于一个校验子集的所有效验比特是并行产生的，因此，可以一次产生一个完整的校验子集，提高了构造LDPC码的速度。

步骤204，判断采用当前的循环移位矩阵是否已产生K个校验子集，若是，进入步骤205，否则，返回步骤203。

本步骤中，若已产生了K个校验子集，则说明已构造出一个LDPC码；如果产生的校验子集数目小于K，说明还需要采用当前的循环移位矩阵继续产生校验子集。

步骤205，根据编码矩阵中的消息子集和校验子集得到LDPC码。

由于LDPC码是由消息子集和校验子集构成的，因此，得到了消息子集和校验子集自然也就得到了LDPC码。

步骤206，验证LDPC码的性能是否满足预定指标，若是，结束本流程，否则，返回步骤202。

本步骤中，对于码长较短(例如码长小于2000)的LDPC码，可以采用蒙特卡洛仿真分析LDPC码的性能是否满足预定指标，对于码长较长(例如码长不小于2000)的LDPC码，可以采用图论和/或密度进化理论分析LDPC码的性能是否满足预定指标。

下面结合具体的实例对LDPC码的构造方法进行介绍。

图3是码长为256位、码率为0.5的LDPC码的构造方法流程图，如图3所示，该方法包括：

步骤301，将LDPC码的消息部分划分为4个消息子集并存储，将LDPC码的冗余部分划分为4个校验子集并预留存储空间。

码长为256位、码率为0.5的LDPC码的度分布公式可以为λ(x)＝0.25x⁴+0.75x⁵和ρ(x)＝0.125+0.25x+0.25x²+0.375x³，可见，LDPC码的最小行重为5，所以消息子集的数目取为4，即最小行重减去1的差。

LDPC码的消息部分的长度是256×0.5＝128位，相应地，冗余部分的长度为256-128＝128位，编码矩阵的列数根据消息部分的长度除以消息子集的数目得到，校验子集的数目根据冗余部分的长度除以编码矩阵的列数得到，在本实例中，编码矩阵的列数是128/4＝32，校验子集的数目是128/32＝4。

因此，采用一个8×32的二维矩阵作为编码矩阵，可以用该编码矩阵的前4行分别存储4个消息子集，后四行被预留用于存储4个校验子集。其中，每个消息子集由32个信息比特组成，每个校验子集由32个校验比特组成。

步骤302，产生循环移位矩阵。

本步骤中，将LDPC码的校验矩阵H划分为H_s和H_p两部分，其中H_s用于与消息子集相乘，H_p用于与校验子集相乘，具体地：H＝[H_s H_p]，

其中 $H_s=\left[\begin{array}{c}{H}_{s,1}\\ H_{s,2}\\ H_{s,3}\\ H_{s,4}\end{array}\right],$ $H_P=\left[\begin{array}{cccc}I& O& O& O\\ P_1^P& I& O& O\\ O& P_2^P& I& O\\ O& P_3^P& P_4^P& I\end{array}\right],$ I为32X32的单位阵，O为32X32的0矩阵，Pi^P(i＝1，2，3，4)为置换矩阵，H_s是随机矩阵。

H_s中为1的元素的位置表示生成校验比特时参与异或加的信息比特在消息部分中的位置，H_p中为1的元素的位置表示生成校验比特时参与异或加的校验比特在冗余部分中的位置。

产生3×7的循环移位矩阵 $\mathrm{RR}=\left[\begin{array}{ccccccc}0& -10& -11& 2& -7& X& X\\ 2& -12& -10& 14& X& -5& X\\ X& -5& 6& 0& X& -5& 2\end{array}\right],$ RR中前4列的元素与H_s对应，具体地，前4列元素中的第一行元素对应H_s，2，前4列元素中的第二行元素对应H_s，3，前4列元素中的第三行元素对应H_s，4，RR中前4列的元素都是随机产生的，该前四列元素产生后，H_s也就相应地确定了。RR中的第1行第6、7列元素和第2行第7列元素分别对应H_p中第2行第2、3列元素和第3行第3列元素，需要保持为无效，RR中的第6、7、8列中的其他元素对应H_p中的左下角的分块矩阵，具体地，P₁ ^P对应RR中第1行第5列的元素，P₂ ^P对应RR中第2行第6列的元素，P₃ ^P对应RR中第3行第6列的元素，P₄ ^P对应RR中第3行第7列的元素，该其他元素可以随机产生，该其他元素产生后，H_p也就相应地确定了。

RR的元素为正表示向左循环移位，为负表示向右循环移位，元素的绝对值表示循环移位的位数，X表示该元素所对应的编码矩阵的行不参与当前的异或加运算。由于在只根据消息子集产生校验子集时不需要对编码矩阵中的元素进行循环移位，因此RR的行数为3，RR的第一行表示产生第二个校验子集时，第一行信息比特不移位、第二行信息比特循环右移10位、第三行信息比特循环右移11位、第四行信息比特循环左移2位、第一个校验子集循环右移7位，进行上述循环移位后，将第1～4行信息比特和第1个校验子集中的元素按列分别并行地进行异或加，得到第二个校验子集。依次类推，RR的第二行表示对第1～4行信息比特和第二个校验子集进行循环移位，然后由第1～4行信息比特和第二个校验子集得到第三个校验子集，RR的第三行表示对第2～4行信息比特和第2～3个校验子集进行循环移位，然后由第2～4行信息比特和第2～3个校验子集得到第四个校验子集。

步骤303，根据循环移位矩阵构造LDPC码。

由步骤302中对循环移位矩阵的介绍可知，可以用数学公式将LDPC码的构造过程表示为：

$p_1^T=H_1^s{s}^T$

$p_2^T=H_2^s{s}^T+p_1^P{p}_1^T$

$p_3^T=H_3^s{s}^T+P_2^P{p}_2^T$

$p_4^T=H_4^s{s}^T+P_3^P{p}_2^T+P_4^P{p}_3^4\·$

步骤304，在加性白高斯噪声(Additive White Gaussion Noise，AWGN)信道下进行蒙特卡洛仿真评估所构造的LDPC码的性能。

本步骤中，对采用本发明方法构造的LDPC码采用BPSK进行调制并在AWGN信道下进行了仿真，同时对采用现有技术的方法构造得到的各种码也在AWGN信道下进行了仿真，以比较采用本发明方法构造的LDPC码和采用现有技术方法构造的码的性能，具体请见图4和图5。

图4是在AWGN信道下进行仿真得到的误码率效果图。图4的横坐标是分贝(dB)，纵坐标是误码率。

图5是在AWGN信道下进行仿真得到的误字率效果图。图5的横坐标是dB，纵坐标是误字率。

图4和图5中带圆圈标记的曲线分别代表的是采用本发明方法产生的LDPC(128，256)码的误码率和误字率、带雪花标记的曲线分别代表的是第三代伙伴计划(3rd Generation Partnership Project，3GPP)Turbo(128，256)码的误码率和误字率、带菱形标记的曲线分别代表的是随机构造的非规则LDPC(128，256)码的误码率和误字率，带正方形标记的曲线分别代表的是规则LDPC(128，256，3，6)码的误码率和误字率、带三角标记的曲线分别代表的是3GPP卷积码的误码率和误字率。其中的(128，256)表示码的长度为256位、消息部分长度为128位；(128，256，3，6)表示码的长度为256位、消息部分长度为128位、行重为3、列重为6。

由图4和图5可见，与采用现有技术的方法得到的Turbo码、或非规则LDPC码、或规则LDPC码、或卷积码相比，采用本发明方法产生的LDPC码均具有较低的误码率和误字率。

下面给出LDPC码的编码器和译码器的实施例。

图6是本发明实施例提供的LDPC码编码器第一结构图，如图6所示，该编码器包括消息部分接收模块601、循环移位矩阵存储模块602、冗余部分生成模块603、编码矩阵604和码输出模块605。

消息部分接收模块601，接收待构造LDPC码的消息部分，将所述消息部分划分为M个消息子集并分别存储在编码矩阵604的M行中。

循环移位矩阵存储模块602，存储有预先根据待构造LDPC码的校验矩阵产生的循环移位矩阵。

冗余部分生成模块603，根据循环移位矩阵存储模块602中的循环移位矩阵将存储在编码矩阵604中的元素按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵用于校验子集的同一行的相应列中，作为一个校验子集的校验比特，根据循环移位矩阵对编码矩阵的元素进行行循环移位，根据循环移位矩阵将存储在编码矩阵604的消息子集和已生成的校验子集按列分别并行地对各列中的元素进行异或加以产生下一校验子集，直至产生所有的校验子集，向码输出模块605发送输出指示。

编码矩阵604，用于存储消息子集和校验子集。

码输出模块605，用于收到来自冗余部分生成模块603的输出指示后，根据编码矩阵604的消息子集和校验子集输出LDPC码。

图7是本发明实施例提供的LDPC码编码器第二结构图。图7中的消息部分接收模块601、循环移位矩阵存储模块602、编码矩阵604和码输出模块605与图6中的消息部分接收模块601、循环移位矩阵存储模块602、编码矩阵604和码输出模块605分别对应相同，图7中的冗余部分生成模块603包括第一部分校验子集生成模块6031和第二部分校验子集生成模块6032。

第一部分校验子集生成模块6031，根据循环移位矩阵存储模块602中的循环移位矩阵将存储在编码矩阵604的M行消息子集按列分别并行地进行异或加，所得结果分别存入编码矩阵604用于存储第一部分校验子集的同一行的相应列中，作为第一部分校验子集的校验比特，向第二部分校验子集生成模块6032发送生成指示。

第二部分校验子集生成模块6032，接收第一部分校验子集生成模块6031的生成指示，根据循环移位矩阵存储模块602将编码矩阵604中的消息子集和已生成的校验子集进行行循环移位，根据循环移位矩阵存储模块602将循环移位后的编码矩阵604的消息子集和已生成的校验子集按列分别并行地对各列中的元素进行异或加，所得结果分别存入编码矩阵604未用于存储第二部分校验子集的同一行的相应列中，作为第二部分校验子集的校验比特。

图8是本发明实施例提供的LDPC码译码器结构图，该译码器包括LDPC码接收模块801、LDPC码存储矩阵802、循环移位模块803、校验节点产生模块804和纠错模块805。

LDPC码接收模块801，用于接收LDPC码，将所述LDPC码的消息部分和冗余部分分别划分为M个消息子集和K个校验子集，将各个消息子集和校验子集分别存储在LDPC码存储矩阵802的不同的行中。

LDPC码存储矩阵802，用于在不同的行中存储各个消息子集和校验子集，根据来自纠错模块805的纠错指示对存储的LDPC码进行纠错。

循环移位模块803，存储有预先根据LDPC码的校验矩阵产生的循环移位矩阵，接收校验节点产生模块804的移位指示，根据所述循环移位矩阵对LDPC码存储矩阵802中的元素进行行循环移位。

校验节点产生模块804，将LDPC码存储矩阵802中的元素按列分别并行地根据校验方程生成校验节点并存储，在需要继续产生校验节点时，向循环移位模块803发送移位指示。

纠错模块805，根据校验节点的值向LDPC码存储矩阵802发送纠错指示。

图8中的循环移位模块803以及图6中的冗余部分生成模块603根据循环移位矩阵对编码矩阵的元素进行行循环移位的方法均和图2中的步骤203中根据循环移位矩阵对编码矩阵中的消息子集和校验子集进行行循环移位的方法相同。

下面以采用硬判决方法进行译码的译码器为例说明图8所示的译码器。

当图8所示的译码器采用硬判决方法进行译码时，校验节点产生模块804将LDPC码存储矩阵802中的元素按列分别并行地进行异或加，将所得的加和值作为校验节点，由于各列元素是并行地进行异或加的，因此一次可以产生一组校验节点。统计不为0的校验节点生成时所用到的信息比特，当所述信息比特中某一信息比特的出现概率较高时，则说明这一信息比特出错的概率也较高，因此，纠错模块805统计所述信息比特中各个信息比特的出现概率，筛选出现概率较高的信息比特，向LDPC码存储矩阵802发送对筛选出的信息比特进行纠错的指示，LDPC码存储矩阵802根据该纠错指示对相应的信息比特进行位翻转。进行所述位翻转后，LDPC码译码器需要对翻转后的LDPC码再次进行译码，直至纠错模块805统计得到不为0的校验节点数占总的校验节点数的比率小于预定数值，则说明当前的LDPC码的误码率和误帧率已经符合要求了，这时可以停止译码，此刻LDPC码存储模块802中的LDPC码即是译码结果。

由上述技术方案可见，将LDPC码的消息部分和冗余部分分别划分为M个消息子集和K个校验子集，并分别存储在编码矩阵的不同的行中；根据LDPC码的码长和码率产生循环移位矩阵，在每次将编码矩阵中的元素按列分别进行异或加之前，通过根据所述循环移位矩阵对编码矩阵中的元素进行行循环移位，使得对于编码矩阵中的同一列，参与所述异或加的信息比特和校验比特各次不同，进而由所述异或加产生新的校验比特、构造出LDPC码，因此，通过搜索循环移位矩阵，本发明实施例即可构造出满足预定指标的LDPC码，与现有技术中大量的矩阵运算相比，本发明降低了构造LDPC码以及LDPC码编码和译码的复杂度。

由于每次将编码矩阵中的元素按列分别进行运算时，各列元素的运算是并行进行的，因而一次可产生多个校验比特，加快了构造LDPC码、以及LDPC码编码和译码的速度。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1、一种低密度校验LDPC码的构造方法，其特征在于，预先确定待构造LDPC码的码长和码率，以及用于存储LDPC码的编码矩阵的存储空间，该方法还包括以下步骤：

A、根据确定的码长和码率，将待构造LDPC码的消息部分划分为M个消息子集，将待构造LDPC码的冗余部分划分为K个校验子集，将各个消息子集分别存储在编码矩阵的不同的行中，并在所述编码矩阵中留出K行分别用于存储各个校验子集；其中，M和K均为自然数；

B、根据确定的码长和码率产生循环移位矩阵；

C、根据生成的循环移位矩阵，将编码矩阵中的元素按列分别并行地对各列中的元素进行异或加，所得各列的和值分别对应存入所述编码矩阵留出的用于存储校验子集的同一行的相应列中，作为一个校验子集的校验比特，判断采用当前的循环移位矩阵是否已产生K个校验子集，若是转入步骤D，否则，根据所述循环移位矩阵将所述编码矩阵中每一行的元素进行行循环移位后，返回步骤C；

D、根据编码矩阵中的消息子集和校验子集得到LDPC码，验证LDPC码的性能是否满足预定指标，若是，结束本流程，否则，返回步骤B。

2、如权利要求1所述的方法，其特征在于，步骤A中，

预先确定待构造LDPC码的最小行重，M是待构造LDPC码的校验矩阵的最小行重减去1得到的差；

在待构造LDPC码的消息部分的长度能够整除M时，编码矩阵的列数N是所述整除得到的商，否则，列数N是所述消息部分的长度除以M得到的商加上1的和；

在待构造LDPC码的冗余部分的长度能够整除列数N时，K是所述整除得到的商，否则，K是所述消息部分的长度除以列数N得到的商加上1的和。

3、如权利要求1所述的方法，其特征在于，步骤B具体包括：

B1、将待构造LDPC码的校验矩阵划分为用于与待构造LDPC码的消息部分相乘的第一矩阵H_s、和用于与待构造LDPC码的冗余部分相乘的第二矩阵H_p，其中，H_s是随机矩阵，H_p是结构化矩阵，H_p的结构由所述码长和码率确定；

B2、根据H_s和H_p中为1的元素所在的位置确定循环移位矩阵的元素的值和有效性；

其中，循环移位矩阵的第i行第j列的元素的值表示采用当前的循环移位矩阵对编码矩阵进行行循环移位以产生第i+1个校验子集时，对编码矩阵的第j行元素进行所述行循环移位的位数和方向；

循环移位矩阵的第i行第j列的元素的有效性表示，采用当前的循环移位矩阵将编码矩阵中的元素按列分别并行地进行异或加以产生第i+1个校验子集时，编码矩阵的第j行元素是否参与所述异或加运算，其中的i和j均是自然数。

4、如权利要求3所述的方法，其特征在于，步骤C中，

将编码矩阵中的元素按列分别并行地对各列中的元素进行异或加包括：

采用当前的循环移位矩阵将编码矩阵中的元素按列分别并行地对各列中的元素进行异或加以产生第i+1个校验子集时，如果循环移位矩阵的第i行第j列的元素有效，则编码矩阵的第j行元素参与所述异或加运算，否则不参与所述异或加运算；

根据所述循环移位矩阵将所述编码矩阵中每一行的元素进行行循环移位包括：

采用当前的循环移位矩阵对编码矩阵进行行循环移位以产生第i+1个校验子集时，按照循环移位矩阵的第i行第j列的元素的值对编码矩阵的第j行元素进行行循环移位。

5、如权利要求3所述的方法，其特征在于，步骤B中，

所述循环移位矩阵的行数不小于K减去1得到的差、列数不小于LDPC码的最大行重减去1得到的差。

6、如权利要求3所述的方法，其特征在于，步骤B2中根据H_s和H_p中为1的元素所在的位置确定循环移位矩阵的元素的值和有效性包括：

将H_p划分为行块数和列块数均为校验子集的数目的分块矩阵，其中H_p的对角线上的分块矩阵是单位阵，右上角的分块矩阵是0矩阵，左下角的分块矩阵是置换阵和0矩阵，将循环移位矩阵中与H_p的对角线上的分块矩阵对应的元素和与H_p的右上角的分块矩阵对应的元素保证为无效，循环移位矩阵中的其他元素随机产生。

7、如权利要求1所述的方法，其特征在于，步骤D中，

所述验证LDPC码的性能是否满足预定指标包括：

在LDPC码的码长小于预定长度时，采用蒙特卡洛仿真分析LDPC码的性能是否满足预定指标，在LDPC码的码长大于预定长度时，采用图论和/或密度进化理论分析LDPC码的性能是否满足预定指标。

8、一种LDPC码的编码器，其特征在于，该编码器包括消息部分接收模块、循环移位矩阵存储模块、冗余部分生成模块、编码矩阵和码输出模块；

所述消息部分接收模块，接收待构造LDPC码的消息部分，将所述消息部分划分为M个消息子集并分别存储在编码矩阵的M行中；

所述循环移位矩阵存储模块，存储有预先根据待构造LDPC码的校验矩阵产生的循环移位矩阵；

所述冗余部分生成模块，根据所述循环移位矩阵存储模块中的循环移位矩阵将存储在所述编码矩阵中的元素按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵用于存储校验子集的同一行的相应列中，作为一个校验子集的校验比特，根据循环移位矩阵对编码矩阵的元素进行行循环移位，根据循环移位矩阵将存储在所述编码矩阵的消息子集和已生成的校验子集按列分别并行地对各列中的元素进行异或加以产生下一校验子集，直至产生所有的校验子集，向所述码输出模块发送输出指示；

所述编码矩阵，用于存储消息子集和校验子集；

所述码输出模块，用于收到来自冗余部分生成模块的输出指示后，根据编码矩阵的消息子集和校验子集输出LDPC码。

9、如权利要求8所述的编码器，其特征在于，所述冗余部分生成模块包括第一部分校验子集生成模块和第二部分校验子集生成模块；

所述第一部分校验子集生成模块，根据所述循环移位矩阵存储模块中的循环移位矩阵将存储在所述编码矩阵的M行消息子集按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵用于存储第一部分校验子集的同一行的相应列中，作为第一部分校验子集的校验比特，向所述第二部分校验子集生成模块发送生成指示；

所述第二部分校验子集生成模块，接收第一部分校验子集生成模块的生成指示，根据所述循环移位矩阵存储模块将存储在所述编码矩阵中的消息子集和已生成的校验子集进行行循环移位，根据所述循环移位矩阵存储模块将循环移位后的消息子集和已生成的校验子集的元素按列分别并行地对各列中的元素进行异或加，所得结果分别存入所述编码矩阵用于存储第二部分校验子集的同一行的相应列中，作为第二部分校验子集的校验比特。

10、一种LDPC码的译码器，其特征在于，该译码器包括LDPC码接收模块、LDPC码存储矩阵、循环移位模块、校验节点产生模块和纠错模块；

所述LDPC码接收模块，用于接收LDPC码，将所述LDPC码的消息部分和冗余部分分别划分为M个消息子集和K个校验子集，将各个消息子集和校验子集分别存储在LDPC码存储矩阵的不同的行中；

所述LDPC码存储矩阵，用于在不同的行中存储各个消息子集和校验子集，根据来自纠错模块的纠错指示对存储的LDPC码进行纠错；

所述循环移位模块，存储有预先根据LDPC码的校验矩阵产生的循环移位矩阵，接收校验节点产生模块的移位指示，根据所述循环移位矩阵对LDPC码存储矩阵中的元素进行行循环移位；

所述校验节点产生模块，将LDPC码存储矩阵中的元素按列分别并行地根据校验方程生成校验节点并存储，在需要继续产生校验节点时，向所述循环移位模块发送移位指示；

所述纠错模块，根据校验节点的值向所述LDPC码存储矩阵发送纠错指示。

Images