CN107666367B - 一种编码方法及装置 - Google Patents

一种编码方法及装置 Download PDF

Info

Publication number
CN107666367B
CN107666367B CN201610614102.1A CN201610614102A CN107666367B CN 107666367 B CN107666367 B CN 107666367B CN 201610614102 A CN201610614102 A CN 201610614102A CN 107666367 B CN107666367 B CN 107666367B
Authority
CN
China
Prior art keywords
matrix
processed
data
bit
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610614102.1A
Other languages
English (en)
Other versions
CN107666367A (zh
Inventor
殷俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Zhongxing Software Co ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201610614102.1A priority Critical patent/CN107666367B/zh
Priority to EP17833531.1A priority patent/EP3493435A4/en
Priority to PCT/CN2017/094297 priority patent/WO2018019228A1/zh
Publication of CN107666367A publication Critical patent/CN107666367A/zh
Application granted granted Critical
Publication of CN107666367B publication Critical patent/CN107666367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Abstract

本发明提供一种编码方法及装置，涉及编码技术，用以提高编码的纠错性能。本发明的编码方法，包括：获取待编码数据；将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于或等于1的整数；根据所述待编码数据和所述校验码获得待发送码字；获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作。本发明主要用于编码技术中。

Description

一种编码方法及装置
技术领域
本发明涉及编码技术，尤其涉及一种编码方法及装置。
背景技术
前向纠错(Forward Error Correction，FEC)技术目前已经被广泛地应用于光通信系统中，以达到改善系统的误码率性能、提高系统通信的可靠性的目的。近年来，ITU-T针对光通信系统的迅速发展而开展了FEC码的研究，相继提出了若干与此相关的建议(如ITU-T G.707、G.975、G.709和G.975.1等)。但随着光通信系统向更大容量和更高速度发展，特别是单波速率从40G向100G甚至超100G演进时，光纤中的传输效应(如色散、偏振模色散和非线性效应等)就会严重影响传输速率和传输距离的进一步提高。为此，人们不断研究开发性能更好的FEC码型，使其获得更高的净编码增益(NCG)和更好的纠错性能，以满足光通信系统高速发展的需要。
FEC从时间和性能上先后经历了三代。第一代FEC，采用硬判决分组码，典型的代表是RS(255，239)，已经被写入ITU-T G.709和ITU-T G.975标准，在光通信领域获得了广泛的应用；第二代FEC，采用硬判决级联码，综合应用级联、交织、迭代译码等技术，有效提高了FEC的纠错能力。ITU-T G.975.1标准收录了8种第二代FEC算法，可支持10G和40G的系统长距离传输需求。第三代为软判决FEC，随着光纤中单波速率向100G演进，相干接收技术的应用再加上集成电路技术的飞速发展使得软判决FEC的应用成为可能。软判决FEC采用较大的码型结构开销，15％～20％，当输出BER＝1E-15时，净编码增益达到11dB左右，可支持100G甚至超100G系统的长距离传输需求。
常见的光通信软判决FEC算法包括Turbo乘积码(Turbo Product Code，TPC)和低密度奇偶校验码(Low Density Parity Check Code，LDPC)。其中对于Turbo乘积码，它的编码是由分组码进行块状的组合而形成一个多维度的数据块，这些数据块都是独立的编解码单元，在接收端译码器将对这些独立的数据块分别进行译码操作。
根据香农定理，各个码字之间的相关性越强，对应的编码纠错性能越好，Turbo乘积码是有限长度且独立的码块单元，码间相关性比较差。而且，根据Turbo乘积码的编码方式，由于在解码过程中采用了横竖交替的BCH(Bose、Ray、Hocquenghem的缩写)译码方式，会存在一个死锁结构。这个死锁结构无论横向译码或者纵向译码都不能成功，它将导致Turbo乘积码有一个理论上的误码平台。
发明内容
有鉴于此，本发明提供一种编码方法及装置，以提高编码的纠错性能。
为解决上述技术问题，本发明提供一种编码方法，包括：
获取待编码数据；
将所述待编码数据与预先设置的FIFO(First In First Out，先进先出)存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于或等于1的整数；
根据所述待编码数据和所述校验码获得待发送码字；
获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；
对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作。
其中，所述将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码包括：
将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵；其中所述FIFO存储器中的每个数据都为正方形矩阵；
如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵；
如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则对所述数据比特矩阵进行填充，填充后的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；
对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
其中，所述根据所述待编码数据和所述校验码获得待发送码字，包括：
利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；
利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
其中，所述获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中包括：
如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，则将所述数据比特矩阵、所述第一校验矩阵形成的矩阵作为所述待处理矩阵；如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵；
获取所述待处理矩阵的行数和列数；
若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。
其中，所述将所述待处理矩阵转化成方形矩阵，包括：
获取扩展的校验位列向量；
利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
其中，所述对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，包括：
对于所述FIFO存储器中的待处理矩阵，按照以下任意一种方式进行矩阵行列变换操作：
将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵；
将所述待处理矩阵进行转置操作，获得变换后的待处理矩阵；
将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
其中，在所述待处理矩阵和所述待处理矩阵经过所述FIFO存储器并进行矩阵行列变换操作后所获得的N个新的矩阵中，至少两个矩阵的相对位置为转置变换的关系，且所述待处理矩阵和所述N个新的矩阵互不相同；所述校验码的在所述矩阵行列变换操作后按照预定要求分散在所有的参加线性分组编码的行向量上。
其中，在所述获取待编码数据之前，所述方法还包括：
将所述FIFO存储器中的数据初始化为全0或者预设数据或者为与前N个待编码数据相关的数据。
第二方面，本发明提供一种编码装置，包括：
数据获取模块，用于获取待编码数据；
校验码获取模块，用于将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于或等于1的整数；
待发送码字获取模块，用于根据所述待编码数据和所述校验码获得待发送码字；
存储模块，用于获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；
矩阵变换模块，用于对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作。
其中，所述校验码获取模块包括：
矩阵拼接子模块，用于将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵；其中所述FIFO存储器中的每个数据都为正方形矩阵；
第一校验矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵；
信息位比特矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则对所述数据比特矩阵进行填充，填充后的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；
第二校验矩阵获取子模块，用于对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
其中，所述待发送码字获取模块具体用于：
利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；
利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
其中，所述存储模块包括：
第一待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，则将所述数据比特矩阵和所述第一校验矩阵形成的矩阵作为所述待处理矩阵；
第二待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵；
信息获取子模块，用于获取所述待处理矩阵的行数和列数；
矩阵处理子模块，用于若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。
其中，所述矩阵处理子模块包括：
获取扩展的校验位列向量；
利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
其中，所述矩阵变换模块具体用于按照以下任意一种方式对所述待处理矩阵进行矩阵行列变换操作：
将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵；
将所述待处理矩阵进行转置操作，获得变换后的待处理矩阵；
将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
其中，所述装置还包括：
初始化模块，用于将所述FIFO存储器中的数据初始化为全0或者预设数据或者为与前N个待编码数据相关的数据。
本发明的上述技术方案的有益效果如下：
在本发明实施例中，在对待编码数据进行编码时，是将待编码数据和FIFO中的数据一起进行编码，从而增强了相邻码型结构间的相关性，相当于增加了编码的码长；同时，在本发明实施例中，通过对FIFO存储器中待处理矩阵按照预定映射关系进行矩阵行列变换操作，使得所述待处理矩阵中各元素的位置发生改变，因此，利用本发明实施例的方案使得在解码时除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。因此，利用本发明实施例的方案提高了编码的纠错性能。
附图说明
图1为本发明实施例一的编码方法的流程图；
图2为本发明实施例二的编码方法的流程图；
图3为本发明实施例二中矩阵变化的示意图；
图4为本发明实施例三中矩阵变化的示意图；
图5为本发明实施例三的编码方法的流程图；
图6为本发明实施例四中矩阵变化的示意图；
图7为本发明实施例四的编码方法的流程图；
图8为本发明实施例五的编码装置的示意图；
图9为本发明实施例五的编码装置的结构图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本发明实施例一的编码方法，包括：
步骤101、获取待编码数据。
步骤102、将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码。
其中，所述FIFO存储器的深度为N，N为大于或等于1的整数，其中所述FIFO存储器中的每个数据都为正方形矩阵。
当第一次执行本发明实施例的方法时，所述FIFO存储器中的数据可初始化为全0或者其他收发端约定的预定数据。而后续再执行本发明实施例的方法时，在FIFO存储中还存储有与上一次或上几次待编码数据相关的数据，即上一次或上几次依据本发明实施例的方案(步骤101-105)的结果。也即，每次依照本发明实施例的方案的处理结果是按照先进先出的顺序存储到FIFO存储中，并作为下次执行本发明实施例方案的参数。
其中，此步骤包括：
(1)将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵。
(2)如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵。
(3)如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则对所述数据比特矩阵进行填充，填充后的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
步骤103、根据所述待编码数据和所述校验码获得待发送码字。
根据步骤102的结果，在此步骤中，利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
步骤104、获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中。
在具体应用中，此步骤包括：
如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，则将所述数据比特矩阵和所述第一校验矩阵形成的矩阵作为所述待处理矩阵；如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵。
获取所述待处理矩阵的行数和列数。若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。具体的，在将所述待处理矩阵转化成方形矩阵的过程中，获取扩展的校验位列向量，然后利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
步骤105、对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作。
在进行矩阵行列变换操作时，对于所述FIFO存储器中的待处理矩阵，按照以下任意一种方式进行矩阵行列变换操作：
方式一、将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵；
方式二、将所述待处理矩阵进行转置操作，获得变换后的待处理矩阵；
方式三、将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
对于接下来获得的待编码数据，可按照上述方式进行处理。
由上可以看出，在本发明实施例中，在对待编码数据进行编码时，是将待编码数据和FIFO中的数据一起进行编码，从而增强了相邻码型结构间的相关性，相当于增加了编码的码长；同时，在本发明实施例中，通过对FIFO存储器中待处理矩阵按照预定映射关系进行矩阵行列变换操作，使得所述待处理矩阵中各元素的位置发生改变，因此，利用本发明实施例的方案使得在解码时除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。因此，利用本发明实施例的方案提高了编码的纠错性能。
如图2所示，本发明实施例二的编码方法，包括：
步骤201、设置深度为N的FIFO存储器，初始化FIFO中的N块数据。
其中，FIFO的深度N为大于等于1的正整数，且其中的N块数据可初始化为全0或者其它收发端约定的预设数据。FIFO中的这N块数据是正方形的。在此，假设每块数据为k×k的方形矩阵。FIFO在初始化完成后将按照先进先出的规则依次存放之前N次发送给接收端的码字的备份。
步骤202、将待编码数据与FIFO存储器中的数据一起进行线性分组编码得到校验码，然后将待编码数据与校验码一起发送到信道中。
在此，如图3所示，假设待编码数据为I矩阵(图3中按照发送顺序依次记为I0、I1、I2…、In)，I是k行×m列(m<k)的数据比特矩阵。将数据比特矩阵I和FIFO存储器中的N个数据拼接在一起形成一个k行×(N×k+m)列的拼接比特矩阵，即为线性分组编码的信息位数据。
假设采取的线性分组编码结构为(n’，k’)，其中k’为信息位长度，n’为码字长度，如果数据比特矩阵I和N个数据拼接形成的拼接比特矩阵的列数(N×k+m)小于k’，则可以在带编码数据对应的I矩阵中添加m’列收发端约定的信息填充位A，直到矩阵N加上矩阵I和A的比特矩阵列数(N×k+m+m’)等于k’，此时获得的矩阵称为信息位比特矩阵，然后再对信息位比特矩阵进行编码。如果数据比特矩阵I和N个数据拼接形成的拼接比特矩阵的列数(N×k+m)等于k’，则直接利用拼接比特矩阵进行后续的编码。
如果数据比特矩阵I和N个数据拼接形成的拼接比特矩阵的列数(N×k+m)小于k’，在此对k行×k’列的信息位比特矩阵逐行进行线性分组编码，得到一个k行×(k’+p)列的矩阵，其中p列为校验位(parity)的长度。在此，设由通过线性分组编码获得的新增的k行×p列矩阵为校验矩阵P。则待发送码字为待编码数据对应的矩阵I加上校验矩阵P，这样我们就得到整个k行×(m+p)列的待发送码字。
如果数据比特矩阵I和N个数据拼接形成的拼接比特矩阵的列数(N×k+m)等于k’，在此是对所述拼接比特矩阵逐行进行线性分组编码，获得校验矩阵。此时，待发送码字为待编码数据对应的矩阵I加上校验矩阵P。
将矩阵I+矩阵P的结果作为待发送码字，发送到信道中。
步骤203、将待发送码字对应的待处理矩阵存储到FIFO存储器中。
其中，FIFO存储器中的数据按照先进先出的规则来存储。
在此步骤中，待发送码字对应的待处理矩阵为矩阵I、填充信息位A以及校验矩阵P的和，也就是将整个k行×(m+m’+p)列的码字备份到FIFO存储器中。
如果(m+m’+p)小于k，此时可以对步骤202中所述的完整的线性分组码行向量(长度为N×k+m+m’+p)通过奇偶校验运算等方式得到扩展的校验位列向量，直到待处理矩阵份的数据位宽的和等于k。通过填充，就得到了k行×k列的方形矩阵数据。
将得到的k行×k列的方形矩阵数据备份写入到FIFO第1个位置中，FIFO中的第|2—N|个位置的数据将由FIFO第|1—(N-1)|个位置的码字取代，FIFO第N位置的数据将被丢弃。
步骤204、将FIFO中的N块数据根据各自的位置按照预定映射关系作相应的矩阵行列变换操作得到新的矩阵。
这里的矩阵变换只是将原矩阵中的各个元素按照固定的映射关系改变了位置，且改变位置后元素的值不发生变化。图3中所示码块中的旋转箭头表示矩阵行列变换操作，这里的矩阵变换只是将原矩阵中的各个元素按照固定的映射关系改变了位置，且改变位置后元素的值不发生变化。这里的矩阵行列变换包括所有可以将矩阵进行打散(又称为交织，分散等)的有映射关系的行列变换，目的就是对TPC中出现的死锁进行破解。
对于同一个待处理矩阵，由步骤203产生的待处理矩阵、以及该待处理矩阵备份到FIFO中后，经历N个位置以及N次矩阵变换，将产生N+1种形式，在这N+1个形式中至少有两个矩阵的相对位置为转置变换的关系。并且，P矩阵中的元素尽量在行列变换后按照预定要求(如尽量多的)分散在所有的参加编码的行向量上，这样可以增码字之间的相关性。
如果有新的待编码数据，则需要重新完成上述步骤202至步骤204的整个过程。
在本发明实施例中，在对待编码数据进行编码时，是将待编码数据和FIFO中的数据一起进行编码，从而增强了相邻码型结构间的相关性，相当于增加了编码的码长；同时，在本发明实施例中，通过对FIFO存储器中待处理矩阵按照预定映射关系进行矩阵行列变换操作，使得所述待处理矩阵中各元素的位置发生改变，因此，利用本发明实施例的方案使得在解码时除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。因此，利用本发明实施例的方案提高了编码的纠错性能。
以下，结合实施例三和实施例四详细描述一下本发明实施例的编码的实现过程。
图4为本发明实施例三中矩阵变化的示意图。如图5所示，本实施例三的编码方法包括：
步骤401、设计一个深度为2的存储器FIFO，同时将2块数据初始化为全0。
设每块数据为k×k的方形矩阵，图4中所示的k＝513/3＝171。在此将FIFO容器中的每个数据称为码字。
步骤402、将待编码数据与FIFO存储器中的数据一起进行BCH(511,484)编码得到校验码，然后将待编码数据与校验码一起发送到信道中。
设待编码数据为I矩阵(图4中按照发送顺序依次记为I0、I1、I2…、In)，I是k×m＝171行×(484-171×2-1)列＝171行×141列的数据比特矩阵，则I矩阵将和2个数据拼接在一起形成一个171行×483列的拼接比特矩阵，该拼接比特矩阵为线性分组编码的信息位数据。
在此，采用线性分组编码结构为BCH(511，484)，则矩阵I将和2个数据拼接在一起形成的拼接比特矩阵的列数为483，小于484，在此，在矩阵I的最右侧添加1列全零列或01交替列，并将这1列全0列或01交替列记为矩阵A，这样I矩阵、矩阵A以及2个数据拼接在一起形成的信息位比特矩阵的列数就等于484，然后再对信息位比特矩阵进行BCH(511，484)的编码。
对171行×484列的信息位比特矩阵逐行进行线性分组编码，得到一个171行×(171×2+141+1+27)列＝171行×511列的矩阵，其中新增的27列为校验位(parity)的长度。设由线性分组编码获得的新增的171行×27列矩阵为校验矩阵P，则待发送码字为I矩阵加上校验矩阵P，这样就得到整个171行×(141+27)列＝171行×168列的待发送码字。
将P+I组成的待发送码字发送到信道中。
步骤403、步骤402的同时，将待发送码字对应的待处理矩阵存储到FIFO存储器中。
其中，FIFO存储器中的数据按照先进先出的规则来存储。
将I矩阵、矩阵A以及校验矩阵P进行复制，也就是将整个171行×(141+1+27)列＝171行×169列的待处理矩阵进行复制备份。
此时矩阵I+A+P组成的待处理矩阵的列数为169，小于171列，此时对步骤402中所述的完整的线性分组码行向量(长度为2×171+141+1+27＝511)通过奇偶校验运算得到两列扩展的校验位列向量，这样一来就得到了171行×171列的方形矩阵数据。
将得到的171行×171列的方形矩阵数据备份写入到FIFO第1个位置中去，之前存储器FIFO第2个位置的码字将由之前存储器FIFO第1个位置的码字备份取代，之前存储器FIFO第2位置的码字备份将被丢弃。
步骤404、在步骤403完成后，存储器FIFO中的2块数据根据各自的位置作相应的矩阵行列变换操作得到新的矩阵。
在本发明实施例中，可通过至少以下三种方式记性矩阵行列变换操作。
方式一、对第1块初始码字方形矩阵从第一列开始向下循环移位1位(可对应matlab的circshift操作)，第2列向下循环移位2位，第k列向下循环移位k位，如此直到方形矩阵所有列都完成循环移位后即形成新的临时码字矩阵，然后再对新的临时码字矩阵的从第一行开始向左循环移位1位(可对应matlab的circshift操作)，第2行向左循环移位2位，第k行向左循环移位k位，如此直到方形临时矩阵所有行都完成循环移位即生成存储器FIFO第一块新的码字矩阵。第2块码字矩阵在步骤3产生的第2块初始码字方形矩阵的基础上做转置操作即可生成存储器FIFO第2块新的码字矩阵。
方式二、对第1块初始码字方形矩阵从第一行开始向左循环移位1位(可对应matlab的circshift操作)，第2行向左循环移位2位，第k行向左循环移位k位，如此直到方形矩阵所有行都完成循环移位即生成存储器FIFO第1块新的码字矩阵。第2块码字矩阵在第2块初始码字矩阵的基础上做转置操作即可生成存储器FIFO第2块新的码字矩阵。
方式三、对第1块码字矩阵在第1块初始码字矩阵的基础上做转置操作即生成存储器FIFO第1块新的码字矩阵。对第2块初始码字方形矩阵从第一行开始向左循环移位1位(可对应matlab的circshift操作)，第2行向左循环移位2位，第k行向左循环移位k位，如此直到方形矩阵所有行都完成循环移位即生成存储器FIFO第2块新的码字矩阵。
在以上三种方式中，其中按照方式一进行的矩阵行列变换操作获得的相关性最好。
图4中所示码块中的旋转箭头表示矩阵行列变换操作，这里的矩阵变换只是将原矩阵中的各个元素按照固定的映射关系改变了位置，且改变位置后元素的值不发生变化。这里的矩阵行列变换包括所有可以将矩阵进行打散的行列变换，目的就是对TPC中出现的死锁进行破解。
对于同一个待处理矩阵，由步骤403产生的待处理矩阵、以及该待处理矩阵备份到FIFO中后，经历FIFO中的2个位置以及2次矩阵行列变换，将产生3种码字形式，这3个码字形式中有两个码字的相对位置为转置变换的关系，它们是由步骤403产生的发送码字备份与存储器FIFO中第2个位置矩阵变换后的码字矩阵。并且，P矩阵中的元素尽量在行列变换后尽量多的分散在所有的参加编码的行向量上，这样可以增码字之间的相关性。
如果有新的待编码数据，则需要重新完成上述步骤402至步骤404整个过程。
通过上面方法产生的码字一方面将相邻几个码字一起进行编码从而增强了相邻码型结构间的相关性，相当于增加了码长；另一方面，此码型结构在解码过程中除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。在接收端进行译码的之后需要连续接收到3个码字块后进行解码，接收端也可采用同样的FIFO存储机制对新接收到的码字进行更新解码，同时对接收到的码字的填充列向量以及扩展列向量操作，均需要跟发送端按照约定保持一致。
图6为本发明实施例四的矩阵变化的示意图。如图7所示，本实施例四的编码方法包括：
步骤501、设计一个深度为3的存储器FIFO，同时将3块数据初始化为0和1交替出现。
设每块数据为k×k的方形矩阵，图6中所示的k＝512/4＝128。
步骤502、将待编码数据与FIFO存储器中的数据一起进行BCH(511,484)编码得到校验码，然后将待编码数据与校验码一起发送到信道中。
设待编码数据为I矩阵(图6中按照发送顺序依次记为I0、I1、I2…、In)，I是k×m＝128行×(484-128×3-2)列＝128行×98列的数据比特矩阵，则I矩阵将和3个数据拼接在一起形成一个128行×482列的拼接比特矩阵，该拼接比特矩阵为线性分组编码的信息位数据。
在此，采用线性分组编码结构为BCH(511，484)，则I矩阵将和3个数据拼接在一起形成的拼接比特矩阵的列数482，小于484，在此，在I矩阵的最右侧添加2列全零列或01交替列，并将这2列全零列或01交替列记为矩阵A，这样I矩阵、矩阵A以及3个数据拼接在一起形成的信息位比特矩阵的列数就等于484，然后再对信息位比特矩阵进行BCH(511，484)的编码。
对128行×484列的信息位矩阵逐行进行线性分组编码，得到一个128行×(128×3+98+2+27)列＝128行×511列的矩阵，其中新增的27列为校验位(parity)的长度，设由线性编码获得的新增的128行×27列矩阵为校验矩阵P，则待发送码字为待发送信息矩阵I加上校验矩阵P，这样就得到整个128行×(98+27)列＝128行×125列的待发送码字。
将P+I组成的待发送码字发送到信道中。
步骤503、步骤502的同时，将待发送码字对应的待处理矩阵存储到FIFO存储器中。
其中，FIFO存储器中的数据按照先进先出的规则来存储。
将I矩阵、矩阵A以及校验矩阵P进行复制，也就是将整个128行×(98+2+27)列＝128行×127的待处理矩阵进行复制备份。
此时矩阵I+A+P组成的待处理矩阵的列数为127，小于128列，此时对步骤502中所述的完整的线性分组码行向量(长度为2×128+98+2+27＝511)通过奇偶校验运算得到一列扩展的校验位列向量，这样一来就得到了128行×128列的方形矩阵数据。
将得到的128行×128列的方形矩阵数据备份写入到FIFO第1个位置中去，之前存储器FIFO第2个位置的码字将由之前存储器FIFO第1个位置的码字备份取代，之前存储器FIFO第3个位置的码字将由之前存储器FIFO第2个位置的码字备份取代，之前存储器FIFO第3位置的码字备份将被丢弃。
步骤504、在步骤503完成后，存储器FIFO中的3块数据根据各自的位置作相应的矩阵行列变换操作得到新的矩阵。
具体的，对第1块初始码字方形矩阵从第一行开始向右循环移位2位(可对应matlab的circshift操作)，第2行向右循环移位4位，第k行向右循环移位k×2位，如此直到方形矩阵所有行都完成循环移位即形成新的码字矩阵；第2块码字矩阵在第2块初始码字矩阵的基础上做转置操作形成新的矩阵；第3块码字矩阵在第3块初始码字矩阵的基础上对第3块初始码字方形矩阵从第一行开始向右循环移位2位(可对应matlab的circshift操作)，第2行向右循环移位4位，第k行向右循环移位k+2位，如此直到方形矩阵所有行都完成循环移位即形成新的第3块码字矩阵。
图6中所示码块中的旋转箭头表示矩阵行列变换操作，这里的矩阵变换只是将原矩阵中的各个元素按照固定的映射关系改变了位置，且改变位置后元素的值不发生变化。这里的矩阵行列变换包括所有可以将矩阵进行打散的行列变换，目的就是对TPC中出现的死锁进行破解。
对于同一个待处理矩阵，由步骤503产生的待处理矩阵、以及该待处理矩阵备份到FIFO中后，经历FIFO中的3个位置以及3次矩阵行列变换，将产生4种码字形式，这4个码字形式中有两个码字的相对位置为转置变换的关系，它们是存储器FIFO中第1个位置矩阵变换后的码字矩阵与存储器FIFO中第2个位置矩阵变换后的码字矩阵。并且，P矩阵中的元素尽量在行列变换后尽量多的分散在所有的参加编码的行向量上，这样可以增码字之间的相关性。
如果有新的待编码数据，则需要重新完成上述步骤502至步骤504整个过程。
通过上面方法产生的码字一方面将相邻几个码字一起进行编码从而增强了相邻码型结构间的相关性，相当于增加了码长；另一方面，此码型结构在解码过程中除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。在接收端进行译码的之后需要连续接收到4个码字块后进行解码，接收端也可采用同样的FIFO存储机制对新接收到的码字进行更新解码，同时对接收到的码字的填充列向量以及扩展列向量操作，均需要跟发送端按照约定保持一致。
如图8所示，本发明实施例五的编码装置，包括：
数据获取模块801，用于获取待编码数据；
校验码获取模块802，用于将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于或等于1的整数；
待发送码字获取模块803，用于根据所述待编码数据和所述校验码获得待发送码字；
存储模块804，用于获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；
矩阵变换模块805，用于对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作。
其中，所述校验码获取模块包括：
矩阵拼接子模块，用于将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵；其中所述FIFO存储器中的每个数据都为正方形矩阵；
第一校验矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵；
信息位比特矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则对所述数据比特矩阵进行填充获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；
第二校验矩阵获取子模块，用于对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
其中，所述待发送码字获取模块803具体用于：利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
其中，所述存储模块804包括：
第一待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，则将所述数据比特矩阵和所述第一校验矩阵形成的矩阵作为所述待处理矩阵；
第二待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵；
信息获取子模块，用于获取所述待处理矩阵的行数和列数；
矩阵处理子模块，用于若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。
其中，所述矩阵处理子模块包括：获取扩展的校验位列向量；利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
其中，所述矩阵变换模块805具体用于按照以下任意一种方式对所述待处理矩阵进行矩阵行列变换操作：
(1)将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵；
(2)将所述待处理矩阵进行转置操作，获得变换后的待处理矩阵；
(3)将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
如图9所示，为进一步提高编码效率，所述装置还包括：初始化模块806，用于将所述FIFO存储器中的数据初始化为全0或者预设数据或者为与前N个待编码数据相关的数据。
本发明所述装置的工作原理可参照前述方法实施例的描述。
在本发明实施例中，在对待编码数据进行编码时，是将待编码数据和FIFO中的数据一起进行编码，从而增强了相邻码型结构间的相关性，相当于增加了编码的码长；同时，在本发明实施例中，通过对FIFO存储器中待处理矩阵按照预定映射关系进行矩阵行列变换操作，使得所述待处理矩阵中各元素的位置发生改变，因此，利用本发明实施例的方案使得在解码时除了TPC横竖交替的译码方式，还增加了斜方向的BCH译码步骤，从而打破了Turbo乘积码中存在的死锁结构，可以得到一个更优的误码平台。因此，利用本发明实施例的方案提高了编码的纠错性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种编码方法，其特征在于，包括：
获取待编码数据；
将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于1的整数；
根据所述待编码数据和所述校验码获得待发送码字；
获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；
对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作；
所述对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，包括：将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵。
2.根据权利要求1所述方法，其特征在于，所述将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码包括：
将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵；其中所述FIFO存储器中的每个数据都为正方形矩阵；
如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵；
如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则对所述数据比特矩阵进行填充，填充后的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；
对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
3.根据权利要求2所述的方法，其特征在于，所述根据所述待编码数据和所述校验码获得待发送码字，包括：
利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；
利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
4.根据权利要求2所述的方法，其特征在于，所述获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中包括：
如果所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度，则将所述数据比特矩阵、所述第一校验矩阵形成的矩阵作为所述待处理矩阵；如果所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵；
获取所述待处理矩阵的行数和列数；
若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。
5.根据权利要求4所述的方法，其特征在于，所述将所述待处理矩阵转化成方形矩阵，包括：
获取扩展的校验位列向量；
利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
6.根据权利要求1所述的方法，其特征在于，所述对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，还包括：
将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
7.根据权利要求6所述的方法，其特征在于，在所述待处理矩阵和所述待处理矩阵经过所述FIFO存储器并进行矩阵行列变换操作后所获得的N个新的矩阵中，至少两个矩阵的相对位置为转置变换的关系，且所述待处理矩阵和所述N个新的矩阵互不相同；
所述校验码的在所述矩阵行列变换操作后按照预定要求分散在所有的参加线性分组编码的行向量上。
8.根据权利要求1-7任一所述的方法，其特征在于，在所述获取待编码数据之前，所述方法还包括：
将所述FIFO存储器中的数据初始化为全0或者预设数据或者为与前N个待编码数据相关的数据。
9.一种编码装置，其特征在于，包括：
数据获取模块，用于获取待编码数据；
校验码获取模块，用于将所述待编码数据与预先设置的先进先出FIFO存储器中的数据一起进行线性分组编码，获得校验码；其中，所述FIFO存储器的深度为N，N为大于1的整数；
待发送码字获取模块，用于根据所述待编码数据和所述校验码获得待发送码字；
存储模块，用于获取所述待发送码字对应的待处理矩阵，并将所述待处理矩阵存储到所述FIFO存储器中；
矩阵变换模块，用于对所述FIFO存储器中的待处理矩阵按照预定映射关系进行矩阵行列变换操作，得到新的矩阵；其中所述矩阵行列变换操作指的是改变所述待处理矩阵中各元素的位置但不改变各元素的值的操作；
所述矩阵变换模块具体用于按照以下方式对所述待处理矩阵进行矩阵行列变换操作：将所述待处理矩阵从所述待处理矩阵的第一列开始向下循环移位任意位，直到所有列完成移位，形成临时待处理矩阵；将所述临时待处理矩阵从第一行开始向左循环移位任意位，直到所有行完成移位，获得变换后的待处理矩阵。
10.根据权利要求9所述的装置，其特征在于，所述校验码获取模块包括：
矩阵拼接子模块，用于将所述待编码数据对应的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，形成拼接比特矩阵；其中所述FIFO存储器中的每个数据都为正方形矩阵；
第一校验矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，对所述拼接比特矩阵逐行进行线性分组编码，获得第一校验矩阵；
信息位比特矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则对所述数据比特矩阵进行填充，填充后的数据比特矩阵和所述FIFO存储器中的N个数据进行拼接，获得信息位比特矩阵，以使所述信息位比特矩阵的列数等于所述信息位长度；
第二校验矩阵获取子模块，用于对所述信息位比特矩阵逐行进行线性分组编码，获得第二校验矩阵。
11.根据权利要求10所述的装置，其特征在于，所述待发送码字获取模块具体用于：
利用所述数据比特矩阵和所述第一校验矩阵组成所述待发送码字，或者；
利用所述数据比特矩阵和所述第二校验矩阵组成所述待发送码字。
12.根据权利要求10所述的装置，其特征在于，所述存储模块包括：
第一待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数等于预设的线性分组编码结构的信息位长度时，则将所述数据比特矩阵和所述第一校验矩阵形成的矩阵作为所述待处理矩阵；
第二待处理矩阵获取子模块，用于在所述拼接比特矩阵的列数小于预设的线性分组编码结构的信息位长度时，则将所述填充后的数据比特矩阵和所述第二校验矩阵形成的矩阵作为所述待处理矩阵；
信息获取子模块，用于获取所述待处理矩阵的行数和列数；
矩阵处理子模块，用于若所述待处理矩阵的列数小于行数，将所述待处理矩阵转化成方形矩阵，并将所述方形矩阵按照先进先出的原则存储到所述FIFO存储器中。
13.根据权利要求12所述的装置，其特征在于，所述矩阵处理子模块包括：
获取扩展的校验位列向量；
利用所述扩展的校验位列向量对所述待处理矩阵进行填充，直到填充后的所述待处理矩阵的行数和列数相等。
14.根据权利要求9所述的装置，其特征在于，所述矩阵变换模块具体还用于按照以下方式对所述待处理矩阵进行矩阵行列变换操作：
将所述待处理矩阵从所述待处理矩阵的第一行开始向左循环移位任意位，直到所有行完成移位，形成变换后的待处理矩阵。
15.根据权利要求9-14任一所述的装置，其特征在于，所述装置还包括：
初始化模块，用于将所述FIFO存储器中的数据初始化为全0或者预设数据或者为与前N个待编码数据相关的数据。
CN201610614102.1A 2016-07-29 2016-07-29 一种编码方法及装置 Active CN107666367B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610614102.1A CN107666367B (zh) 2016-07-29 2016-07-29 一种编码方法及装置
EP17833531.1A EP3493435A4 (en) 2016-07-29 2017-07-25 CODING METHOD AND DEVICE
PCT/CN2017/094297 WO2018019228A1 (zh) 2016-07-29 2017-07-25 一种编码方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610614102.1A CN107666367B (zh) 2016-07-29 2016-07-29 一种编码方法及装置

Publications (2)

Publication Number Publication Date
CN107666367A CN107666367A (zh) 2018-02-06
CN107666367B true CN107666367B (zh) 2023-01-03

Family

ID=61015664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610614102.1A Active CN107666367B (zh) 2016-07-29 2016-07-29 一种编码方法及装置

Country Status (3)

Country Link
EP (1) EP3493435A4 (zh)
CN (1) CN107666367B (zh)
WO (1) WO2018019228A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111277355B (zh) * 2018-12-04 2022-08-12 深圳市中兴微电子技术有限公司 一种tpc译码中纠死锁的方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101340193A (zh) * 2008-08-12 2009-01-07 普天信息技术研究院有限公司 一种低密度校验码的构造方法、编码器和译码器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
CN100486150C (zh) * 2005-01-23 2009-05-06 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
CN100539438C (zh) * 2006-12-15 2009-09-09 武汉大学 用于数据可靠存储或传输的编码和解码方法及系统
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
CN100566183C (zh) * 2007-09-06 2009-12-02 上海交通大学 分层准循环扩展构造的ldpc码的编码器
CN102130695B (zh) * 2010-01-15 2013-06-12 中兴通讯股份有限公司 一种级联码的译码方法及装置
CN102082629B (zh) * 2010-12-15 2013-06-19 烽火通信科技股份有限公司 一种基于10g epon onu中的fec硬件编码方法及电路
GB2487232B (en) * 2011-01-14 2013-10-23 Toshiba Res Europ Ltd Turbo decoding bit flipping
US8751910B2 (en) * 2011-04-13 2014-06-10 Cortina Systems, Inc. Staircase forward error correction coding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101340193A (zh) * 2008-08-12 2009-01-07 普天信息技术研究院有限公司 一种低密度校验码的构造方法、编码器和译码器

Also Published As

Publication number Publication date
WO2018019228A1 (zh) 2018-02-01
CN107666367A (zh) 2018-02-06
EP3493435A4 (en) 2020-04-08
EP3493435A1 (en) 2019-06-05

Similar Documents

Publication Publication Date Title
US10320425B2 (en) Staircase forward error correction coding
JP5976960B2 (ja) 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたｌｄｐｃ符号のための設計
KR101496182B1 (ko) 최소거리가 확장된 극 부호 생성 방법 및 장치
CA3193950C (en) Forward error correction with compression coding
US20050010847A1 (en) Systems and processes for fast encoding of hamming codes
WO2014122772A1 (ja) 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法
US8418034B2 (en) Systems, methods, apparatus and computer program products for highly reliable file delivery using compound and braided FEC encoding and decoding
KR20120091001A (ko) Ｌｄｐｃ 컨벌루션 코드를 사용하여 ｇｎｓｓ 신호 데이터를 통신하는 방법 및 그 시스템
EP1641128A1 (en) Method and device for delivering punctured code words encoded with a LDPC code.
CN111858169A (zh) 一种数据恢复方法、系统及相关组件
CN101764620B (zh) 用于使用信道代码解码的装置和方法
CN109787641B (zh) staircase码的解码方法、装置及存储介质
US8413025B2 (en) Method of handling packet loss using error-correcting codes and block rearrangement
CN107666367B (zh) 一种编码方法及装置
WO2012167564A1 (zh) 一种编码方法、译码方法及编码装置、译码装置
WO2020183525A1 (ja) 符号化装置、復号装置、及び誤り訂正装置
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
EP3614592A1 (en) Encoding method and device
KR101436973B1 (ko) 슈퍼차지드 코드들
WO2021197104A1 (zh) 用于数据通信的编码方法及装置
CN105556852A (zh) 用于共享公共硬件资源的不同的低密度奇偶校验(ldpc)码的低密度奇偶校验编码
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
JP2015050541A (ja) インタリーブ装置、デインタリーブ装置、インタリーブ方法、デインタリーブ方法
JP2015032885A (ja) 符号化装置及び復号装置
JP2009152781A (ja) エラー訂正回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230927

Address after: Building 3, ZTE Building, Optics Valley Industrial Park, East Lake New Technology Development Zone, Wuhan City, Hubei Province, 430070

Patentee after: Wuhan Zhongxing Software Co.,Ltd.

Address before: 518057 Zhongxing building, science and technology south road, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee before: ZTE Corp.