WO2012167564A1

WO2012167564A1 - 一种编码方法、译码方法及编码装置、译码装置

Info

Publication number: WO2012167564A1
Application number: PCT/CN2011/082362
Authority: WO
Inventors: 肖治宇; 常德远; 喻凡
Original assignee: 华为技术有限公司
Priority date: 2011-11-17
Filing date: 2011-11-17
Publication date: 2012-12-13
Also published as: US9112533B2; EP2731270A1; EP2731270A4; CN102725964A; CN102725964B; US20130132803A1

Abstract

本发明实施例提供了一种编译码方法及装置，涉及通信领域，降低了单次处理信息的码长。编码方法：将输入的K比特信息平均分为n组，以k1、k2……kn表示各分组的信息；将第ki组信息与第ki-1、ki-2……ki-n+1组的n-1个已编码码字Vi-1、Vi-2……Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，已编码码字为历史信息；对待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi;输出已编码码字V1、V2……Vn；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，N个子矩阵按列平均分为n组，每组包括N/n个子矩阵。本发明实施例用于编码、译码。

Description

一种编码方法、译码方法及编码装置、译码装置技术领域

本发明涉及通信领域，尤其涉及一种编码方法、译码方法及编码装置、译码装置。

背景技术

在目前普遍采用的高速信息传输系统中，通常需要在发送端对所要发送的信息进行 FEC(Forward Error Correction ,前向纠错）编码，在接收端，通过相应的 FEC译码器纠正传输链路中的错误并输出需要的信息。其中， FEC 即是指信息在被发送之前预先对其按一定的格式进行处理，在接收端则按规定的算法进行解码以达到找出错码并纠错的这样一种技术。

随着高速信息传输系统的发展，对 FEC技术也提出了更高的要求。高性能，高流量，低实现难度的 FEC编码译码器成为系统设计的关键。使用具有较高传输性能的 LDPC ( Low Density Parity Code , 低密度奇偶校验码）码传输信息逐渐成为 F E C技术的主流编码方式。

LDPC 码是一类具有可逼近香农限的具有增益特性的 FEC 码字。 LDPC编译码都是针对单个分组信息进行， LDPC译码是通过校验矩阵（H矩阵）来实现的。 H矩阵为一个 MxN矩阵，其中， N为分组码长度， K为信息的长度， M = N - K , 表示有 M个校验方程。 H矩阵的每行均表示一个校验方程。一般 LDPC分组译码器将 M个校验方程分为 m层，每层含有 M/m个校验方程。译码过程就是 LDPC 分组译码器将一个码字，分别用第 1层〜第 m层校验方程进行校验，输出的信息会反馈回 LDPC 分组译码器输入端进行多次迭代，直到完成译码。

由于信息传输的性能受到 LDPC码长的限制，为了实现高性能、高吞吐量的 FEC编译码， LDPC码通常需要很长的码长。但由于 LDPC 属于线性分组码，所以当单次处理信息的码长较长时，会增加电路的实现难度，同时还大量增加了逻辑资源的消耗，从而严重影响了编译码的性能。

发明内容

本发明的实施例提供一种编码方法、译码方法及编码装置、译码装置，降低了单次处理信息的码长，从而降低了电路的实现难度，提高了编译码的性能。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种编码方法，包括：

将输入的 K比特信息平均分为 n组，以 kl、 k2…… kn表示各分组的信息；

将第 ki组信息与第 ki- l、 ki-2…… ki-n+ 1 组的 n- 1 个已编码码字 Vi- 1、 Vi-2…… Vi-n+ 1 组合，得到待编码码字；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；

对所述待编码码字采用低密度奇偶校验码 LDPC校验矩阵进行编码，生成的校验位与所述第 ki组信息组成已编码码字 Vi;

输出已编码码字 V I、 V2…… Vn;

其中，所述 LDPC校验矩阵包括 m层，每层包括 N个子矩阵，所述 N个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵； i e [ 1 , n] , 且所述 N、 m、 n、 i均为正整数。

另一方面，提供一种译码方法，包括：

将输入的已编码码字 Vi与 Vi- l、Vi-2…… Vi-n+ 1组成一个码字 , 采用 LDPC校验矩阵进行译码，得到第 ki组信息；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；

得到译码后的第 kl、 k2…… kn组信息后，组合得到所述 K 比特信息；

输出所述 K比特信息；

其中，所述 LDPC校验矩阵包括 m层，每层包括 N个子矩阵，所述 N个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵； i e [ 1 , n] , 且所述 N、 m、 n、 i均为正整数。一方面，提供一种编码装置，包括：

编码输入单元，用于输入 K比特信息；

编码处理单元，用于将输入的 K比特信息平均分为 n组，以 kl、 k2…… kn 表示各分组的信息；将第 ki 组信息与第 ki- l、 ki-2…… ki-n+ 1 组的 n- 1 个已编码码字 Vi- 1、 Vi-2…… Vi-n+ 1 组合，得到待编码码字；当所述已编码码字的序号小于等于 0 时，所述已编码码字为历史信息；对所述待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与所述第 ki组信息组成已编码码字 Vi ;

编码输出单元，用于输出已编码码字 V I、 V2…… Vn;

另一方面，提供一种译码装置，包括：

译码输入单元，用于输入已编码码字 Vi 与 Vi- 1、 Vi-2…… Vi-n+ 1 ;

至少一个译码处理单元，用于将输入的已编码码字 Vi与 Vi- 1、 Vi-2…… Vi-n+ 1 组成一个码字，采用 LDPC校验矩阵进行译码，得到第 ki组信息；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；在得到译码后的第 kl、 k2…… kn组信息后，组合得到所述 K比特信息；

译码输出单元，用于输出所述 K比特信息；

本发明实施例提供的一种编码方法、译码方法及编码装置、译码装置，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 LDPC编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1 为本发明实施例提供的一种编码方法的流程示意图；图 2为本发明实施例提供的一种译码方法的流程示意图；图 3 a为一种原始校验矩阵的示意图；

图 3b 为本发明实施例提供的一种经过延展变形得到的校验矩阵的示意图；

图 4a为另一原始校验矩阵的示意图；

图 4b 为本发明实施例提供的另一经过延展变形得到的校验矩阵的示意图；

图 5为本发明实施例提供的一种编码装置的结构示意图；图 6为本发明实施例提供的另一编码装置的结构示意图；图 7为本发明实施例提供的一种译码装置的结构示意图；图 8为本发明实施例提供的一种译码装置的连接示意图；图 9为本发明实施例提供的另一译码装置的连接示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的一种编码方法，如图 1所示，包括： S l O l、编码装置将输入的 K比特信息平均分为 n组，以 1^、1ί₂…… k_n表示各分组的信息。

5102、编码装置将第组信息与第 kw、 k_1-2…… k_{1-n+ 1}组的 n- 1 个已编码码字 Vw、 V_1-2…… V_{1-n+ 1}组合，得到待编码码字；当已编码码字的序号小于等于 0时，该已编码码字为历史信息。

5103、编码装置对待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字

5104、编码装置输出已编码码字 V V₂…… V_n。

其中， LDPC校验矩阵包括 m层，每层包括 N个子矩阵，该 N 个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵； n] , 且 N、 m、 n、 i均为正整数。

需要说明的是，在上述编码方法中，历史信息是指在第组信息输入之前的各组信息经过编码的已编码码字。因为第组信息是编码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于 0。

本发明实施例提供的一种编码方法，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 LDPC编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。

本发明实施例提供的一种译码方法，如图 2所示，包括：

5201、译码装置将输入的已编码码字 ₁与 Vw、 V_1-2… … V_{1-n+ 1} 组成一个码字，采用 LDPC校验矩阵进行译码，得到第 1^组信息；当已编码码字的序号小于等于 0时，该已编码码字为历史信息；

5202、译码装置得到译码后的第 ki、 k₂... ... k_n组信息后，组合得到 K比特信息；

5203、译码装置输出该 K比特信息；其中， LDPC校验矩阵包括 m层，每层包括 N个子矩阵，该 N 个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵； n] , 且 N、 m、 n、 i均为正整数。

需要说明的是，在上述译码方法中，历史信息是指在第组已编码码字输入之前的各组已编码码字。因为第组已编码码字是译码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于 0。

本发明实施例提供的一种译码方法，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 LDPC编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。

本发明实施例提供了一种编码方法，该方法基于连续扩展型校验矩阵，采用级联流水的卷积方式进行编码。原始校验矩阵如图 3 a 所示，其中，校验矩阵的大小为 m x N , 包括 m层，每层表示一个校验方程，每层包括 N个子矩阵， N个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵，其中， m=4、 n=4、 N=24。即校验矩阵包括 4层，每层 4列，每一列又包括 6子列（图中未表示出）。将该校验矩阵经过延展变形得到如图 3b所示的校验矩阵 H , 由于校验矩阵 H 是由无限个原始校验矩阵左右首尾相连，并从左至右逐列下移延展至无穷，每列仍是 4层，因此可以分别以 H 1 L、 H2L、 H3L和 H4L 循环表示每层的校验方程，示例性的， H 1 L即为图 3b中虚线所示的层。具体的编码过程可以描述如下：

将输入的 K比特信息平均分为 4组，以 ki、 k₂、 k₃、 k₄表示各分组的信息。

将第组信息与第 kw、 kw、 k ₃组的 3个已编码码字 Vw、 Vw、组合，得到待编码码字。对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字其中， 4]。

例如，当 i为 3 时，将第 k₃组信息与第 k₂、 k。组的 3个已编码码字 V₂、 Vi、 V。组合，得到待编码码字。再对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 k₃组信息组成已编码码字 V₃。需要说明的是，其中的 V₂是第 k₂组信息采用相同的编码方法得到的已编码码字，即第 k₂组信息与第 ki、 k_Q、 k_i组的 3个已编码码字 V V_Q、 V_i 组合，得到待编码码字；再对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 k₂组信息组成已编码码字 V₂。同理，在第 k₃组信息和第 k₂组信息进行编码过程中出现的是第 1^组信息采用相同的编码方法得到的已编码码字，即第组信息与第 k。、 k.j , ₂组的 3 个已编码码字 V。、 V.!, V_-2 组合，得到待编码码字；再对该待编码码字采用 LDPC 校验矩阵进行编码，生成的校验位与第 k₂组信息组成已编码码字 V₂。特别地，已编码码字 V。、 V.!, V_-2为历史信息，可以令 V。、 V.!, V_-2为 0。可见，在对第组信息进行编码的过程中， i是按照 1至 4由小到大的顺序进行取值的，即按照由第组信息到第 k₄组信息的顺序依次输入进行编码的。具体过程可描述如下。

输入第 1^组数据，参照校验矩阵 H 中的第 H1L层校验关系，与 k。、 k.j , k_-2组的经过编码后的已编码码字 V。、 V_-2组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 1^ 组成已编码码字 Vi。其中，第 k₀、 k. j , L₂组数据表示的是在第组数据之前进行编码的数据组，第 k。、 k.j , ₂组数据的经过编码后的已编码码字 V。、 V.!, V_-2为历史信息。在本实施例中，因为以第组作为第一组进行编码的数据，因此 k_Q、 k. j , ₂组数据取预设值 0, k_Q、 k.j , ₂组的经过编码后的已编码码字 V。、 V_-2也为 0。

输入第 k₂组数据，参照校验矩阵 H 中的第 H2L层校验关系，与 k。、组的经过编码后的已编码码字 V V。、组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 k₂组成已编码码字 V₂。其中，即为之前第 1^组数据的已编码码字。

输入第 k₃组数据，参照校验矩阵 H 中的第 H3L层校验关系，与 k₂、 ki、 k_Q组的经过编码后的已编码码字 V₂、 V V。组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 k₃组成已编码码字 V₃。

输入第 k₄组数据，参照校验矩阵 H 中的第 H4L层校验关系，与 k₃、 k₂、组的经过编码后的已编码码字 V₃、 V₂、组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 k₄组成已编码码字 V₄。

最终得到的 V V₂、 V₃、 V₄即为输入数据 ki、 k₂、 k₃、 k₄的已编码码字，已编码码字 V V₂、 V₃、 V₄按顺序依次输出编码装置，编码过程完成。

需要说明的是，本发明实施例中的 m=4、 n=4、 N=24 , 这样一种取值仅为一种示例性的取值方式。其中， m可以是任意正整数， n 小于 N , 且 N/n的值为正整数。

本发明实施例提供一种与上述编码方法对应的译码方法，参照图 3b所示的校验矩阵 H , 同样取 m=4、 n=4、 N=24 ,取规定次数 1=6。其中，规定次数是指校验矩阵 H的延展次数，校验矩阵 H延展次数越多，译码过程中进行的译码校验次数越多，译码的性能也就越好，规定次数即为译码处理单元的个数。规定次数可以是人为设定的，理论上该规定次数越大越好，但随着规定次数的增大，所需要的译码处理单元也就越多，成本也就越高。这里可以优选规定次数 1=6, 即需要进行六级译码处理过程。具体的译码过程可以描述如下：

将输入的已编码码字 ₁与 Vw、 V_1-2, 组成一个码字，采用 LDPC校验矩阵进行译码，得到第 1^组信息。其中， 4]。

与编码过程相对应，在对进行译码的过程中， i是按照 1 至 4 由小到大的顺序进行取值的，即译码装置对依次输入的已编码码字 V V₂、 V₃、 V₄进行译码。

已编码码字输入译码装置，参照校验矩阵 H 中的第 H1L层校验关系，与。、 V.!, 组成一个码字，在第一级译码处理过程中，对上述码字采用 LDPC校验矩阵进行译码，输出 V 、 V'₀、 V 、 V，_-2以及緩存数据 d、 C。、 C_-2; 在第二级译码处理过程中，对第一级输出码字 V 、 V，₀、 V，- V，_-2以及緩存数据 d、 C₀、

采用 LDPC校验矩阵进行译码，输出 V²i、 V² ₀、 V².!, V 以及更新后的緩存数据 C' C，。、 C 、 C _-2; 以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵i、 V⁵。、 V⁵.!, V 以及緩存数据 C 、 C⁴ ₀、 C⁴.!, C 采用 LDPC校验矩阵进行译码，输出 ki、 k₀、 k.j , L₂。其中， V。、 V.!, V_-2组数据表示的是在第组数据之前已编码的码字，在本实施例中，因为以第组作为第一组进行译码的数据，因此 V_Q、 V.!, 组数据取预设值 0, V_Q、 V.!, 组的经过译码后得到的 k。、 k.j , L₂也为 0。

已编码码字 V₂输入译码装置，参照校验矩阵 H 中的第 H2L层校验关系， V₂与 V V。、 V 组成一个码字，在第一级译码处理过程中，对上述码字采用 LDPC校验矩阵进行译码，输出 V' ₂、 V V，。、 V，以及緩存数据 C₂、 d、 C。、 d; 在第二级译码处理过程中，对第一级输出码字 V， ₂、 V， V， ₀、 V， .!以及緩存数据 C₂、 d、 C₀、采用 LDPC 校验矩阵进行译码，输出 V² ₂、 V² V² ₀、 V².! 以及更新后的緩存数据 C， 2、 C C，。、 C .!；以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵ ₂、 V⁵!, V⁵ ₀、 V 以及緩存数据 C⁴ ₂、 C 、 C⁴。、 C 采用 LDPC校验矩阵进行译码，输出 k₂、 ki、 k。、 k_{- l o} 其中，用于组成译码码字的 Vi即是之前已输入译码装置的已编码码字 Vi。

已编码码字 V₃输入译码装置，参照校验矩阵 H 中的第 H3L层校验关系， V₃ 与 V₂、 V V。组成一个码字，在第一级译码处理过程中，对上述码字采用 LDPC校验矩阵进行译码，输出 V' ₃、 V' ₂、 V， i、 V，。以及緩存数据 C₃、 C₂、 d、 C。；在第二级译码处理过程中，对第一级输出码字 V， ₃、 V， ₂、 V， V' o以及緩存数据 C₃、 C₂、 d、 C₀采用 LDPC校验矩阵进行译码，输出 V² ₃、 V² ₂、 V² V² ₀以及更新后的緩存数据 C， ₃、 C， ₂、 C， i、 C 0；以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵ ₃、 V⁵ ₂、 V 、 V⁵。以及緩存数据 C⁴ ₃、 C⁴ ₂、 C 、 C⁴ ₀采用 LDPC校验矩阵进行译码，输出 k₃、 k₂、 k₀„ 已编码码字 V₄输入译码装置，参照校验矩阵 H 中的第 H4L层校验关系， V₄与 V₃、 V₂、组成一个码字，在第一级译码处理过程中，对上述码字采用 LDPC校验矩阵进行译码，输出 V' 4、 V' ₃、 V， 2、 V，！以及緩存数据 C₄、 C₃、 C₂、 d ; 在第二级译码处理过程中，对第一级输出码字 V， 4、 V， ₃、 V， ₂、 V 以及緩存数据 C₄、 C₃、 C₂、采用 LDPC校验矩阵进行译码，输出 V²4、 V² ₃、 V² ₂、 V²i以及更新后的緩存数据 C， 4、 C， ₃、 C， ₂、 C！; 以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵4、 V⁵ ₃、 V⁵ ₂、 V⁵！以及緩存数据 C⁴ ₄、

C⁴ ₃、 C⁴ ₂、 C 采用 LDPC校验矩阵进行译码，输出 k₄、 k₃、 k₂、 k_{l o} 在完成对最后一组已编码码字 v₄的译码后，译码过程结束，最终输出的 k₄、 k₃、 k₂、即为 V₄、 V₃、 V₂、的译码结果，译码装置按照 k₂、 k₃、 k₄的顺序重新组合即得到 K比特信息，译码装置输出该 Κ比特信息，译码完成。

需要说明的是，本发明实施例中的 m=4、 n=4、 N=24 , 规定次数 1=6 , 这样一种取值仅为一种示例性的取值方式。其中， m、 I 可以是任意正整数， n小于 N , 且 N/n的值为正整数。

本发明实施例还提供了一种基于交织型校验矩阵，采用级联流水的卷积编译码方法。图 4a中的原始校验矩阵为交织型校验矩阵，与图 3a所示的原始校验矩阵相比，交织型校验矩阵存在空层，非空层数为 m。由于交织的方式众多，空层的位置和数量可以是随机的，图 4a所示的原始校验矩阵只是一个示例。按照逐列下移的方法进行延展变形得到的校验矩阵如图 4b所示，其中，取 m=4、 n=4、 N=24 , 分别以 H 1 L、 H2L、 H3L和 H4L循环表示每层的校验方程。具体的编码过程可以描述如下：

将第组信息与第 kw、 kw、 k ₃组的 3个已编码码字 Vw、 Vw、组合，得到待编码码字。

对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字其中， 4]。

例如，当 i为 3 时，将第 k₃组信息与第 k₂、 k。组的 3个已编码码字 V₂、 Vi、 V。组合，得到待编码码字。再对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 k₃组信息组成已编码码字 V₃。需要说明的是，其中的 V₂是第 k₂组信息采用相同的编码方法得到的已编码码字，即第 k₂组信息与第 ki、 k_Q、 k_i组的 3个已编码码字 V V_Q、 V_i 组合，得到待编码码字；再对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 k₂组信息组成已编码码字 V₂。同理，在第 k₃组信息和第 k₂组信息进行编码过程中出现的是第 1^组信息采用相同的编码方法得到的已编码码字，即第组信息与第 k。、 k. j , l₂组的 3 个已编码码字 V。、 V.! , V_-2 组合，得到待编码码字；再对该待编码码字采用 LDPC 校验矩阵进行编码，生成的校验位与第 k₂组信息组成已编码码字 V₂。特别地，已编码码字 V。、 V.! , V_-2为历史信息，可以令 V。、 V.! , V_-2为 0。可见，在对第组信息进行编码的过程中， i是按照 1至 4由小到大的顺序进行取值的，即按照由第组信息到第 k₄组信息的顺序依次输入进行编码的。具体过程可描述如下。

输入第 1^组数据，参照校验矩阵 H 中的第 H 1 L层校验关系，与 k。、 k. j , k_-2组的经过编码后的已编码码字 V。、 V_-2组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 1^ 组成已编码码字 Vi。其中，第 k₀、 k. j , l₂组数据取预设值 0 , k_Q、 k. j , L₂组的经过编码后的已编码码字 V。、 V_-2也为 0。

需要说明的是，上述第 ki、 k。、 k. j , L₂组输入数据与已编码码字 Vi、 V_Q、 V_i、 V_₂均指的是逻辑上的分组，即一组序号相连的输入数据或已编码码字在逻辑上是相连的。在上一实施例，校验矩阵非交织，逻辑上的分组号即为实际数据分组号；在本发明实施例中，可以参照图 4所示的校验矩阵，第 ki、 k_Q、 k. j , L₂组输入数据分别对照第 ki、 k。、 k_-2 , k_-5组实际数据，已编码码字 V V。、 V.! , V_-2 分别对照已编码码字 V V。、 V_-2、 V_-5。

以下可以参照校验矩阵非交织情况下的编码方法，直至输入第 k₄组数据，参照校验矩阵 H中的第 H4L层校验关系，与 k₃、 k₂、 kj 组的经过编码后的已编码码字 V₃、 V₂、 Vi组合，得到 4组数据组合后的待编码码字，对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与 k₄组成已编码码字 V₄。其中，第 k₄、 k₃、 k₂、 k iL 输入数据分别对照第 k₄、 k₃、 ki、 L₂组实际数据，已编码码字 V₄、 V₃、 V₂、分别对照已编码码字 V₄、 V₃、 V V_-2。

参照图 4b所示的校验矩阵，同样取 m=4、 n=4、 N=24, 取规定次数 1=6, 相对应的译码方法可以描述如下：

采用 LDPC校验矩阵进行译码，输出 V²i、 V² ₀、 V².!, V 以及更新后的緩存数据 C' C，。、 C 、 C _-2; 以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵i、 V⁵。、 V⁵.!, V 以及緩存数据 C 、 C⁴ ₀、 C⁴.!, C 采用 LDPC校验矩阵进行译码，输出 ki、 k₀、 k.j, k_-2。其中， V₀、 V.j, V_-2组数据取预设值 0, V₀、 V.j, V_-2组的经过译码后得到的 k。、 k.j, L₂也为 0。

与编码过程同理，上述已编码码字 V V。、 V.!, V_-2与第 ki、 k₀、 k_i、 k_₂组输入数据均指的是逻辑上的分组，在本发明实施例中，可以参照图 4b所示的校验矩阵，已编码码字 V。、 V.!, V_-2分别对照已编码码字 V。、 V_-2, V_-5, 第 ki、 k。、 k.j, k_-2组输入数据分别对照第 ki、 k。、 k_-2, L₅组实际数据。

以下可以参照校验矩阵非交织情况下的译码方法，直至已编码码字 V₄输入译码装置，参照校验矩阵 H 中的第 H4L层校验关系， V₄与 V₃、 V₂、组成一个码字，在第一级译码处理过程中，对上述码字采用 LDPC校验矩阵进行译码，输出 V， 4、 V ₃、 V， ₂、 V，！以及緩存数据 C₄、 C₃、 C₂、 d; 在第二级译码处理过程中，对第一级输出码字 V， 4、 v， ₃、 V， ₂、 V' i以及緩存数据 C₄、 C₃、 C₂、（^采用 LDPC校验矩阵进行译码，输出 V²4、 V² ₃、 V² ₂、 V² 以及更新后的緩存数据 C， 4、 C， ₃、 C， ₂、 C ！; 以此类推，在第六级译码处理过程中，对第五级输出码字 V⁵ ₄、 V⁵ ₃、 V⁵ ₂、 V⁵！以及緩存数据 C⁴ ₄、 C⁴ ₃、

C⁴ ₂、 C 采用 LDPC校验矩阵进行译码，输出 k₄、 k₃、 k₂、 k_{l o} 其中，已编码码字 V₄、 V₃、 V₂、分别对照已编码码字 V₄、 V₃、 V V_-2 , 第 k₄、 k₃、 k₂、 1^组输入数据分别对照第 k₄、 k₃、 k_-2组实际数据。

在完成对最后一组已编码码字 V₄的译码后，译码过程结束，最终输出的 k₄、 k₃、 k₂、即为 V₄、 V₃、 V₂、的译码结果，译码装置按照 k₂、 k₃、 k₄的顺序重新组合即得到 K比特信息，译码装置输出该 Κ比特信息，译码完成。

需要说明的是，本发明实施例中的 m=4、 n=4、 N=24 , 规定次数 1=6 , 这样一种取值仅为一种示例性的取值方式。其中， m、 I 可以是任意正整数， n小于 N , 且 N/n的值为正整数。校验矩阵经过交织后，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系并不唯一，本发明实施例提供的编译码方法中的，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系只是一种示例性的情况。校验矩阵经过交织产生的其他任何逻辑分组号与实际数据分组号的对应关系都是用于本发明实施例所提供的方法，都应纳入本发明的保护范围之内。

本发明实施例提供的一种编码方法、译码方法，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 L D P C 编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性

•6

fi匕。本发明实施例提供的编码装置 50 , 如图 5所示，包括：编码输入单元 501 , 用于输入 K比特信息；

编码处理单元 502 , 用于将输入的 K比特信息平均分为 n组，以 ki、 k₂…… k_n表示各分组的信息；将第 1^组信息与第 kw、 k_1-2…… k_{1-n+ 1}组的 n- 1 个已编码码字 Vw、 V_1-2…… V_{1-n+ 1}组合，得到待编码码字；当已编码码字的序号小于等于 0 时，该已编码码字为历史信息；对该待编码码字采用 LDPC 校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字

编码输出单元 503 , 用于输出已编码码字 V V₂…… V_n;

本发明实施例提供的一种编码装置，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 LDPC编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。

进一步地，如图 6所示，编码处理单元 502包括：

分组模块 5021 , 用于将输入的 K 比特信息平均分为 n组，以 ki、 k₂…… k_n表示各分组的信息；

数据组合模块 5022 , 用于将第 1^组信息与第 kw、 k_1-2 ... ... k_{1-n+ 1} 组的 n- 1 个已编码码字 Vw、 V_1-2…… V_{1-n+ 1}组合，得到待编码码字；当已编码码字的序号小于等于 0时，该已编码码字为历史信息；

处理模块 5023 ,对该待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字

本发明实施例提供的译码装置 70 , 如图 7所示，包括：译码输入单元 701 , 用于输入已编码码字 Vi与 Vw V_i-2…… v_1-n+1；

至少一个译码处理单元 702 , 用于将输入的已编码码字 Vi 与 Vw、 V_1-2…… ¥^_{+ 1}组成一个码字，采用 LDPC校验矩阵进行译码，得到第 1^组信息；当已编码码字的序号小于等于 0时，该已编码码字为历史信息；在得到译码后的第 k k₂ ... ... k_n组信息后，组合得到 K比特信息；

译码输出单元 703 , 用于输出该 K比特信息；

本发明实施例提供的一种译码装置，通过将输入的 K比特信息平均分为 n组，这样，单次处理信息的码长就由现有 LDPC编译码过程中单次处理信息码长 N变为了 N/n ( n为正整数）。这样一来，通过合理选择分组数 n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。

进一步地，至少一个译码处理单元 702 , 还用于将输入的 Vi与 Vw、 V_1-2…… ¥^_{+ 1}组成一个码字，采用 LDPC校验矩阵进行译码，得到 V 、 V'n V'_1-2…… V，_{1-n+ 1}以及緩存数据 d、 C w C _1-2、 C _1-3 ; 将该 V 、 V'n V'_1-2…… V，_{1-n+ 1}以及緩存数据 d、 C _1-2、 C _1-3 组成码字后再次采用 LDPC 校验矩阵进行译码，并以此方式进行规定次数后得到第 1^组信息。

如图 8所示，译码装置 70还包括：

至少一个緩存单元 704 , 用于存储緩存数据。其中，緩存单元 704的个数比译码处理单元 702少一个。

控制单元 705 , 分别连接至少一个译码处理单元 702 和至少一个緩存单元 704 , 用于控制至少一个译码处理单元 702 和至少一个緩存单元 704开启，从而控制整个译码流程。进一步地，当译码方法基于交织型校验矩阵，采用级联流水的卷积方式进行译码时，如图 9所示。緩存单元 704 的个数与译码处理单元 702相等。

緩存单元 704还用于对输入的数据进行交织处理。以使输入緩存单元 704 的数据与一组随机间隔的数据进行组合，生成满足交织型校验矩阵校验关系的一组码字。其中，输入緩存单元 704 的数据包括已编码码字和緩存数据。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括： ROM、 RAM , 磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims

权利要求书

1、一种编码方法，其特征在于，包括：

将输入的 K比特信息平均分为 n组，以 k₂…… 1^表示各分组的信息；

将第组信息与第 kw、k_1-2 ... ... k_{1-n+ 1}组的 n- 1个已编码码字 Vw、

V_1-2 ... ... V_{1-n+ 1}组合，得到待编码码字；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；

对所述待编码码字采用低密度奇偶校验码 LDPC 校验矩阵进行编码，生成的校验位与所述第 1^组信息组成已编码码字

输出已编码码字 V₂…… V_n;

其中，所述 LDPC校验矩阵包括 m层，每层包括 N个子矩阵，所述 N个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵；

n] , 且所述 N、 m、 n、 i均为正整数。

2、一种译码方法，其特征在于，包括：

将输入的已编码码字 ₁与 Vw、 V_1-2 ... ... V^+i组成一个码字，采用 LDPC校验矩阵进行译码，得到第 1^组信息；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；

得到译码后的第 k₂ ... ... k_n组信息后，组合得到所述 K 比特信息；

输出所述 K比特信息；

n] , 且所述 N、 m、 n、 i均为正整数。

3、根据权利要求 2所述的方法，其特征在于，所述将输入的与 Vw、 V_1-2…… V^+i组成一个码字，采用 LDPC校验矩阵进行译码，得到第组信息包括：

将输入的 ₁与 Vw、Vw…… V^_{+ 1}组成一个码字，采用所述 LDPC 校验矩阵进行译码，得到 νΊ、 V，w、 V'_1-2 ... ... V'_{1-n+ 1} 以及緩存数据

C i—i、 C i_-2、 C i_ 3；将所述 νΊ、 V V'_1-2 ... ... V，_{1-n+ 1}以及緩存数据 d、 C _1-2、组成码字后再次采用所述 LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第 1^组信息。

4、根据权利要求 2或 3所述的方法，其特征在于，所述 n小于所述 N , 且 N/n的值为正整数。

5、一种编码装置，其特征在于，包括：

编码输入单元，用于输入 K比特信息；

编码处理单元，用于将输入的 K比特信息平均分为 n组，以 k₂ ... ... k_n表示各分组的信息；将第组信息与第 kw、 k_1-2 ... ... k_{1-n+ 1} 组的 n- 1 个已编码码字 Vw、 V_1-2…… V_{1-n+ 1}组合，得到待编码码字；当所述已编码码字的序号小于等于 0 时，所述已编码码字为历史信息；对所述待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与所述第 1^组信息组成已编码码字

编码输出单元，用于输出已编码码字 V₂…… V_n;

n] , 且所述 N、 m、 n、 i均为正整数。

6、根据权利要求 5所述的编码装置，其特征在于，所述编码处理单元包括：

分组模块，用于将输入的 K比特信息平均分为 n组，以 1^、1ί₂…… k_n表示各分组的信息；

数据组合模块，用于将第组信息与第 kw、 k_1-2 ... ... _{η+ 1}组的 m- 1 个已编码码字 Vw、 V_1-2…… V_{1-n+ 1}组合，得到待编码码字；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；处理模块，对所述待编码码字采用 LDPC校验矩阵进行编码，生成的校验位与第 1^组信息组成已编码码字

₇、一种译码装置，其特征在于，包括：

译码输入单元，用于输入已编码码字 ₁与 Vw、 V_1-2…… V_{1-n+ 1}；至少一个译码处理单元，用于将输入的已编码码字与 Vw、

V_1-2...... V^+i组成一个码字，采用 LDPC校验矩阵进行译码，得到第

1^组信息；当所述已编码码字的序号小于等于 0时，所述已编码码字为历史信息；在得到译码后的第 k₂... ... k_n组信息后，组合得到所述 K比特信息；

译码输出单元，用于输出所述 K比特信息；

其中，所述 LDPC校验矩阵包括 m层，每层包括 N个子矩阵，所述 N个子矩阵按列平均分为 n组，每组包括 N/n个子矩阵； n], 且所述 N、 m、 n、 i均为正整数。

8、根据权利要求 7所述的译码装置，其特征在于，

所述至少一个译码处理单元，还用于将输入的 ₁与 Vw、V_1-2…… V^₊₁组成一个码字，采用 LDPC校验矩阵进行译码，得到、、 V，w、 V'_1-2…… V，_1-n+1以及緩存数据 d、 C_1-2、 C_1-3; 将所述 vv V'n

V'_1-2…… vv_n+1以及緩存数据 d、 Cw、 c_1-2, c_1-3组成码字后再次采用所述 LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第 1^组信息。

9、根据权利要求 7或 8所述的译码装置，其特征在于，所述译码装置还包括：

至少一个緩存单元，用于存储所述緩存数据；

控制单元，分别连接所述至少一个译码处理单元和所述至少一个緩存单元，用于控制所述至少一个译码处理单元和所述至少一个緩存单元开启。