CN102725964B - 一种编码方法、译码方法及编码装置、译码装置 - Google Patents

一种编码方法、译码方法及编码装置、译码装置 Download PDF

Info

Publication number
CN102725964B
CN102725964B CN201180002418.0A CN201180002418A CN102725964B CN 102725964 B CN102725964 B CN 102725964B CN 201180002418 A CN201180002418 A CN 201180002418A CN 102725964 B CN102725964 B CN 102725964B
Authority
CN
China
Prior art keywords
group
information
coding
decoding
check matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180002418.0A
Other languages
English (en)
Other versions
CN102725964A (zh
Inventor
肖治宇
常德远
喻凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102725964A publication Critical patent/CN102725964A/zh
Application granted granted Critical
Publication of CN102725964B publication Critical patent/CN102725964B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明实施例提供了一种编译码方法及装置，涉及通信领域，降低了单次处理信息的码长。编码方法：将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，已编码码字为历史信息；对待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi；输出已编码码字V1、V2......Vn；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，N个子矩阵按列平均分为n组，每组包括N/n个子矩阵。本发明实施例用于编码、译码。

Description

一种编码方法、译码方法及编码装置、译码装置
技术领域
本发明涉及通信领域，尤其涉及一种编码方法、译码方法及编码装置、译码装置。
背景技术
在目前普遍采用的高速信息传输系统中，通常需要在发送端对所要发送的信息进行FEC(Forward Error Correction，前向纠错)编码，在接收端，通过相应的FEC译码器纠正传输链路中的错误并输出需要的信息。其中，FEC即是指信息在被发送之前预先对其按一定的格式进行处理，在接收端则按规定的算法进行解码以达到找出错码并纠错的这样一种技术。
随着高速信息传输系统的发展，对FEC技术也提出了更高的要求。高性能，高流量，低实现难度的FEC编码译码器成为系统设计的关键。使用具有较高传输性能的LDPC(Low Density Parity Code，低密度奇偶校验码)码传输信息逐渐成为FEC技术的主流编码方式。
LDPC码是一类具有可逼近香农限的具有增益特性的FEC码字。LDPC编译码都是针对单个分组信息进行，LDPC译码是通过校验矩阵(H矩阵)来实现的。H矩阵为一个M×N矩阵，其中，N为分组码长度，K为信息的长度，M＝N-K，表示有M个校验方程。H矩阵的每行均表示一个校验方程。一般LDPC分组译码器将M个校验方程分为m层，每层含有M/m个校验方程。译码过程就是LDPC分组译码器将一个码字，分别用第1层～第m层校验方程进行校验，输出的信息会反馈回LDPC分组译码器输入端进行多次迭代，直到完成译码。
由于信息传输的性能受到LDPC码长的限制，为了实现高性能、高吞吐量的FEC编译码，LDPC码通常需要很长的码长。但由于LDPC属于线性分组码，所以当单次处理信息的码长较长时，会增加电路的实现难度，同时还大量增加了逻辑资源的消耗，从而严重影响了编译码的性能。
发明内容
本发明的实施例提供一种编码方法、译码方法及编码装置、译码装置，降低了单次处理信息的码长，从而降低了电路的实现难度，提高了编译码的性能。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种编码方法，包括：
将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；
将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；
对所述待编码码字采用低密度奇偶校验码LDPC校验矩阵进行编码，生成的校验位与所述第ki组信息组成已编码码字Vi；
输出已编码码字V1、V2......Vn；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数。
另一方面，提供一种译码方法，包括：
将输入的已编码码字Vi与Vi-1、Vi-2......Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；
得到译码后的第k1、k2......kn组信息后，组合得到所述K比特信息；
输出所述K比特信息；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数。
一方面，提供一种编码装置，包括：
编码输入单元，用于输入K比特信息；
编码处理单元，用于将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与所述第ki组信息组成已编码码字Vi；
编码输出单元，用于输出已编码码字V1、V2......Vn；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数。
另一方面，提供一种译码装置，包括：
译码输入单元，用于输入已编码码字Vi与Vi-1、Vi-2......Vi-n+1；
至少一个译码处理单元，用于将输入的已编码码字Vi与Vi-1、Vi-2......Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；在得到译码后的第k1、k2......kn组信息后，组合得到所述K比特信息；
译码输出单元，用于输出所述K比特信息；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数。
本发明实施例提供的一种编码方法、译码方法及编码装置、译码装置，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种编码方法的流程示意图；
图2为本发明实施例提供的一种译码方法的流程示意图；
图3a为一种原始校验矩阵的示意图；
图3b为本发明实施例提供的一种经过延展变形得到的校验矩阵的示意图；
图4a为另一原始校验矩阵的示意图；
图4b为本发明实施例提供的另一经过延展变形得到的校验矩阵的示意图；
图5为本发明实施例提供的一种编码装置的结构示意图；
图6为本发明实施例提供的另一编码装置的结构示意图；
图7为本发明实施例提供的一种译码装置的结构示意图；
图8为本发明实施例提供的一种译码装置的连接示意图；
图9为本发明实施例提供的另一译码装置的连接示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的一种编码方法，如图1所示，包括：
S101、编码装置将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息。
S102、编码装置将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，该已编码码字为历史信息。
S103、编码装置对待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi。
S104、编码装置输出已编码码字V1、V2......Vn。
其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且N、m、n、i均为正整数。
需要说明的是，在上述编码方法中，历史信息是指在第k1组信息输入之前的各组信息经过编码的已编码码字。因为第k1组信息是编码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于0。
本发明实施例提供的一种编码方法，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例提供的一种译码方法，如图2所示，包括：
S201、译码装置将输入的已编码码字Vi与Vi-1、Vi-2......Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当已编码码字的序号小于等于0时，该已编码码字为历史信息；
S202、译码装置得到译码后的第k1、k2......kn组信息后，组合得到K比特信息；
S203、译码装置输出该K比特信息；
其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且N、m、n、i均为正整数。
需要说明的是，在上述译码方法中，历史信息是指在第V1组已编码码字输入之前的各组已编码码字。因为第V1组已编码码字是译码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于0。
本发明实施例提供的一种译码方法，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例提供了一种编码方法，该方法基于连续扩展型校验矩阵，采用级联流水的卷积方式进行编码。原始校验矩阵如图3a所示，其中，校验矩阵的大小为m×N，包括m层，每层表示一个校验方程，每层包括N个子矩阵，N个子矩阵按列平均分为n组，每组包括N/n个子矩阵，其中，m＝4、n＝4、N＝24。即校验矩阵包括4层，每层4列，每一列又包括6子列(图中未表示出)。将该校验矩阵经过延展变形得到如图3b所示的校验矩阵H，由于校验矩阵H是由无限个原始校验矩阵左右首尾相连，并从左至右逐列下移延展至无穷，每列仍是4层，因此可以分别以H1L、H2L、H3L和H4L循环表示每层的校验方程，示例性的，H1L即为图3b中虚线所示的层。具体的编码过程可以描述如下：
将输入的K比特信息平均分为4组，以k1、k2、k3、k4表示各分组的信息。
将第ki组信息与第ki-1、ki-2、ki-3组的3个已编码码字Vi-1、Vi-2、Vi-3组合，得到待编码码字。
对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi。其中，i∈[1，4]。
例如，当i为3时，将第k3组信息与第k2、k1、k0组的3个已编码码字V2、V1、V0组合，得到待编码码字。再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k3组信息组成已编码码字V3。需要说明的是，其中的V2是第k2组信息采用相同的编码方法得到的已编码码字，即第k2组信息与第k1、k0、k-1组的3个已编码码字V1、V0、V-1组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。同理，在第k3组信息和第k2组信息进行编码过程中出现的V1是第k1组信息采用相同的编码方法得到的已编码码字，即第k1组信息与第k0、k-1、k-2组的3个已编码码字V0、V-1、V-2组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。特别地，已编码码字V0、V-1、V-2为历史信息，可以令V0、V-1、V-2为0。可见，在对第ki组信息进行编码的过程中，i是按照1至4由小到大的顺序进行取值的，即按照由第k1组信息到第k4组信息的顺序依次输入进行编码的。具体过程可描述如下。
输入第k1组数据，参照校验矩阵H中的第H1L层校验关系，与k0、k-1、k-2组的经过编码后的已编码码字V0、V-1、V-2组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k1组成已编码码字V1。其中，第k0、k-1、k-2组数据表示的是在第k1组数据之前进行编码的数据组，第k0、k-1、k-2组数据的经过编码后的已编码码字V0、V-1、V-2为历史信息。在本实施例中，因为以第k1组作为第一组进行编码的数据，因此k0、k-1、k-2组数据取预设值0，k0、k-1、k-2组的经过编码后的已编码码字V0、V-1、V-2也为0。
输入第k2组数据，参照校验矩阵H中的第H2L层校验关系，与k1、k0、k-1组的经过编码后的已编码码字V1、V0、V-1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k2组成已编码码字V2。其中，V1即为之前第k1组数据的已编码码字。
输入第k3组数据，参照校验矩阵H中的第H3L层校验关系，与k2、k1、k0组的经过编码后的已编码码字V2、V1、V0组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k3组成已编码码字V3。
输入第k4组数据，参照校验矩阵H中的第H4L层校验关系，与k3、k2、k1组的经过编码后的已编码码字V3、V2、V1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k4组成已编码码字V4。
最终得到的V1、V2、V3、V4即为输入数据k1、k2、k3、k4的已编码码字，已编码码字V1、V2、V3、V4按顺序依次输出编码装置，编码过程完成。
需要说明的是，本发明实施例中的m＝4、n＝4、N＝24，这样一种取值仅为一种示例性的取值方式。其中，m可以是任意正整数，n小于N，且N/n的值为正整数。
本发明实施例提供的一种编码方法，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例提供一种与上述编码方法对应的译码方法，参照图3b所示的校验矩阵H，同样取m＝4、n＝4、N＝24，取规定次数I＝6。其中，规定次数是指校验矩阵H的延展次数，校验矩阵H延展次数越多，译码过程中进行的译码校验次数越多，译码的性能也就越好，规定次数即为译码处理单元的个数。规定次数可以是人为设定的，理论上该规定次数越大越好，但随着规定次数的增大，所需要的译码处理单元也就越多，成本也就越高。这里可以优选规定次数I＝6，即需要进行六级译码处理过程。具体的译码过程可以描述如下：
将输入的已编码码字Vi与Vi-1、Vi-2、Vi-3组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息。其中，i∈[1，4]。
与编码过程相对应，在对Vi进行译码的过程中，i是按照1至4由小到大的顺序进行取值的，即译码装置对依次输入的已编码码字V1、V2、V3、V4进行译码。
已编码码字V1输入译码装置，参照校验矩阵H中的第H1L层校验关系，V1与V0、V-1、V-2组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’1、V’0、V’-1、V’-2以及缓存数据C1、C0、C-1、C-2；在第二级译码处理过程中，对第一级输出码字V’1、V’0、V’-1、V’-2以及缓存数据C1、C0、C-1、C-2采用LDPC校验矩阵进行译码，输出V2 1、V2 0、V2 -1、V2 -2以及更新后的缓存数据C’1、C’0、C’-1、C’-2；以此类推，在第六级译码处理过程中，对第五级输出码字V5 1、V5 0、V5 -1、V5 -2以及缓存数据C4 1、C4 0、C4 -1、C4 -2采用LDPC校验矩阵进行译码，输出k1、k0、k-1、k-2。其中，V0、V-1、V-2组数据表示的是在第V1组数据之前已编码的码字，在本实施例中，因为以第V1组作为第一组进行译码的数据，因此V0、V-1、V-2组数据取预设值0，V0、V-1、V-2组的经过译码后得到的k0、k-1、k-2也为0。
已编码码字V2输入译码装置，参照校验矩阵H中的第H2L层校验关系，V2与V1、V0、V-1组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’2、V’1、V’0、V’-1以及缓存数据C2、C1、C0、C-1；在第二级译码处理过程中，对第一级输出码字V’2、V’1、V’0、V’-1以及缓存数据C2、C1、C0、C-1采用LDPC校验矩阵进行译码，输出V2 2、V2 1、V2 0、V2 -1以及更新后的缓存数据C’2、C’1、C’0、C’-1；以此类推，在第六级译码处理过程中，对第五级输出码字V5 2、V5 1、V5 0、V5 -1以及缓存数据C4 2、C4 1、C4 0、C4 -1采用LDPC校验矩阵进行译码，输出k2、k1、k0、k-1。其中，用于组成译码码字的V1即是之前已输入译码装置的已编码码字V1。
已编码码字V3输入译码装置，参照校验矩阵H中的第H3L层校验关系，V3与V2、V1、V0组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’3、V’2、V’1、V’0以及缓存数据C3、C2、C1、C0；在第二级译码处理过程中，对第一级输出码字V’3、V’2、V’1、V’0以及缓存数据C3、C2、C1、C0采用LDPC校验矩阵进行译码，输出V2 3、V2 2、V2 1、V2 0以及更新后的缓存数据C’3、C’2、C’1、C’0；以此类推，在第六级译码处理过程中，对第五级输出码字V5 3、V5 2、V5 1、V5 0以及缓存数据C4 3、C4 2、C4 1、C4 0采用LDPC校验矩阵进行译码，输出k3、k2、k1、k0。
已编码码字V4输入译码装置，参照校验矩阵H中的第H4L层校验关系，V4与V3、V2、V1组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’4、V’3、V’2、V’1以及缓存数据C4、C3、C2、C1；在第二级译码处理过程中，对第一级输出码字V’4、V’3、V’2、V’1以及缓存数据C4、C3、C2、C1采用LDPC校验矩阵进行译码，输出V2 4、V2 3、V2 2、V2 1以及更新后的缓存数据C’4、C’3、C’2、C’1；以此类推，在第六级译码处理过程中，对第五级输出码字V5 4、V5 3、V5 2、V5 1以及缓存数据C4 4、C4 3、C4 2、C4 1采用LDPC校验矩阵进行译码，输出k4、k3、k2、k1。
在完成对最后一组已编码码字V4的译码后，译码过程结束，最终输出的k4、k3、k2、k1即为V4、V3、V2、V1的译码结果，译码装置按照k1、k2、k3、k4的顺序重新组合即得到K比特信息，译码装置输出该K比特信息，译码完成。
需要说明的是，本发明实施例中的m＝4、n＝4、N＝24，规定次数I＝6，这样一种取值仅为一种示例性的取值方式。其中，m、I可以是任意正整数，n小于N，且N/n的值为正整数。
本发明实施例提供的一种译码方法，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例还提供了一种基于交织型校验矩阵，采用级联流水的卷积编译码方法。图4a中的原始校验矩阵为交织型校验矩阵，与图3a所示的原始校验矩阵相比，交织型校验矩阵存在空层，非空层数为m。由于交织的方式众多，空层的位置和数量可以是随机的，图4a所示的原始校验矩阵只是一个示例。按照逐列下移的方法进行延展变形得到的校验矩阵如图4b所示，其中，取m＝4、n＝4、N＝24，分别以H1L、H2L、H3L和H4L循环表示每层的校验方程。具体的编码过程可以描述如下：
将输入的K比特信息平均分为4组，以k1、k2、k3、k4表示各分组的信息。
将第ki组信息与第ki-1、ki-2、ki-3组的3个已编码码字Vi-1、Vi-2、Vi-3组合，得到待编码码字。
对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi。其中，i∈[1，4]。
例如，当i为3时，将第k3组信息与第k2、k1、k0组的3个已编码码字V2、V1、V0组合，得到待编码码字。再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k3组信息组成已编码码字V3。需要说明的是，其中的V2是第k2组信息采用相同的编码方法得到的已编码码字，即第k2组信息与第k1、k0、k-1组的3个已编码码字V1、V0、V-1组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。同理，在第k3组信息和第k2组信息进行编码过程中出现的V1是第k1组信息采用相同的编码方法得到的已编码码字，即第k1组信息与第k0、k-1、 k-2组的3个已编码码字V0、V-1、V-2组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。特别地，已编码码字V0、V-1、V-2为历史信息，可以令V0、V-1、V-2为0。可见，在对第ki组信息进行编码的过程中，i是按照1至4由小到大的顺序进行取值的，即按照由第k1组信息到第k4组信息的顺序依次输入进行编码的。具体过程可描述如下。
输入第k1组数据，参照校验矩阵H中的第H1L层校验关系，与k0、k-1、k-2组的经过编码后的已编码码字V0、V-1、V-2组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k1组成已编码码字V1。其中，第k0、k-1、k-2组数据取预设值0，k0、k-1、k-2组的经过编码后的已编码码字V0、V-1、V-2也为0。
需要说明的是，上述第k1、k0、k-1、k-2组输入数据与已编码码字V1、V0、V-1、V-2均指的是逻辑上的分组，即一组序号相连的输入数据或已编码码字在逻辑上是相连的。在上一实施例，校验矩阵非交织，逻辑上的分组号即为实际数据分组号；在本发明实施例中，可以参照图4所示的校验矩阵，第k1、k0、k-1、k-2组输入数据分别对照第k1、k0、k-2、k-5组实际数据，已编码码字V1、V0、V-1、V-2分别对照已编码码字V1、V0、V-2、V-5。
以下可以参照校验矩阵非交织情况下的编码方法，直至输入第k4组数据，参照校验矩阵H中的第H4L层校验关系，与k3、k2、k1组的经过编码后的已编码码字V3、V2、V1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k4组成已编码码字V4。其中，第k4、k3、k2、k1组输入数据分别对照第k4、k3、k1、k-2组实际数据，已编码码字V4、V3、V2、V1分别对照已编码码字V4、V3、V1、V-2。
最终得到的V1、V2、V3、V4即为输入数据k1、k2、k3、k4的已编码码字，已编码码字V1、V2、V3、V4按顺序依次输出编码装置，编码过程完成。
参照图4b所示的校验矩阵，同样取m＝4、n＝4、N＝24，取规定次数I＝6，相对应的译码方法可以描述如下：
将输入的已编码码字Vi与Vi-1、Vi-2、Vi-3组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息。其中，i∈[1，4]。
与编码过程相对应，在对Vi进行译码的过程中，i是按照1至4由小到大的顺序进行取值的，即译码装置对依次输入的已编码码字V1、V2、V3、V4进行译码。
已编码码字V1输入译码装置，参照校验矩阵H中的第H1L层校验关系，V1与V0、V-1、V-2组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’1、V’0、V’-1、V’-2以及缓存数据C1、C0、C-1、C-2；在第二级译码处理过程中，对第一级输出码字V’1、V’0、V’-1、V’-2以及缓存数据C1、C0、C-1、C-2采用LDPC校验矩阵进行译码，输出V2 1、V2 0、V2 -1、V2 -2以及更新后的缓存数据C’1、C’0、C’-1、C’-2；以此类推，在第六级译码处理过程中，对第五级输出码字V5 1、V5 0、V5 -1、V5 -2以及缓存数据C4 1、C4 0、C4 -1、C4 -2采用LDPC校验矩阵进行译码，输出k1、k0、k-1、k-2。其中，V0、V-1、V-2组数据取预设值0，V0、V-1、V-2组的经过译码后得到的k0、k-1、k-2也为0。
与编码过程同理，上述已编码码字V1、V0、V-1、V-2与第k1、k0、k-1、k-2组输入数据均指的是逻辑上的分组，在本发明实施例中，可以参照图4b所示的校验矩阵，已编码码字V1、V0、V-1、V-2分别对照已编码码字V1、V0、V-2、V-5，第k1、k0、k-1、k-2组输入数据分别对照第k1、k0、k-2、k-5组实际数据。
以下可以参照校验矩阵非交织情况下的译码方法，直至已编码码字V4输入译码装置，参照校验矩阵H中的第H4L层校验关系，V4与V3、V2、V1组成一个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’4、V’3、V’2、V’1以及缓存数据C4、C3、C2、C1；在第二级译码处理过程中，对第一级输出码字V’4、V’3、V’2、V’1以及缓存数据C4、C3、C2、C1采用LDPC校验矩阵进行译码，输出V2 4、V2 3、V2 2、V2 1以及更新后的缓存数据C’4、C’3、C’2、C’1；以此类推，在第六级译码处理过程中，对第五级输出码字V5 4、V5 3、V5 2、V5 1以及缓存数据C4 4、C4 3、C4 2、C4 1采用LDPC校验矩阵进行译码，输出k4、k3、k2、k1。其中，已编码码字V4、V3、V2、V1分别对照已编码码字V4、V3、V1、V-2，第k4、k3、k2、k1组输入数据分别对照第k4、k3、k1、k-2组实际数据。
在完成对最后一组已编码码字V4的译码后，译码过程结束，最终输出的k4、k3、k2、k1即为V4、V3、V2、V1的译码结果，译码装置按照k1、k2、k3、k4的顺序重新组合即得到K比特信息，译码装置输出该K比特信息，译码完成。
需要说明的是，本发明实施例中的m＝4、n＝4、N＝24，规定次数I＝6，这样一种取值仅为一种示例性的取值方式。其中，m、I可以是任意正整数，n小于N，且N/n的值为正整数。校验矩阵经过交织后，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系并不唯一，本发明实施例提供的编译码方法中的，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系只是一种示例性的情况。校验矩阵经过交织产生的其他任何逻辑分组号与实际数据分组号的对应关系都是用于本发明实施例所提供的方法，都应纳入本发明的保护范围之内。
本发明实施例提供的一种编码方法、译码方法，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例提供的编码装置50，如图5所示，包括：
编码输入单元501，用于输入K比特信息；
编码处理单元502，用于将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，该已编码码字为历史信息；对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi；
编码输出单元503，用于输出已编码码字V1、V2......Vn；
其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且N、m、n、i均为正整数。
本发明实施例提供的一种编码装置，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
进一步地，如图6所示，编码处理单元502包括：
分组模块5021，用于将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；
数据组合模块5022，用于将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，该已编码码字为历史信息；
处理模块5023，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi。
本发明实施例提供的译码装置70，如图7所示，包括：
译码输入单元701，用于输入已编码码字Vi与Vi-1、Vi-2......Vi-n+1；
至少一个译码处理单元702，用于将输入的已编码码字Vi与Vi-1、Vi-2......Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当已编码码字的序号小于等于0时，该已编码码字为历史信息；在得到译码后的第k1、k2......kn组信息后，组合得到K比特信息；
译码输出单元703，用于输出该K比特信息；
其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且N、m、n、i均为正整数。
本发明实施例提供的一种译码装置，通过将输入的K比特信息平均分为n组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了N/n(n为正整数)。这样一来，通过合理选择分组数n就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样一种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
进一步地，至少一个译码处理单元702，还用于将输入的Vi与Vi-1、Vi-2......Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到V’i、V’i-1、V’i-2......V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3；将该V’i、V’i-1、V’i-2......V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3组成码字后再次采用LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第ki组信息。
如图8所示，译码装置70还包括：
至少一个缓存单元704，用于存储缓存数据。其中，缓存单元704的个数比译码处理单元702少一个。
控制单元705，分别连接至少一个译码处理单元702和至少一个缓存单元704，用于控制至少一个译码处理单元702和至少一个缓存单元704开启，从而控制整个译码流程。
进一步地，当译码方法基于交织型校验矩阵，采用级联流水的卷积方式进行译码时，如图9所示。缓存单元704的个数与译码处理单元702相等。
缓存单元704还用于对输入的数据进行交织处理。以使输入缓存单元704的数据与一组随机间隔的数据进行组合，生成满足交织型校验矩阵校验关系的一组码字。其中，输入缓存单元704的数据包括已编码码字和缓存数据。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种编码方法，其特征在于，包括：
将输入的K比特信息平均分为n组，以k1、k2……kn表示各分组的信息；
将第ki组信息与第ki-1、ki-2……ki-n+1组的n-1个已编码码字Vi-1、Vi-2……Vi-n+1组合，得到待编码码字；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；
对所述待编码码字采用低密度奇偶校验码LDPC校验矩阵进行编码，生成的校验位与所述第ki组信息组成已编码码字Vi；
输出已编码码字V1、V2……Vn；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数；所述n小于所述N，且N/n的值为正整数。
2.一种译码方法，其特征在于，包括：
将输入的已编码码字Vi与Vi-1、Vi-2……Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；
得到译码后的第k1、k2……kn组信息后，组合得到所述K比特信息；
输出所述K比特信息；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数；所述n小于所述N，且N/n的值为正整数。
3.根据权利要求2所述的方法，其特征在于，所述将输入的Vi与Vi-1、Vi-2……Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息包括：
将输入的Vi与Vi-1、Vi-2……Vi-n+1组成一个码字，采用所述LDPC校验矩阵进行译码，得到V’i、V’i-1、V’i-2……V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3；
将所述V’i、V’i-1、V’i-2……V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3组成码字后再次采用所述LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第ki组信息。
4.一种编码装置，其特征在于，包括：
编码输入单元，用于输入K比特信息；
编码处理单元，用于将输入的K比特信息平均分为n组，以k1、k2……kn表示各分组的信息；将第ki组信息与第ki-1、ki-2……ki-n+1组的n-1个已编码码字Vi-1、Vi-2……Vi-n+1组合，得到待编码码字；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与所述第ki组信息组成已编码码字Vi；
编码输出单元，用于输出已编码码字V1、V2……Vn；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数；所述n小于所述N，且N/n的值为正整数。
5.根据权利要求4所述的编码装置，其特征在于，所述编码处理单元包括：
分组模块，用于将输入的K比特信息平均分为n组，以k1、k2……kn表示各分组的信息；
数据组合模块，用于将第ki组信息与第ki-1、ki-2……ki-n+1组的m-1个已编码码字Vi-1、Vi-2……Vi-n+1组合，得到待编码码字；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；
处理模块，对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi。
6.一种译码装置，其特征在于，包括：
译码输入单元，用于输入已编码码字Vi与Vi-1、Vi-2……Vi-n+1；
至少一个译码处理单元，用于将输入的已编码码字Vi与Vi-1、Vi-2……Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当所述已编码码字的序号小于等于0时，所述已编码码字为历史信息；在得到译码后的第k1、k2……kn组信息后，组合得到所述K比特信息；
译码输出单元，用于输出所述K比特信息；
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为n组，每组包括N/n个子矩阵；i∈[1，n]，且所述N、m、n、i均为正整数；所述n小于所述N，且N/n的值为正整数。
7.根据权利要求6所述的译码装置，其特征在于，
所述至少一个译码处理单元，还用于将输入的Vi与Vi-1、Vi-2……Vi-n+1组成一个码字，采用LDPC校验矩阵进行译码，得到V’i、V’i-1、V’i-2……V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3；将所述V’i、V’i-1、V’i-2……V’i-n+1以及缓存数据Ci、Ci-1、Ci-2、Ci-3组成码字后再次采用所述LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第ki组信息。
8.根据权利要求6或7所述的译码装置，其特征在于，所述译码装置还包括：
至少一个缓存单元，用于存储所述缓存数据；
控制单元，分别连接所述至少一个译码处理单元和所述至少一个缓存单元，用于控制所述至少一个译码处理单元和所述至少一个缓存单元开启。
CN201180002418.0A 2011-11-17 2011-11-17 一种编码方法、译码方法及编码装置、译码装置 Expired - Fee Related CN102725964B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/082362 WO2012167564A1 (zh) 2011-11-17 2011-11-17 一种编码方法、译码方法及编码装置、译码装置

Publications (2)

Publication Number Publication Date
CN102725964A CN102725964A (zh) 2012-10-10
CN102725964B true CN102725964B (zh) 2014-02-26

Family

ID=46950470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002418.0A Expired - Fee Related CN102725964B (zh) 2011-11-17 2011-11-17 一种编码方法、译码方法及编码装置、译码装置

Country Status (4)

Country Link
US (1) US9112533B2 (zh)
EP (1) EP2731270A4 (zh)
CN (1) CN102725964B (zh)
WO (1) WO2012167564A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2683084T3 (es) * 2013-07-01 2018-09-24 Huawei Technologies Co., Ltd. Método de ecualización Turbo y sistema de ecualización Turbo
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
CN108886370B (zh) 2016-05-16 2020-11-10 华为技术有限公司 一种卷积ldpc译码方法、装置、译码器及系统
CN106209115B (zh) * 2016-06-29 2019-09-20 深圳忆联信息系统有限公司 一种数据处理方法及电子设备
US11281641B1 (en) * 2017-05-23 2022-03-22 Amazon Technologies, Inc. Evaluating encoding history for late encoding binding of data

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103579A (zh) * 1985-05-08 1986-11-05 索尼公司 纠错码的译码方法和系统
US6141787A (en) * 1997-05-19 2000-10-31 Sanyo Electric Co., Ltd. Digital modulation and demodulation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353444B2 (en) 2004-05-07 2008-04-01 Comtech Aha Corporation LDPC architecture
CN100502245C (zh) * 2005-10-21 2009-06-17 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法
CN100425017C (zh) * 2005-12-08 2008-10-08 西安电子科技大学 基于预编码的并行卷积ldpc码的编码器及其快速编码方法
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
JP5354979B2 (ja) 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
US20090113256A1 (en) 2007-10-24 2009-04-30 Nokia Corporation Method, computer program product, apparatus and device providing scalable structured high throughput LDPC decoding
US8091004B2 (en) * 2008-04-14 2012-01-03 Intel Corporation Inter-packet selective symbol mapping in a joint incremental redundancy and symbol mapping diversity system
WO2009153746A2 (en) * 2008-06-18 2009-12-23 Nxp B.V. Node information storage method and system for a low-density parity-check decoder
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
FR2950209B1 (fr) * 2009-09-14 2011-10-14 St Microelectronics Sa Procede de mise a jour elementaire d'un noeud de controle lors d'un decodage d'un bloc encode avec un code ldpc non binaire, et decodeur correspondant.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103579A (zh) * 1985-05-08 1986-11-05 索尼公司 纠错码的译码方法和系统
US6141787A (en) * 1997-05-19 2000-10-31 Sanyo Electric Co., Ltd. Digital modulation and demodulation

Also Published As

Publication number Publication date
US20130132803A1 (en) 2013-05-23
EP2731270A4 (en) 2014-07-02
US9112533B2 (en) 2015-08-18
WO2012167564A1 (zh) 2012-12-13
EP2731270A1 (en) 2014-05-14
CN102725964A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN100502245C (zh) 支持任何码率/码长的低密度奇偶校验码编码装置和方法
KR100641052B1 (ko) Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
CN104868925B (zh) 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN102164025B (zh) 基于重复编码和信道极化的编码器及其编译码方法
CN101162907B (zh) 一种利用低密度奇偶校验码实现编码的方法及装置
CN102725964B (zh) 一种编码方法、译码方法及编码装置、译码装置
CN101453297A (zh) 低密度生成矩阵码的编码方法和装置、及译码方法和装置
CN102122966A (zh) 基于信道极化的交错结构重复码的编码器及其编译码方法
CN104219019A (zh) 编码方法及编码设备
CN103888148A (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
CN105429646A (zh) 一种咬尾阶梯码的编码及解码方法
CN104883194B (zh) 一种rs-ldpc二维乘积码的h矩阵构造方法及其滑动截断译码方法
CN102142928A (zh) 交织、解交织外码编码输出码字的方法和交织、解交织器
CN102857324A (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN102571105A (zh) 一种逼近信道容量的码率可变ldpc码的编码方法
CN101854177A (zh) 一种高吞吐率的ldpc译码器
CN101800627B (zh) 一种多码率兼容的高速ldpc编码器的硬件实现
CN101286745B (zh) 一种交织编码方法及装置
CN107306140A (zh) 一种gel码字结构编码和译码的方法、装置及相关设备
CN102868495B (zh) 基于查找表的近地通信中ldpc串行编码器和编码方法
CN107733441B (zh) 编码方法及装置、译码方法及装置
CN110071726B (zh) 多层单元闪存中联合ldpc码的构造方法及其译码装置
CN1183687C (zh) Turbo码编码器及编码方法
CN101075812A (zh) 一种并行级联结构的系统形式低密度码的构造方法
CN102611465B (zh) 结构化多元非规则重复累积码的编码器与编码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140226

Termination date: 20161117

CF01 Termination of patent right due to non-payment of annual fee