CN1008316B - 纠错码的译码方法和系统 - Google Patents

Abstract

在一纠错码译码系统中，第一纠错码(n₁，k₁)对二维排列(k₁，×k₂)个信息符号每一列k₁个信符号的每一个编码，第二纠错码(n₂，k₂)对每一行中k₂个信息符号的每一个编码，第一纠错码译码形成的第一指示字存于一n₂位存储器中，第二纠错码译码形成的第二指示字存于一至少k₁位存储器中；输出信息符号时，由第一及第二指示字状态估出信赖度。第二纠错码译码时，用第一指示字对第二纠错码每一码系列进行疑符纠正，对第二纠错码每一码系列在疑符纠正时进行一次部分计算便可得误差值。

Description

本发明与译出纠错码的一种方法和一种系统有关。

乘积码是众知的，它是排列成二维形式的信息符号;纠错码按这二维排列的每行和每列而被编码，使每个信息符号被包括在两个纠错码系列之中。翻译乘积码时，对每列译出纠错码以及在译码信息的基础上再对每行译出纠错码。这个译码信息叫做指示字。

在通常的方法中，由于对每个信息符号要决定指示字，所以所需的指示字的总数至少等于信息符号的数目。

此外在利用指示字进行疑符纠正的情况下，须从指示字存储单元中读出每列的指示字以算出其误差值;结果会发生一个问题，象存储器的存取、计算等处理步骤的数目必然要增加。

另一方面，如果纠错码采用象BCH码那样的复杂码，要得出误差值的计算会变得非常复杂。因此，如果计算是用硬件来完成，那么存在的问题就是需要大量的程序步骤。

本发明的目的是为纠错码的译码提供一种方法和系统，它在译码过程中能够减少所需指示字的数目，减小对指示字的存储区，以及减少对指示字的读写次数。

本发明的另一目的是为纠错码的译码提供一种方法和系统，它根据每行中相同的指示字，可以减少处理步骤的数目。

本发明还有一个目的是为纠错码的译码提出一方法和系统，在疑符纠正中，可以减少计算步骤的数目。

本发明再有一个目的是为纠错码的译码提供一种方法和系统，它 可以依靠简单的系统结构和少数的处理步骤，得出译码中的误差值。

发明的本质

为了完成上述技术任务，在纠错码的译码方法中，第一纠错码（n₁，k₁）（其中n₁表示码长）是对二维排列的（k₁×k₂）个信息符号每一列中k₁个信息符号进行编码，第二纠错码（n₂，k₂）（其中n₂表示码长）是对每一行中k₂个信息符号的每一信息符号进行编码，本发明方法包括下列步骤：在一个n₂位存储器中存入由第一纠错码译码形成的第一指示字;在至少k₁位的存储器中存入由第二纠错码译码形成的第二指示字;并在输出信息符号时在第一和第二指示字的状态基础上估计信赖度。

此外，本发明的纠错码译码方法包括下列步骤：在一个n₂位存储器中存入由第一纠错码译码形成的第一指示字;利用这些第一指示字在第二纠错码译码时对第二纠错码的每个码系列进行疑符纠正;并且在疑符纠正中，为了得出误差值，对第二种纠错码每个码系列只要进行一次的部分计算。

此外，本发明的纠错码译码系统包括有一个把校正子存入校正子寄存器的装置，这是基于这样的事实，在有一个根为l的线性非对偶码中，有一个校正子是接收符号系列的（mod2）相加，并且在纠正多个错误符号时，在许多符号中的一个符号的误差值可由存储在校正子寄存器中的一个值减去其它的误差值形成。

发明的效果

在通常的方法中，所需指示字的范围是相当于这纠错码的数据（n₁，n₂）的总数。但在本发明中，有可能把指示字的数目减到（n₂+2n₁）个，且可减少译码过程所需的存储量。此外，根据 本发明，有可能减少写入/读出指示字的步骤数目。

另外，根据本发明，如果C₂译码过程中的疑符纠正是采用由C₁译码形成的指示字来完成，那么对于C₂码的每个系列，指示字的模式是公共的，并且求误差值的计算亦是公共的，于是有可能把所需的计算减少成一个计算。因此，在译码过程中有可能大大减少处理步骤的数目，因而有可能实现高速的译码操作。

此外，根据本发明，不需要依照求误差值的复杂的误差估值多项式去求出全部差值。只需根据简单的结构求得单个误差值，因此，它能减少处理步骤的数目。

此外，根据本发明，可以大大减少疑符纠正中计算步骤的数目。

附图的简短说明

图1是本发明的一种具体装置的方框图;

图2是帮助说明本发明具体装置的操作的一个简图;

图3是本发明的一种具体装置的译码器的方框图;

图4是本发明的一种具体装置的方框图;

图5是本发明的一种具体装置主要部分的方框图;

图6是本发明的一个处理电路的方框图;

图7是帮助说明本发明的方框图。

具体装置的操作的说明

下面将参照附图来说明本发明的一个具体装置。图1表示乘积码编码器的一个系统结构。标号1表示输入端;标号2表示C₂（第二纠错码）校验码发生器。从输入端1来的输入数据被送至C₂校验码发生器2和选择器3的一个输入端。由C₂校验码发生器2形成的 C₂校验数据都供至选择器3的另一输入端。选择器3在选k₂个信息符号后，重复操作k₁次以选取（n₂-k₂）个校验数据。在这操作中，信息符号和校验数据都在地址控制器5的控制下顺序地存入RAM（随机存取存储器）。

这个RAM4的读出数据被送到C₁（第一纠错码）校验码发生器6以及选择器7的一个输入端。由C₁校验码发生器6形成的C₁校验数据送至选择器7的另一输入端。选择器7在选了包括C₂校验数据的（k₁×n₂）个符号后，选择｛（n₁-k₁）×k₂｝个C₁校验数据。选择器7的输出端8处的数字数据则通过磁头存入磁带中（图中未画）。在这种情况下，有可能把进一步编码后的输出写入到RAM4，而为了记录又以不同的序列读出这输出。

图2表示上述编码器形成的码的结构。信息符号排列成二维（k₁×k₂）。k₂个信息符号被处理得编成侧方向的C₂码，即二维排列中每行上的C₂码。k₁个信息符号被处理得编成纵方向即每列上的C₁码。C₂校验数据也编码成C₁码。C₁码例如为（n₁，k₁）Reed Solomon码。根据它，有可能纠正（n₂-k₂）/2个符号错误。C₂码也是如Reed Solomon码，根据它可以纠正（n₂-k₂）/2个符号错误。

下面解释一下Reed    Solomon码的一般译码方法。

（n，k）Reed Solomon码（n表示码长，k表示信息符号的数目）的汉明（Hamming）距离在Galois体GF（2^m）上根据一个多项表达式

可以表成d＝n-k-l。如果收到的字是（r₀，r₁，r₂…r_n-1），则在下列计算表达式的基础上，可得出校正子：

$S_j=\underset{\mathrm{i=o}}{\overset{\mathrm{n-1}}{\mathrm{\Σ}}}{r}_i\alpha {}^{\mathrm{ij}}\mathrm{(j=o,l,\dots d-2)}$ ……（1）

其次，利用这个校正子Sj，可得出一个错误定位多项式σ（Z）和一个误差估值多项式ω（Z）。对于这种方法，已经提出的方法有Euclid辗转除法、Varlay-Camp法、Peterson法等等。

其次，求解σ（Z）＝0，在Chien氏搜索基础上可得出错误位置X₁。然后在错误位置X_i及误差估值多项式ω（Z）的基础上得出误差值Y_i。

以上译码步骤的计算现用错误位置X_i（i＝1，2、…e;e表示错误数目）及误差值Y_i来说明。由于Reed Solomon码是一个线性码，这码可表成S（Z）的

$\mathrm{Sj=}\underset{\mathrm{i=l}}{\overset{e}{\mathrm{\Σ}}}{\mathrm{YiX}}^j{}_l\mathrm{(j=1,2,\dots d-2)}$ (2)

可表成多项式：

S(Z)= $\underset{\mathrm{j=o}}{\overset{\mathrm{d-2}}{\mathrm{\Σ}}}{S}_{j}Z{}^j$ (3）

S（Z）被表成：

$\mathrm{S(Z)=}\underset{\mathrm{i=1}}{\overset{e}{\mathrm{\Σ}}}\mathrm{Yi}\underset{\mathrm{j=o}}{\overset{\mathrm{d-2}}{\mathrm{\Σ}}}{\mathrm{(X}}_i\mathrm{Z)j}$

$=\underset{\mathrm{i=l}}{\overset{e}{\mathrm{\Σ}}}\frac{Y_i}{\mathrm{l-XiZ}}{\mathrm{(mod·Z}}^{\mathrm{d\; -1}})$

其次，如果错误定位多项表达式和误差估值多项表达式定义如下：

<math>σ(Z)=<FROM>j=l<TO>e<OF>(l-XjZ)</PRODUCT></math> （5）

ω（Z）＝σ（Z）S（Z）    （6）

其中ω（Z）可表示

<math><mi>ω (Z)=</mi><munderover><mi>&amp;Sigma;</mi><mi>i=l</mi><mi>e</mi></munderover><mrow><mi></mi><mfrac><mrow><mi>Yi</mi></mrow><mrow><mi>l-XiZ</mi></mrow></mfrac><FROM>j=l<TO>e<OF></PRODUCT><mi>(l-XjZ)</mi></mrow></math>

<math><mi>=</mi><munderover><mi>&amp;Sigma;</mi><mi>i=l</mi><mi>e</mi></munderover><mrow><mi>Yi</mi><FROM>j≠l<TO>e<OF><msup><mi>(l-XjZ)(mod Z</mi><mi>d-1</mi></msup><mi>)</mi></PRODUCT></mrow></math>

把X^-1 _i代入Z，可得出误差值Y_i，并经改写这个表达式就成为：

<math><msub><mi>Y</mi><mi>i</mi></msub><mi>=ω (X</mi><msup><mi></mi><mi>-1</mi></msup><msub><mi></mi><mi>i</mi></msub><mi>)/</mi><FROM>j≠l<TO>e<OF><msub><mi>(l-X</mi><mi>j</mi></msub><mi>X</mi><msup><mi></mi><mi>-1</mi></msup><msub><mi></mi><mi>i</mi></msub><mi>)</mi></PRODUCT></math> （8）

作为一个例子，这里将说明具有根α⁰至α⁷的（32，24）Seed Solomon码。由于这个码是（d＝9），所以最多可以纠正4个符号错误。4个符号的错误位置若为X₁至X₄，误差 值若为Y₁至Y₄，校正子可表成

Sj＝ $\underset{\mathrm{i=l}}{\overset{4}{\mathrm{\&Sigma;}}}$ YiX^j _i（j＝0至3）

在四个校正子之中，S₀若表成

S₀＝ $\underset{\mathrm{i=l}}{\overset{4}{\mathrm{\&Sigma;}}}$ Yi

只要得出误差值Y₁、Y₂、Y₃，剩下的误差值Y₄就能用下式算出，且用不到复杂的计算，

Y₄＝S₀-Y₁-Y₂-Y₃

在码中Galois GF（2^m），减法等效于（mod2）的加法。

图3表示这个具体装置的译码器构成。在图3中，再生的数据被送至输入端11。为了译出C₁码，再生数据进入C₁译码器12。C₁码纠正（n₁-k₁）/2个数据。然而，在C₁码的单个系列中当错误的数目超过a（≤ ((n₁-k₁))/2 ），这系列的C₁指示字被决定为1，其它一些指示字都被定为0。在图2和3中，标号13表示用来存储C₁码指示字的指示字存储器。这个指示字存储器13具有n₂位。在地址控制器15的控制下，C₁译码器12的输出顺序地暂时存在RAM14之中。

RAM14的读出输出被送到用来解译C₂码的C₂译码器16。从指示字存储器来的C₁指示字也被送到这个C₂译码器16。对C₂ 码所有系列中k₁个系列来说C₁指示字都是公共的，所以有可能按相同的步骤来解译每一系列C₂码。C₂译码器16最多能纠正（n₂-k₂）/2个错误，并产生三种C₂码指示字，这些C₂指示字就被存到指示字存储器中。

当错误被C₂译码器16纠正后，对这系列C₂指示字便置于0。当错误因C₁指示字的信赖度高而未被C₂译码器16纠正并复制下来时，C₂指示字置于1。当错误未被C₂译码器16纠正并且因为C₁指示字的信赖度低而全部符号都决定为错误符号时，这个C₂指示字置于2。因此C₂指示字有2位以及指示字存储器17有2k₁位。

指示字存储器13和17为了在译码过程中存入信息符号和校验数据，可以与RAM14分开布置，或者利用这RAM14中的一部分存储区，可与RAM14合在一起。

此外，C₁指示字不一定限于1位，也能是2位或更多。另外，如果提供一个（2n₁）位C₂指示字存储器单元，也可能对C₁校验进行C₂码的纠错码处理。

C₂译码器16的输出数据被送到插值电路18来纠正尚未纠正的符号错误。插值电路18例如对均值进行插值。这个插值电路由控制电路19控制，而C₁指示字和C₂指示字即从指示字存储单元13和17送到这个控制电路。插值电路18的输出数据经输出端20送出。控制电路19在每个信息符号的C₁指示字和C₂指示字的基础上决定是否需要插值。在图2的标号13′内有C₁指示字的各种组合，图2的17′内有C₂指示字的各种组合。

不管C₁指示字是0或1当C₂指示字是0时，插值电路18不进行插值。当C₂指示字是1及C₁指示字是0时，因为这时知道信息符号没有错误，所以也没有插值动作。当C₂和C₁指示字都是1 时，因为这时信息符号有错，所以进行插值。此外，当C₂指示字是2而不管C₁指示字是0或1，因为信息符号有错误，这时也有插值动作。

C₁指示字的信赖度由C₂译码器16来估计。例如，C₂码能纠正2个符号错误时，如果不顾只有一个C₁指示字是1的事实，在C₂码的基础上不作出纠正，这可决定C₁指示字的信赖度是低的，因为以上是不正常的。即使错误不被这C₁指示字所纠正，但如果提供三种C₂指示字0，1，3以及从所有错误中区别出C₁指示字的复制，仍有可能消除对插值的需要。

在上述的C₂译码器16中，当C₁指示字被复制时可进行疑符纠正，其中复制指示字的数目是低于（n₂-k₂）个。此外，如果进行了疑符纠正，C₂指示字就置于0。

由上所述，依照对每行的错误定位多项表达式σ（Z）和误差估值多项表达式ω（Z），以及利用每行n₂个符号得出的校正子，可以算出Reed Solomon码。在疑符纠正的情况下，因为C₁指示字的1的位置都被认为是错误位置，所以在错误位置Xi和误差估值多项表达式ω（Z）的基础上，有可能得出误差值Yi。这就是说，按照表达式（8），在Z的地方代入X^-1 _i，可得出Yi：

其中i＝1，2，3，…;S表示符号的数目。

在上式中，分母只决定于错误的位置。例如由C₁指示字表明的 的错误位置是X₁、X₂、X₃，那么误差值Y₁、Y₂或Y₃的表达式的分母即是：

Y₁的分母：（1-X₂X^-1 ₁）（1-X₃X^-1 ₁）

Y₂的分母：（1-X₁X^-1 ₃）（1-X₂X^-1 ₃）

Y₃的分母：（1-X₁X^-1 ₂）（1-X₃X^-1 ₂）

这里，在指示字存储器13中存有的C₂码所有k₁个系列中的指示字都相同，所以对于这k₁个系列，上列表达式分母的计算只要进行一次就够了。

图4是采用上述C₁译码器和C₂译码器的一个纠错码译码器的构成。接收的数据供至输入端21。把这些接收数据送到延迟电路22和校正子发生器23。由校正子发生电路23形成的校正子被送到错误定位/误差值计算电路24。从错误定位/误差值计算电路24出来的误差数据被送到“异-或”门25并与延迟电路22出来的接收数据进行（mod2）相加。从延迟电路22出来的接收数据以及从“异-或”门25出来的纠错数据都送到选择器26。选择器26则由错误定位数据来控制。在错误位置处，“异-或”门25的输出由选择器26来选择以代替接收数据，结果再从输出端27输出。

在音响PCM信号的录/放设备中，再生的数据被一次写入R_ARAM中。利用这RAM的读出数据，可产生出校正子，并在这再生的校正子的基础上算出错误的位置和误差值。

图5是错误定位/误差值计算电路24的一部分。在图5中，标号29代表一个校正子寄存器。从数据总线28来的校正子S₀经过总线缓冲器30和“异-或”门31存入到校正子寄存器29内。校正子S₀在Galois体GF（2^m）Reed Solomon码的情况下有m位。由校正子寄存器29出来的校正子S₀再供至“异-或” 门31和总线缓冲器32。

当校正子S₀存入校正子寄存器29中时，所得的误差Y₁、Y₂、Y₃都从数据总线28通过缓冲器30顺序地供至“异”门31。因此，这“异-或”门31的输出是（S₀+Y₁）、（S₀+Y₁+Y₂）、（S₀+Y₁+Y₂+Y₃＝Y₄）。误差值Y₄留在校正子寄存器29内。这个误差值Y₄通过总线缓冲器32被输出到数据总线28。

图6是进行疑符纠正译码处理的另一个硬件例子。主RAM35通过写入寄存器33及读出寄存器34与数据总线28相接。在数据总线28上，挂有校正子寄存器29、工作RAM36和计算逻辑电路37。关于Reed    Solomon码的疑符纠正，可以归结成解下列n阶线性联立方程组，方法与表达式（2）相类似，

$\mathrm{S=}\underset{\mathrm{k=l}}{\overset{n}{\mathrm{\&Sigma;}}}{X}^v{}_{k}Y{}_K$ （9）

其中ν＝0至d-2

n：疑符数目

Xk：第k位置

Sν：校正子

Yk：当第k位置为疑符时误差的大小

d：码的最短距离

这里n、Xk、Sν均为已知;Yk是未知值。

为了解以上方程，通常采用下列方法：

若

A（Z）＝ <math><FROM>i=l<TO>n<OF></PRODUCT></math> （1-XiZ）

ω（Z）＝S（Z）A（Z） modZ^d-1

Yi可以象表达式（8）一样得出如下：

<math><msup><mi>Yi=ω (X</mi><mi>-1</mi></msup><msub><mi></mi><mi>i</mi></msub><mi>)/</mi><FROM>j≠i<TO>n<OF></PRODUCT><msup><mi>(l-XjX</mi><mi>-1</mi></msup><msub><mi></mi><mi>i</mi></msub><mi>)</mi></math> （10）

然而在本方法中，如果算出实际的计算步骤，例如当d＝9及n＝8时，

（ⅰ）A（Z）的展开

乘法数：1+2+…+7＝28

加法数：1+2+…+7＝28

（ⅱ）为了得出Yi的分母所作的予先计算，此时

Yi＝ k（1-XjX^-1 _i）

倒数次数：1×8＝8

乘法数：（7+6）×8＝104

加法数：7×8＝56

（ⅲ）得出ω（Z）＝S（Z）A（Z），modZ⁸所作的计算

乘法数    1+2+…+7＝28

加法数：1+2+…+7＝28

（ⅳ）得出ω（X^-1 _i）的计算

倒数次数：1×8＝8

乘法数：7×8＝56

加法数：7×8＝56

（ⅴ）为求出Yi所作的计算

除法数：1×8＝8

以上计算需要每一步骤，所以总共的步骤数是408。

在图6的电路中，表达式（9）的各个根用下式算出：

其中Anij是〔 （Z+X_k）〕的Z^j的系数，

l是任何大于0的整数且l≤d-n-1。这就是说，为了进行疑符纠正，在表达式（11）内，代入l＝0及i＝n，可得

<math><mi>Yn=(</mi><munderover><mi>&amp;Sigma;</mi><mi>j=o</mi><mi>n-1</mi></munderover><mi>AniJsj)/</mi><FROM>k=l<TO>n-l<OF><msub><mi>(X</mi><mi>K</mi></msub><mi>+X</mi><msub><mi></mi><mi>n</mi></msub><mi>) (11)</mi></PRODUCT></math>

由这个得出的Y_n以及Y_n·X^ν _n与每个校正子S相加，可得

S-Sr+Y_nX^ν _n

其中ν＝0至n-2。

在相加时，由于在位置Yn处的数据是正确的，校正子包括 （n-1）个疑符。因此，把n减去1，可得出Y_n-1：

<math><mi>Yn-l=(</mi><munderover><mi>&amp;Sigma;</mi><mi>j=o</mi><mi>n-2</mi></munderover><mrow><msub><mi>A</mi><mi>n-l</mi></msub><mi>,n-l,J</mi><msup><mi></mi><mi>S</mi></msup><mi>j)/</mi><FROM>K=1<TO>n-2<OF><msub><mi>(X</mi><mi>k</mi></msub><mi>+X</mi><msub><mi></mi><mi>n-1)</mi></msub></PRODUCT></mrow></math>

此外，令Y_n-1·X^ν _n-1与每个校正子S_ν相加：

Sν←Sν+Y_n-1X^ν _n-1

其中ν＝0至n-3。

重复以上计算，可得出最后疑符的Y₁为

Y₁＝S₀

上面说过，这就有可能进行疑符纠正。这里也可用与通常的方法同样的方法在d＝9及n＝8时估计所需的步骤数。

（ⅰ）A_nnj的展开

乘法数：1+2+…+6＝21

加法数：1+2+…+6＝21

（ⅱ）为了得出Yi的分母和

∏n＝ <math><FROM>k=l<TO>n-l<OF></PRODUCT></math> （Xk+Xn）

所作的计算，其中只需得出∏₃-∏₈，因为∏₂＝X₁+Y₂＝A₃₃₁，

乘法数：1+2+…+6＝21

加法数：1+2+…+6＝21

（ⅲ）为得出Yn的分子所作的计算

乘法数：7+6+…+1＝28

加法数：7+6+…+1＝28

（ⅳ）为得出Yn的计算

除法数：7，因为Y₁＝S₀

（ⅴ）Sν+YnX^ν _n

乘法数：6+5+…+1＝21

加法数：7+6+…+1＝28

以上计算总的步骤为202。因此在表达式（11）的情况下，计算步骤数比通常用表达式（10）的情况可以减少50%。

此外，在上述纠错码是乘积码的情况下，如果在纵方向排列30个符号，在横方向排列128个符号;C₁位在横方向，疑符相应于C₁指示字的位置，Xk（k＝1至n）是与所有C₂中的相同。这说明在（11）式中有可能予先计算A_nnj及

<math><FROM>k=2<TO>n-l<OF><msub><mi>(X</mi><mi>K</mi></msub><mi>+X</mi><msub><mi></mi><mi>n</mi></msub><mi>)</mi></PRODUCT></math>

而不对每个C₂计算这些项。这就是说，在本例中，以上的计算只需需进行一次，而对C₂需进行30次。因此，对于以上计算步骤的数目，由于在（ⅰ）及（ⅱ）中，30次内只算一次，而在（ⅰ）及（ⅱ）的步骤数是90/30＝3时，步骤的总数即是115步。在通常方法中，当（ⅰ）及（ⅱ）的步骤数是224/3＝74.4时，步骤的总数是191.5。结果，有可能把步骤数减少约40%。

正如上述，本发明的方法与通常方法相比，优点是本发明方法有 可能大大地减少计算步骤的数目、处理时间以及硬件的负荷等等。

此外，在以上的计算中，虽然采用了计算逻辑装置37。但在需要获得S_ν←S_ν+X^ν _iY^ν _i的情况下，例如可采用图7所示的概念。在图7中，标号38、39、40都表示寄存器;标号41是加法器;标号42是乘法器;标号43是选择器。这些部件全在计算逻辑装置37内构成。

（1）从校正子寄存器29及工作RAM36通过数据总线28把S₀放置在寄存器38内，把Y_i置在寄存器39内，把Xi置在寄存器40内。从加法器41把S₀+Y_i输出至数据总线28。

（2）从乘法器2出来的XiYi通过选择器43反馈至寄存器39。从数据总线28来的S₁被置入寄存器38内。因此，S₁+X_iY_i便从加法器41输出到数据总线28。

（3）此外，X² _iYi从乘法器42通过选择器43反馈至寄存器39。S₂从数据总线28置入到寄存器38。于是

S₂+X² _iY_i

便从加法器41输出到数据总线28。

（4）重复以上步骤，可以顺序地得出

S₃+X³ _iY_i，S₄+X⁴ _iY_i…，

这些值都通过数据总线28送至校正子寄存器29以便重写它们。

计算即如上法进行。

在以上说明中，虽然X₁至X_n全是疑符，但在X₁至X_n-1是疑符及X_n是一个错误的情况下，可以纠正这数据。在此情况下，未知量是Y₁至Y_n及X_n，共（n+1）个。利用以上的A_nnj，可得出Xn为：

$X_n=\frac{\underset{\mathrm{j=o}}{\overset{\mathrm{n-l}}{\mathrm{\&Sigma;}}}\mathrm{AnnjSj+l+l}}{\underset{\mathrm{j=o}}{\overset{\mathrm{n-l}}{\mathrm{\&Sigma;}}}\mathrm{AnnjSj+l}}$

因此，未知量是Y₁至Y_n。然而这些未知量可按疑符纠正同样的方法求得。

例如，若乘积码中d＝9（6个疑符+1个错误）

（1）检验疑符位置X₁，X₂，…X₆。

（2）求出并存储A_nnj。这里总共存储有21个符号A₂₂₁＝X₁，A₃₃₁＝A₂₂₁+X₂，A₃₃₂＝A₂₂₁·X₂…A₇₇₁…A₇₇₆。

（3）求出并存储总共5个符号

<math><FROM>k=l<TO>n-l<OF></PRODUCT></math> （Xk+X_n），（n＝2-6）。

以上的处理对于每30次计算只要进行一次。

（4）计算校正子S₀至S₇。

（5）S₇求出如下

$X^r=\frac{\underset{\mathrm{j=o}}{\overset{6}{\mathrm{\&Sigma;}}}{A}_{\mathrm{77}}\mathrm{jSj+1}}{\underset{\mathrm{j=O}}{\overset{6}{\mathrm{\&Sigma;}}}{A}_{\mathrm{77}}\mathrm{jSj}}$

（6）Y₇由下式求出：

<math><msub><mi>Y</mi><mi>7</mi></msub><mi>=(</mi><munderover><mi>&amp;Sigma;</mi><mi>j=o</mi><mi>6</mi></munderover><mrow><msub><mi>A</mi><mi>77</mi></msub><mi>jSj)/</mi><FROM>k=l<TO>n-l<OF><msub><mi>(X</mi><mi>K</mi></msub><mi>+X</mi><msub><mi></mi><mi>7</mi></msub><mi>)</mi></PRODUCT></mrow></math>

以及把校正子Y₇X₇反馈回去。

于是顺序地求出Y₆至Y₁（＝S₀）

另外，在这例中，采用了表达式（11）的情况。但若l≠0，操作是相同的。

如同上述，纠正（疑符+一个错误）是可能的。

在此情况下，和上述的疑符纠正一样，计算步骤的数目可以大大减少。

以上的表达式（11）及（12）现可证明如下：（预备定理）若

A_ni（Z）＝

（Z+X_k），

A_nij＝〔A_ni（Z）〕_j

则显然可得下列表达式：

（定理1）n阶线性联立方程

$\mathrm{S=}\underset{\mathrm{k=l}}{\overset{n}{\mathrm{\&Sigma;}}}{X}^v{}_k\mathrm{Yk}$

（ν＝0至n-1;Yi是未知量）

的根是：

（证明）

（推论1）

（证明）这是显然的，只要代入

S_j+1＝ $\underset{\mathrm{k=l}}{\overset{n}{\mathrm{\&Sigma;}}}{X}^{\mathrm{j+l}}{}_k\mathrm{Yk}$

（定理2）若X₁至X_n-1为疑符，X_n为错误，则

$X_n=\frac{\underset{\mathrm{j=o}}{\overset{\mathrm{n-l}}{\mathrm{\&Sigma;}}}{A}_{\mathrm{n\; n\; j}}{S}_{\mathrm{j+l+l}}}{\underset{\mathrm{j=o}}{\overset{\mathrm{n-l}}{\mathrm{\&Sigma;}}}{A}_{\mathrm{n\; n\; j}}{S}_{\mathrm{j+l}}}$

（证明）从推论1，

右边＝ <math><mfrac><mrow><msub><mi>Y</mi><mi>n</mi></msub><msup><mi>X</mi><mi>l+l</mi></msup><msub><mi></mi><mi>n</mi></msub><FROM>k=l<TO>n-l<OF>(Xk+Xn)</PRODUCT></mrow><mrow><msub><mi>Y</mi><mi>n</mi></msub><msup><mi>X</mi><mi>l</mi></msup><msub><mi></mi><mi>n</mi></msub><FROM>k=l<TO>n-l<OF><msub><mi>(X</mi><mi>k</mi></msub><msub><mi>+X</mi><mi>n</mi></msub>)</PRODUCT></mrow></mfrac></math> ＝左边。

因此在疑符纠正中，从定理1，知道在S₀至S_n-1系列中，可以用任何的S₁至S_n，S₂至S_n+1，…S_d-1-n至S_d-2来纠错。亦即是，对于n个疑符需要有n个接连的校正子，剩下的校正子可作检验用，使得n≤d-1。

此外，为了从定理2求得X_n，需要有校正子S₁至S_n+1（总数是n+1个），使得n≤d-2。在此情况下，疑符的数目是n-1≤d-3，和以上情况一样，剩下的校正子可作检验用。

Claims (9)

1、一种纠错码的译码方法，其中第一纠错码(n1，k1)(其中n1表示码长)是对二维排列的(k1×k2)个信息符号相应列中k1个信息符号的每一信息符号进行编码，而相应第二纠错码(n2，k2)(其中n2表示码长)是对二维排列的相应行中k2个信息符号的第一信息符号进行编码，

该方法包括下列步骤：

接收至少相应的第一纠错码；

对相应的第一纠错码进行译码；

产生相应的第一指示字，以指示相应第一纠错码的检错或纠错情况；

将相应的第一指示字存储在具有至少n2位的存储装置(13)中；

对相应的第二纠错码进行译码；

产生相应的第二指示字，以指示相应第二纠错码的检错或纠错情况；和

将相应的第二指示字存储在具有至少K1位的存储装置(17)中；和

输出信息符号；该方法的特征在于，根据相应的第一和第二指示字的状态表示各信息符号的可靠性。

2、一种纠错码的译码设备，其中各相应第一纠错码（n1，k1）（其中n1表示码长）是对二维排列的（k1×k2）个信息符号各相应列中k1个信息符号的每一信息符号进行编码，而相应的第二纠错码（n2，k2）（其中n2表示码长）是对二维排列各相应行中k2个信息符号的每一信息符号进行编码，该设备包括：

接收装置（11），用以接收至少相应的第一纠错码;

译码装置（12，16，14），连接到所述接收装置（11），用以对相应的第一纠错码进行译码，并用以产生相应的第一指示字，以指示相应的第一纠错码的检错或纠错情况，还用以对相应的第二纠错码进行译码，并产生相应的第二指示字以指示相应第二纠错码的检错或纠错情况;和

第一存储装置（13），连接到所述译码装置（12），且具有至少n2位供存储各相应第一指示字的容量;

第二存储装置（17），连接到所述译码装置（16），且具有至少k1位供存储各相应第二指示字的容量;和

输出装置（18，20），连接到所述译码装置（12，16，14），且用以获取信息符号;该设备的特征在于;

装置（19）连接到所述第一和第二存储装置（13，17），并用以根据第一和第二指示字的状态表示各信息符号的可靠性。

3、根据权利要求2所述的设备，其特征在于，所述译码装置包括第一译码装置（12，14）和第二译码装置（16，14），第一译码装置（12，14）连接到所述接收装置（11），用以对相应的第一纠错码进行译码，并用以产生相应的第一指示字，以指示相应各第一纠错码的检错和纠错情况，第二译码装置（16，14）则连接到所述第一译码装置（12，14），用以对相应的第二纠错码进行译码，并用以产生各相应的第二指示字，以表示各相应第二纠错码的检错或纠错情况;

所述第一存储装置（13）连接到所述第一译码装置（12）;

所述第二存储装置（17）连接到所述第二译码装置（16，14）;

所述输出装置（18，20）也连接到所述第二译码装置（16，14）;

4、一种纠错码的译码方法，其中第一纠错码（n1，k1）（其中n1表示码长）是对二维排列的（k1×k2）个信息符号相应列中k1个信息符号的每一信息符号进行编码，而相应第二纠错码（n2，k2）（其中n2表示码长）是对二维排列的相应行中k2个信息符号的每一信息符号进行编码，

该方法包括下列步骤：

接收至少相应的第一纠错码;

对相应的第一纠错码进行译码;

产生相应的第一指示字，以指示相应第一纠错码的检错或纠错情况;

将相应的第一指示字存储在具有至少n2位的存储装置（13）中;

对相应的第二纠错码进行译码，方法是采用相应的各第一指示字对第二纠错码的各代码系列进行疑符校正;和

输出信息符号;该方法的特征在于，

对相应各第二纠错码进行的译码步骤包括进行为获取误差值对疑符纠错过程中相应的第二纠错码的各代码系列只进行一次的部分计算。

5、一种纠错码的译码设备，其中各相应第一纠错码（n1，k1）（其中n1表示码长）是对二维排列的（k1×k2）个信息符号各相应列中k1个信息符号的每一信息符号进行编码，而相应的第二纠错码（n2，k2）（其中n2表示码长）是对二维排列各相应行中k2个信息符号的每一信息符号进行编码，该设备包括：

接收装置（11），用以接收至少相应的第一纠错码;

第一译码装置（12，14），连接到所述接收装置（11），用以对相应的第一纠错码进行译码，并用以产生相应的第一指示字，以指示相应的第一纠错码的检错或纠错情况，

第一存储装置（13），连接到所述译码装置（12），且具有至少n2位供存储各相应第一指示字的容量;

第二译码装置（16，14），连接到所述第一译码装置（12，14）和所述第一存储装置（13），并用以对相应的各第二纠错码进行译码，方法是采用相应的各第一指示字对相应各第二纠错码的各代码系列进行疑符校正;和

输出装置（18，20）用以获取信息符号;该设备的特征在于：

所述第二译码装置（16，14）进行为获取误差值，对疑符纠错过程中相应的所述第二纠错码的各代码系列只进行一次的部分计算。

6、一种纠错码的译码设备，其中各相应第一纠错码（n1，k1）（其中n1表示码长）是对二维排列的（k1×k2）个信息符号各相应列中k1个信息符号的每一信息符号进行编码，而相应的第二纠错码（n2，k2）（其中n1表示码长）是对二维排列各相应行中k2个信息符号的每一信息符号进行编码，该设备包括：

接收和输出装置（28），用以接收至少相应的第一纠错码并用以获取信息符号;

译码装置（29，33，34，35，36，37），连接到所述接收和输出装置（28），用以对相应的第一纠错码进行译码，并用以产生相应的第一指示字，以指示相应的第一纠错码的检错或纠错情况，还用以对相应的第二纠错码进行译码，方法是采用相应的各第一指示字对相应各第二纠错码的各代码系列进行疑符校正;和

存储装置（13），连接到所述译码装置（29，33，34，35，36，37）且具有至少n2位供存储各相应第一指示字的容量;

该设备的特征在于：

所述译码装置（29，33，34，35，36，37）进行为获取误差值对疑符纠错过程中相应的第二纠错码的各代码系列只进行一次的部分计算。

7、一种非对偶纠错码译码设备，其中，多个校正子中的一个校正子是（mod.2）中一系列所收到的符号相加的结果，且利用该设备可以校正该系列所收到的符号中多个符号的错误，该设备包括：

译码装置（12，16，14;28，29，33，34，35，36，37），包括输入装置（21，22;28）;校正子发生装置（23;36，37），用以产生校正子;误差位置和误差值计算装置（24;29，36，37），连接到所述校正子发生装置（23，36，37）上，并用以根据各校正子产生误差位置和误差值;误差校正装置（25;37），连接到所述输入装置（21，22;28）和误差位置和误差值计算装置（24;29，36，37）上，并用以将误差值相加来校正错误符号;和输出装置（26，27;28），连接到所述误差校正装置（25;37）上;该设备的特征在于：

所述误差位置和误差值计算装置（24;29，36，37）包括一校正子寄存器（29），用以存储校正子;和“异或”门（31），连接到所述校正子寄存器（29）上，并供有校正值和误差值，且用以将各误差值与校正子相加以产生误差值，存储在所述校正子寄存器（29）中，供校正错误符号用。

8、一种Reed-Solomon码的译码和校正方法，包括下列步骤：

解下列方程，求出该方程的根;

$S_y=\underset{\mathrm{k=1}}{\overset{n}{\mathrm{\&Sigma;}}}{X}^v{}_{k}Y{}_K$

其中ν＝0至d-2

n＝疑符的数目

Xk＝第k位置

Sν＝校正子

Yk＝在第k疑符上的误差值

d＝码的最短距离

根据所述根对在Reed-Solomon码中所编的误差进行疑符校正;

其特征是：上式的根可由下式得出：

l为等于或大于0的整数，它满足l＜d-n-1

9、一种根据下式的根对Reed-Solomon码中的疑符进行译码和校正的设备：

$S_y=\underset{\mathrm{k=1}}{\overset{n}{\mathrm{\&Sigma;}}}{X}^v{}_{k}Y{}_K$

其中ν＝0至d-2

n＝疑符的数目

Xk＝第k位置

Sν＝校正子

Yk＝在第k疑符上的误差值

d＝码的最短距离

校正子寄存装置（29）供存储校正子Sν之用;和逻辑运算装置（37），用以通过解下列方程求出所述根：

l为等于或大于0的整数，它满足l≤d-n-1

该设备的特征在于，所述逻辑运算装置（37）包括：

寄存装置（38），供存储校正子Sν之用;

寄存装置（39），供存储X^ν _iYi之用;

寄存装置（40），供存储Xi之用;

加法装置（41），用以将Sν和S^ν _iYi相加，并给所述寄存装置（38）和校正子寄存装置（29）提供Sν+X^ν _iYi;

乘法装置（42），用以将Xi与X^ν _iYi相乘起来，并给所述寄存装置（39）提供X^ν _iYi。

Images