CN101060341A - 后维特比纠错装置及其相关方法 - Google Patents

后维特比纠错装置及其相关方法 Download PDF

Info

Publication number
CN101060341A
CN101060341A CNA2007101097292A CN200710109729A CN101060341A CN 101060341 A CN101060341 A CN 101060341A CN A2007101097292 A CNA2007101097292 A CN A2007101097292A CN 200710109729 A CN200710109729 A CN 200710109729A CN 101060341 A CN101060341 A CN 101060341A
Authority
CN
China
Prior art keywords
code word
candidate codewords
error pattern
error
detection code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101097292A
Other languages
English (en)
Other versions
CN101060341B (zh
Inventor
李俊
菅原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101060341A publication Critical patent/CN101060341A/zh
Application granted granted Critical
Publication of CN101060341B publication Critical patent/CN101060341B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种后维特比(Post－Viterbi)处理器，其根据特定通信信道的多个主要错误模式而生成多个候选码字。当确定在所述多个候选码字当中的一个候选码字不包含错误时，则所述后维特比处理器选择所述候选码字作为经校正的码字。

Description

后维特比纠错装置及其相关方法
相关申请的交叉引用
本发明要求申请日为2006年1月23日，申请号为10-2006-0006818的韩国专利申请的优先权，其公开在此以引用方式整体包含。
技术领域
本发明的实施例一般涉及一种后维特比(Post-Viterbi)纠错方法。具体而言，本发明的实施例涉及一种适合于减少误校正(mis-correction)的概率的后维特比纠错方法及适于执行这种方法的装置。
背景技术
检错和纠错技术在许多存在噪声的数据传输系统和精确度考量中起着重要的作用。例如，在许多电子数据传输系统中，检错和纠错是通过这样的方式来实现的：在通过信道发送数据之前使用某一形式的冗余数据对数据进行编码，而然后使用所述冗余数据来辅助对数据进行解码的处理。
一项已知的用于纠错的技术叫做循环冗余检验(CRC)。在循环冗余检验中，要通过噪声信道发送的数据与生成多项式相乘以形成码字。
在本说明中，术语“发送码字(transmitted codeword)”将用来表示要通过信道发送的原始码字，而术语“检测码字(detected codeword)”将用来表示作为在已通过信道发送码字之后由接收设备检测到的所述码字。此外，生成多项式一般可称作检错码，其可从不同种类的多项式来设计。
通过用生成多项式除检测码字而从所述检测码字计算检验子(syndrome)。没有错误的检测码字产生为全0的检验子，而包含错误的检测码字产生不全为0的检验子。
经常使用后维特比处理器来通过估计在已知形式的错误模式(errorpattern)与估计的错误信号之间的相关量来得到最有可能类型的错误模式和在所述检测码字内的错误模式的起始位置。
所估计的错误信号通常被计算为均衡器的输出信号与下述信号之间的差：通过利用部分响应多项式(partial response polynomial)对维特比解码器的输出进行卷积计算来产生所述信号。所述部分响应多项式是通过使用均衡器将模拟回读信道(analog readback channel)整形(reshape)为已知的部分响应而便于所述模拟回读信道的数字化的信号。所述维特比解码器从经整形的、数字化的均衡器输出来计算所述检测码字。
由于噪声和有缺陷的均衡器，检测码字可能包含错误。因此，通过利用部分响应多项式对维特比解码器的输出进行卷积而计算得出的信号与均衡器输出相减来得到错误信号。
作为示例，图1示出了一种后维特比处理器。参考图1，数据通过检错码(EDC)编码器(未示出)来编码并通过可能包含噪声的信道来发送。均衡器106将回读信道输出整形为匹配部分响应P(D)的序列，其中“D”表示在数字序列中的延迟变量，例如：P(D)＝1+6D+7D2+2D3。
部分响应最大似然(PRML)单元108检测发送码字并提供输出。通过均衡器106的输出和被利用部分响应P(D)进行卷积的PRML单元108的输出相减而产生错误信号“e”。
EDC解码器单元112计算出检验子以检查在检测码字中出现错误与否。匹配滤波器单元114包括多个错误模式事件匹配滤波器，其中每一错误模式事件匹配滤波器都与一个主要错误模式(dominant error pattern)相对应并用来检测所述检测码字是否包含所述主要错误模式之一。术语“主要错误模式”在此表示在特定通信信道的潜在错误模式当中发生概率相对较高的错误模式。
每一错误模式匹配滤波器计算出错误模式在检测码字中的特定位置发生的可能性的似然值或置信值(confidence value)。最大值选择单元116然后在所述错误模式以及由错误模式匹配滤波器计算的起始位置当中选择具有最大似然性的错误模式和相关起始位置。然后，校正单元118基于关于最可能的错误模式和起始位置的信息来校正该错误模式。
作为后维特比处理器如何工作的例子，假定“a”是被记录的数据，“a′”是由PRML单元108解码的被记录数据，P(D)是部分响应多项式。均衡器108的输出信号“y”和错误信号“e”可被分别表示为y＝a*p+n和e＝(a-a′)*p+n，其中“p”表示在存储被记录数据的介质以及均衡器输出之间的回读信道的传递函数，“n”表示回读信道中的噪声，“*”表示卷积运算。
由匹配滤波器单元114计算出来的置信值可表示为等式P-1(D)*E-1(D)，其中P-1(D)和E-1(D)分别表示部分响应多项式和错误模式的时域逆值(timereversal)，而*表示卷积运算。在匹配滤波器单元114中的各个错误模式匹配滤波器用来计算在检测码字中每一位置的每一错误模式的概率(例如置信值)。
最大值选择单元116根据匹配滤波器单元114输出当中的最大置信值来产生错误模式和错误起始位置。校正单元118然后根据从最大值选择单元116输出的错误模式和错误起始位置来校正最有可能的错误模式。
在具有相对较高的错误发生率的信道中(即“干扰占优(interferencedominant)”信道)，错误趋向于以特定模式发生。例如：如果发送码字是[1，-1，1，-1，1，1，-1，1，-1，-1]，而检测码字是[1，-1，1，-1，1，-1，1，-1，-1，-1]，那么以特定模式[2，-2，2]表示的错误模式[0，0，0，0，0，2，-2，2，0，0]就会发生。
图2是示出了传统后维特比纠错方法的流程图。
参考图2，执行操作S202以确定在检测码字中是否存在错误模式。在操作S202中，所述检测码字除以发生多项式以生成检验子。如果检验子是全0，则所述检测码字可假定为不包含错误。然而，如果检验子不为全0，则所述检测码字可假定为包含某些错误。
如果确定所述检测码字不包含错误，则在操作S206执行数据恢复处理以恢复从其形成所述检测码字的原始数据。该数据恢复处理一般将冗余位移除，其中EDC编码器将所述冗余位添加到数据中以形成发送码字。
另一方面，在操作S202中，如果确定所述检测码字包含错误，则在操作S204执行后维特比纠错处理来校正错误。
在K＝1的情况下执行操作S204，其中K表示假定可能存在于检测码字中的不同错误模式中的最大数量。应该满足关系式K≤E，其中E表示包括在后维特比处理器中的错误模式匹配滤波器的数量。
在操作204中，使用与各个错误模式相对应的各个错误模式匹配滤波器来相对于检测码字的每一比特为所有可能的错误模式计算置信值。这里，每一错误模式匹配滤波器根据在回读信道中发生的主要错误模式来配置。根据由后维特比处理器确定的发生的最有可能的错误模式和所述错误模式的最可能的起始位置来校正在所述检测码字中的错误。
不幸的是，如图2中所示的传统的后维特比纠错方法具有较高的误校正的概率。在校正不正确的错误模式中或在于错误起始位置处校正错误模式中，误校正发生。
例如，在垂直磁记录技术(PMR)中，错误模式±[2，-2]经常被检测为±[2，-2，2]或者±[2，-2，0，2，-2]。另外一种主要错误模式±[2，-2，2]经常被检测为±[2，-2]或者±[2，-2，2，-2，2，-2]。相似的，错误模式±[2，-2，2，-2，2]和±[2，-2，2，-2，2，-2]也普遍地被误检测(mis-detect)。另一方面，关于误校正起始位置，主要错误模式±[2，-2]和±[2，-2，2]也经常被校正为±[2，0，-2]或者±[2，0，0，-2]。
图3示出了图1的后维特比处理器进行的误校正的一个例子。在这个例子中，后维特比处理器基于以下六个主要错误模式来执行检错和纠错：[2，-2]、[2，-2，2]、[2，-2，2，-2]、[2，-2，0，2，-2]、[2，-2，2，-2，2]和[2，-2，2，-2，2，-2]。参考图3，实际的错误模式[2，-2，2]发生于实际错误位置[715，716，717]，同时在所述检测码字中K＝1。但是在错误位置[705，706，707，708]中的错误模式[2，-2，2，-2]具有六个主要错误模式中的最大置信值，因此其被后维特比处理器确定为预测错误模式。
因为预测错误模式与实际错误模式不相同，所以发生误预测(mis-prediction)，结果，后维特比处理器执行误校正。具体而言，将对于检测码字的第705位至708位执行相应于错误模式[2，-2，2，-2]的纠错。
不幸的是，诸如这些的误校正可能对后维特比处理器的位误码率(BER)性能具有极大的影响。
发明内容
本发明的所选实施例提供适于降低误校正的概率的后维特比纠错方法。此外，本发明的所选实施例也提供用于执行所述后维特比纠错方法的装置。
根据本发明一个实施例，提供一种校正在检测码字中的一个或多个错误的方法，所述方法包括：通过将第一错误模式应用于所述检测码字中的第一位置，根据所述第一错误模式存在于所述检测码字中的所述第一位置的可能性来生成第一候选码字，并且检测在所述第一候选码字中的错误。所述方法还包括：通过将第二错误模式应用于所述检测码字中的第二位置，根据所述第二错误模式存在于所述检测码字中的所述第二位置的可能性来生成第二候选码字，并且确定所述第二候选码字是否包含错误，当确定所述第二候选码字不包含错误时，选择所述第二候选码字作为经校正的码字。
根据本发明的另一实施例，提供一种校正在检测码字中的一个或多个错误的方法，所述方法包括：通过将多个错误模式在相应的多个相应开始位置应用于所述检测码字来产生N(n＞1)个候选码字，确定是否N个候选码字当中的任一码字不包含错误，以及当确定所述N个候选码字当中的第i侯选码字不包含错误时，生成所述第i候选码字作为经校正的码字。
根据本发明的仍一实施例，提供一种后维特比处理器。所述后维特比处理器适于通过将通信信道的主要错误模式应用于检测码字来校正所述检测码字中的错误模式。所述后维特比处理器包括：检错码(EDC)解码器，适于检测所述检测码字是否包含错误；匹配滤波器单元，其包含多个错误模式匹配滤波器，每一错误模式匹配滤波器适于计算与相应错误模式存在于所述检测码字中的可能性相对应的置信值；候选码字发生单元，适于根据由所述错误模式匹配滤波器计算出的置信值来产生多个候选码字；校正单元，适于当通过所述EDC解码器确定所述多个候选码字中的一个侯选码字不包含错误时，产生所述多个候选码字当中的那个侯选码字作为经校正的码字。
附图说明
以下针对在附图中图解的几个实施例来描述本发明。全部附图中，相同的参考数字指示相同的示例性单元、组件或步骤。在附图中：
图1是传统后维特比处理器的方框图；
图2是说明传统后维特比纠错方法的流程图；
图3是说明并给出由传统后维特比处理器进行的误校正的例子的表格；
图4是说明根据本发明实施例的纠错方法的流程图；
图5是说明使用图4中图解的纠错方法的结果的表格；
图6是根据本发明实施例的后维特比处理器的方框图；
图7是图解分别采用传统纠错技术和根据本发明实施例的纠错技术的数据流的误码率的曲线图；以及
图8是说明分别采用传统纠错技术和根据本发明实施例的纠错技术的数据流的区段错误率(sector error rate)。
具体实施方式
以下将参照附图描述本发明的示范实施例，这些实施例被提供作为教导范例，本发明的实际范围由随后的权利要求书限定。
图4是图解根据本发明一个实施例的纠错方法的流程图。参考图4，操作S402和S404分别类似于图2中图解的相应操作S202和S204。特别地，执行操作S402以确定在检测码字中是否已出现错误模式。
在操作S402中，检测码字除以发生多项式以产生第一检验子。如果第一检验子为全0，则所述检测码字被假定为不包含错误。然而，如果第一检验子不为全0，则所述检测码字被假定为包含某些错误。
当确定所述检测码字不包含错误时，在操作S412中执行数据恢复处理以恢复从其形成所述检测码字的原始数据。所述数据恢复处理一般将由EDC编码器添加到数据中以形成发送码字的冗余位移除。
另一方面，当在操作S402中确定所述检测码字包含错误时，在操作S404中执行后维特比纠错处理来校正错误。
在K＝1的条件中执行操作S404，其中K表示被假定为可能存在于所述检测码字中的错误模式的最大数量。应该满足关系式K≤E，其中E表示包括在后维特比处理器中的错误模式匹配滤波器的数量。
在操作S404中，使用与各错误模式相对应的各错误模式匹配滤波器，对于所述检测码字的每一比特的所有可能的错误模式计算置信值。在此，每一错误模式匹配滤波器根据由回读信道产生的主要错误模式来配置。由后维特比处理器判断出的最有可能的错误模式及其伴随的最可能的起始位置被应用到所述检测码字以产生候选码字。
接着，在操作S406中，再次将候选码字除以发生多项式以产生第二检验子。当第二检验子为全0时，则该候选码字被假定为不包含错误。但是，当第二检验子不为全0时，该被校正的码字被假定为包含某些错误。
当候选码字被确定为不包含错误时，将该候选码字作为已校正的码字提供给数据恢复处理，并在操作S412执行数据恢复处理以从所述已校正的码字中恢复出原始数据。
另一方面，当在操作S406中第二检验子被判断含有错误时，在操作S408中再次对所述检测码字执行后维特比纠错处理。然而，在操作S408中，除了用来产生多个候选码字的具有最大置信值的错误模式之外，也将考虑几个潜在的错误模式和起始位置。通过使用一个或多个潜在错误模式/起始位置对所述检测码字执行纠错而产生每一侯选码字。
在L≥1和K≥1条件下执行操作S408，其中术语“L”表示用来产生候选码字的错误模式的数目，并且L≤K≤E。换句话说，在操作S408中，在每一候选码字中可能会发生一个或者多个错误模式，并且除了与最大置信值对应的错误模式之外，也考虑其他的错误模式。
候选码字可以被表示为C1，C2...，CK，每一术语CL表示一个包含“L”个错误模式的候选码字的集合。例如，术语“C1”表示一个候选码字的集合，所述侯选码字的每一个都通过将一个(1)误差模式应用于检测码字来产生，也就是说L＝1。类似地，C2表示一个候选码字的集合，每一个侯选码字都由将两个(2)错误模式应用于检测码字而产生，也就是说L＝2，等等。
在执行操作S408后，执行操作S410以判断当除以发生多项式时，是否所述候选码字的任意一个都能产生等于0的检验子。若在除以发生多项式时所述侯选码字的任意一个都能产生等于0的检验子，则此候选码字被产生作为已校正的码字，并在操作S412中对所述已校正的码字执行数据恢复。
另一方面，当除以发生多项式时，没有一个侯选码字产生等于0的检验子，则不对任何一个候选码字执行纠错。但是，仍然使用操作S412对一个或多个候选码字执行数据恢复处理。
总之，图4的方法在第一检错过程没有产生具有相对于发生多项式的0检验子的已校正的码字时能够执行检错和/或纠错多次。通过执行检错和/或纠错多次，可以避免多个误校正，由此相对于传统方法的误码率而降低了所述方法的误码率。
图5示出通过使用图4的后维特比纠错方法执行检错和纠错而获得的结果的表格。图5的表格与图3的表格类似，其区别在于如图5中的虚线框所示，图4的方法能够使用“L＝2和K＝1”，正确地预测和校正在实际错误位置[715，716，717]的实际错误模式[2，-2，2]。换句话说，通过考虑至少两个不同的潜在错误模式时，图4的方法能够正确地预测在图4的检测码字中的实际错误模式和错误位置。
如在图5中所见到的，具有错误位置[705，706，707，708]的错误模式[2，-2，2，-2]具有最大的置信值。然而，具有错误位置[715，716，717]的错误模式[2，-2，2]被选择作为实际错误模式并被用来产生已校正的码字。
通过获得基于错误位置为[705，706，707，708]的错误模式[2，-2，2，-2]的第一候选码字的第一检验子以及判断这第一检验子不为0而正确地选择实际错误模式。接着，获得基于错误位置为[715，716，717]的错误模式[2，-2，2]的第二候选码字的第二检验子。由于第二检验子为0，因此第二候选码字被用作已校正的码字。
在所有候选码字都具有不为0的检验子的情况下，可以执行数据恢复，然而，图4的方法将会在不校正任何错误模式的情况下终止。
图6是根据本发明一个实施例的后维特比处理器的方框图。参照图6，后维特比处理器包括均衡器单元606、PRML单元608、匹配滤波器单元614、EDC解码器单元612、候选码字发生单元616和校正单元618。
与图1的后维特比处理器类似，均衡器单元606将回读信道输出整形为匹配部分响应P(D)的序列，其中“D”表示在数字序列中的延迟变量，例如：P(D)＝1+6D+7D2+2D3。
PRML单元608检测发送码字并提供输出。通过均衡器单元606的输出和利用部分响应P(D)对PRML单元608的输出进行卷积而得到的结果相减来产生错误信号“e”。
EDC解码器单元612计算检验子以检测在所述检测码字和候选码字中出现错误与否。匹配滤波器单元614包括多个错误匹配滤波器，其中每一个错误匹配滤波器都与一个主要错误模式相对应并用于检测所述检测码字是否包含所述主要错误模式之一。每一个错误模式匹配滤波器计算错误模式存在于检测码字中的似然率或置信值，并将似然率或者置信值以及相关错误模式和位置输出到候选码字发生单元616。
候选码字发生单元616从匹配滤波器单元614中接收主要错误模式和位置，并且也接收检测码字。候选码字发生单元616根据各个主要错误模式以及与各个主要错误模式关联的似然率和置信值，对于检测码字产生一个或多个错误模式和位置。可替换地，候选码字发生单元616可以将相应错误模式和位置应用于检测码字，以产生一个或多个候选码字。
校正单元618从候选码字发生单元616接收所述一个或多个错误模式和位置，或可替换地，所述一个或多个候选码字。此外，校正单元618一般接收检测码字。因此，校正单元618可存储一个或多个候选码字或者将一个或多个错误类型和位置应用于检测码字来产生一个或多个候选码字。校正单元618向EDC解码单元612输出一个或多个候选码字，EDC解码单元612通过用生成多项式去除每一候选码字以产生相应的检验子而对一个或多个候选码字执行检错。所述检验子从EDC解码器单元612输出至校正单元618。当一个特定的候选码字具有零检验子时，一旦从EDC解码器单元612接收到零检验子，则校正单元618将候选码字作为经校正的码字输出。
在候选码字发生器616生成候选码字时，所述候选码字一般以上述组合来生成。例如：候选码字可被生成为基于匹配滤波器单元614输出的置信值的C1，C2...，CK。
在一个实施例中，校正单元618从由候选码字发生器616生成的多个候选码字当中选择没有错误的候选码字。在所述多个候选码字的每一个都包含有错误时，可能从校正单元618输出所述检测码字而不经过任何校正。
典型地，校正单元618发送请求，其请求EDC解码器单元612产生候选码字的检验子。EDC解码器单元612将EDC应用于每一候选码字，计算出检验子，并且输出通过计算检验子而获得的结果到校正单元618。校正单元618根据检验子选择没有错误的候选码字，并将所选择的侯选码字作为已校正的码字输出。
图7是下述曲线图：其图解分别采用传统纠错技术和根据本发明实施例的纠错技术的数据流的误码率(BER)。在图7中，纵轴度量BER，而横轴度量信噪比(SNR)。在图7的曲线图中的数据是通过在K＝1，L＝1，2，3，的条件下，使用部分响应多项式P＝[1672]通过仿真来产生的。
曲线702表示后维特比处理器理论上的理想性能。曲线704至708表示根据本发明实施例的后维特比纠错方法的性能。曲线710表示图2中图解的传统后维特比纠错方法的性能。曲线712表示不采用后维特比纠错方法的系统的性能。
图8是下述曲线图：其图解分别采用传统纠错技术和根据本发明实施例的纠错技术的数据流的区段错误率(SER)。在图8中，纵轴度量SER，而横轴度量SNR。在图8中的数据是从在K＝1，L＝3条件下，使用部分响应多项式P＝[1672]条件下通过仿真产生的。
曲线802表示后维特比处理器理论上的理想性能。曲线804表示根据本发明实施例的后维特比纠错方法的性能(L＝3，K＝1)。曲线806表示图2中图解的传统后维特比纠错方法的性能。曲线808表示不采用后维特比纠错方法的系统的性能。
如图8所示，当采用使用本发明实施例的后维特比纠错而不是传统后维特比纠错方法时，改善了SER。
根据本发明的选择实施例，后维特比纠错方法通过使用多个不同的潜在错误模式来评估多个候选码字，直到识别出具有全0的检验子的侯选码字来执行检错方法。随后所述方法将具有全0的检验子的候选码字作为已校正的码字输出。通过这种方式评估多个候选码字，对错误模式的误校正趋向于被避免，而对错误模式的正确校正趋向于增加，从而降低了该方法的总误码率和区段错误率。最后，当没有识别出包含全0的候选码字时，将不执行纠错，这也消除了误校正问题。
前面的示范性实施例是教导示例。本领域的技术人员将理解：在不脱离由权利要求所限定的本发明的范围的情况下，可以对所述示范性实施例作出的形式上和细节上的各种改变。

Claims (14)

1、一种校正在检测码字中的一个或多个错误的方法，所述方法包括：
通过将第一错误模式应用于在所述检测码字中的第一位置，根据所述第一错误模式存在于所述检测码字中的所述第一位置的可能性来生成第一候选码字；
检测在所述第一候选码字中的错误；
通过将第二错误模式应用于在所述检测码字中的第二位置，根据所述第二错误模式存在于所述检测码字中的所述第二位置的可能性来生成第二候选码字；
确定所述第二候选码字是否包含错误；以及
当确定所述第二候选码字不包含错误时，则选择所述第二候选码字作为经校正的码字。
2、如权利要求1所述的方法，其中所述第一错误模式存在于所述检测码字中的所述第一位置的可能性大于所述第二错误模式存在于所述检测码字中的所述第二位置的可能性。
3、如权利要求1所述的方法，还包括：
当确定所述第二候选码字确实包含错误时，在不进行修改的情况下输出所述检测码字。
4、如权利要求1所述的方法，其中所述方法由下述后维特比处理器来执行：所述后维特比处理器包含“E”个事件匹配滤波器，其适于生成“E”个与所述检测码字有关的潜在错误模式；
其中所述第一候选码字和所述第二候选码字形成多个候选码字C1、C2、...、CK中的一部分，其中“K”表示码字中的错误事件的最大数量，每一术语CL表示包括“L”个错误模式的候选码字的集合，其中L≤K≤E。
5、如权利要求4所述的方法，其中所述“E”个潜在错误模式是通信信道的主要错误模式。
6、如权利要求1所述的方法，其中将所述第一错误模式应用于所述检测码字中的所述第一位置包括：校正在所述检测码字中的所述第一错误模式；以及
其中将所述第二错误模式应用于所述检测码字中的所述第二位置包括：校正在所述检测码字中的所述第二错误模式。
7、如权利要求1所述的方法，其中检测在所述第二候选码字中的错误包括：
根据所述第二候选码字而生成检验子；和
确定所述检验子是否为全0。
8、一种校正在检测码字中的一个或多个错误的方法，所述方法包括：
通过将多个错误模式在相应的多个相应起始位置上应用于所述检测码字来产生N个候选码字，其中N＞1；
确定是否所述N个候选码字中的任一码字不包含错误；以及
当确定所述N个候选码字当中的第i候选码字不包含错误时，产生所述第i候选码字作为经校正的码字。
9、如权利要求8所述的方法，还包括：
当确定所述N个候选码字都包含错误时，在不进行修改的情况下输出所述检测码字。
10、如权利要求8所述的方法，其中所述方法由下述后维特比处理器来执行：所述后维特比处理器包括“E”个事件匹配滤波器，其适于生成“E”个与所述检测码字有关的潜在错误模式；以及
其中所述N个候选码字包括候选码字C1、C2、...、CK，其中“K”表示所述码字中的错误事件的最大数量，每一术语CL表示包括“L”个错误模式的候选码字的集合，其中L≤K≤E。
11、如权利要求8所述的方法，其中通过将所述多个错误模式在所述相应的多个相应开始位置应用于所述检测码字来生成N(N＞1)个候选码字的步骤包括：
通过匹配滤波器单元的操作，生成所述多个错误模式作为一组在所述检测码字中最有可能的错误模式；和
通过候选码字发生器单元的操作，根据所述多个错误模式和所述相应的多个相应起始位置来修改所述检测码字，以生成N个候选码字。
12、如权利要求8中所述的方法，其中确定所述N个候选码字中的任一码字是否不包含错误的步骤包括：
计算与N个候选码字对应的N个检验子；以及
确定是否N个检验子中的任一检验子为全0。
13、一种后维特比处理器，适于通过将通信信道的主要错误模式应用于检测码字来校正在所述检测码字中的错误模式，所述后维特比处理器包括：
检错码(EDC)解码器，适于检测所述检测码字是否包含错误；
匹配滤波器单元，其包括多个错误模式匹配滤波器，每一错误模式匹配滤波器适于计算与相应错误模式存在于所述检测码字中的可能性对应的置信值；
候选码字发生单元，适于根据由所述错误模式匹配滤波器计算的置信值来产生多个候选码字；以及
校正单元，适于当通过所述EDC解码器确定所述多个候选码字中的一个侯选码字不包含错误时，产生所述多个候选码字中的那个侯选码字作为经校正的码字。
14、如权利要求13所述的后维特比处理器，其中所述多个候选码字中的所有侯选码字都包含一个或多个错误，所述校正单元在不进行修改的情况下输出所述检测码字。
CN2007101097292A 2006-01-23 2007-01-23 后维特比纠错装置及其相关方法 Expired - Fee Related CN101060341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060006818A KR100734307B1 (ko) 2006-01-23 2006-01-23 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
KR6818/06 2006-01-23

Publications (2)

Publication Number Publication Date
CN101060341A true CN101060341A (zh) 2007-10-24
CN101060341B CN101060341B (zh) 2012-07-25

Family

ID=38287059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101097292A Expired - Fee Related CN101060341B (zh) 2006-01-23 2007-01-23 后维特比纠错装置及其相关方法

Country Status (4)

Country Link
US (1) US7814394B2 (zh)
JP (1) JP5080817B2 (zh)
KR (1) KR100734307B1 (zh)
CN (1) CN101060341B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213546B2 (en) * 2007-11-13 2012-07-03 Silicon Laboratories Inc. System and method for decoding RDS/RBDS data
US8078947B2 (en) * 2008-07-15 2011-12-13 Macronix International Co., Ltd. Data processing circuit and method
US8601338B2 (en) * 2008-11-26 2013-12-03 Broadcom Corporation Modified error distance decoding of a plurality of signals
US8904266B2 (en) * 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor
US8898539B2 (en) * 2012-09-12 2014-11-25 Lsi Corporation Correcting errors in miscorrected codewords using list decoding
KR102007770B1 (ko) 2012-12-14 2019-08-06 삼성전자주식회사 패킷의 부호화 방법과 그 복호화 장치 및 방법
KR102554418B1 (ko) * 2018-10-01 2023-07-11 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136592A (en) 1989-06-28 1992-08-04 Digital Equipment Corporation Error detection and correction system for long burst errors
US5577053A (en) * 1994-09-14 1996-11-19 Ericsson Inc. Method and apparatus for decoder optimization
JPH0946241A (ja) 1995-07-27 1997-02-14 Saitama Nippon Denki Kk ブロック符号復号器
US5636208A (en) * 1996-04-12 1997-06-03 Bell Communications Research, Inc. Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
JP3272317B2 (ja) 1999-01-21 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 誤り検出装置およびその方法
KR100301518B1 (ko) 1999-07-28 2001-11-01 구자홍 리드 솔로몬 복호기에서의 정정 불가능 에러 검출 방법
JP3270441B2 (ja) 2000-01-26 2002-04-02 埼玉日本電気株式会社 時分割多元接続方式での誤りビット訂正方法及びその回路
CN100426407C (zh) * 2003-05-30 2008-10-15 国际商业机器公司 数据存储系统
US7325183B2 (en) * 2004-07-21 2008-01-29 Hewlett-Packard Development Company, L.P. Error correction code generation method and apparatus
KR20060025350A (ko) * 2004-09-16 2006-03-21 한국전자통신연구원 복호기에서의 반복 복호 중지 방법 및 그 장치
JP4681415B2 (ja) * 2004-10-05 2011-05-11 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ エラーイベント検出方法およびエラーイベント検出装置
KR100640601B1 (ko) * 2004-10-05 2006-11-01 삼성전자주식회사 수직 자기 기록매체가 재생하는 코드 워드의 에러 이벤트발생 유무 검출방법 및 장치
US7644338B2 (en) * 2005-09-13 2010-01-05 Samsung Electronics Co., Ltd. Method of detecting and correcting a prescribed set of error events based on error detecting code
WO2008076214A2 (en) * 2006-12-14 2008-06-26 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes

Also Published As

Publication number Publication date
CN101060341B (zh) 2012-07-25
JP2007200535A (ja) 2007-08-09
KR100734307B1 (ko) 2007-07-02
JP5080817B2 (ja) 2012-11-21
US20070174755A1 (en) 2007-07-26
US7814394B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
US8407563B2 (en) Low-complexity soft-decision decoding of error-correction codes
US8255764B1 (en) Embedded parity coding for data storage
CN101060341A (zh) 后维特比纠错装置及其相关方法
US8145983B1 (en) Methods and apparatus for identification of likely errors in data blocks
WO2008021045A2 (en) System and method for correcting errors in non-volatile memory using product codes
US9419651B2 (en) Non-polynomial processing unit for soft-decision error correction coding
JP2007082226A (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
US20090193313A1 (en) Method and apparatus for decoding concatenated code
JP4551445B2 (ja) サブ・ブロック・インターリーバおよびデインターリーバを有する多次元ブロック符号器
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
JP5374156B2 (ja) データを復号化及び符号化するための装置及び方法
JP2008118327A (ja) ビタビ復号方法
CN1741614A (zh) 使用冗余对视/音频和语音数据进行解码的方法和系统
CN108933606B (zh) 一种容误码的系统卷积码盲识别方法
CN101227192B (zh) 后维特比纠错方法和装置
CN111224741B (zh) 卫星导航用bch码译码方法、译码器及卫星导航接收机
CN110708077B (zh) Ldpc码大数逻辑译码方法、装置和译码器
TWI399042B (zh) To detect the wrong position of the detection device
CN1797585A (zh) 检测由磁记录介质再现的码字中的错误事件的方法及设备
JP2006180172A (ja) Ｃｒｃ生成多項式の選択方法、ｃｒｃ符号化方法およびｃｒｃ符号化回路
CN1476013A (zh) 具有错误处理的光盘数据读取方法
JP2005057741A (ja) インラインワイヤ誤り訂正
CN103959657B (zh) 用于卷积编码的低复杂度解码器
CN114024552A (zh) 一种缩短三维tpc的高性能译码方法
JP2006261857A (ja) 復号器及び復号方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20150123

EXPY Termination of patent right or utility model