JP5080817B2 - ポストビタビエラー訂正方法及びポストビタビ処理器 - Google Patents

ポストビタビエラー訂正方法及びポストビタビ処理器 Download PDF

Info

Publication number
JP5080817B2
JP5080817B2 JP2007012937A JP2007012937A JP5080817B2 JP 5080817 B2 JP5080817 B2 JP 5080817B2 JP 2007012937 A JP2007012937 A JP 2007012937A JP 2007012937 A JP2007012937 A JP 2007012937A JP 5080817 B2 JP5080817 B2 JP 5080817B2
Authority
JP
Japan
Prior art keywords
error
candidate
codeword
error event
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007012937A
Other languages
English (en)
Other versions
JP2007200535A (ja
Inventor
俊 李
隆夫 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007200535A publication Critical patent/JP2007200535A/ja
Application granted granted Critical
Publication of JP5080817B2 publication Critical patent/JP5080817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45Soft decoding, i.e. using symbol reliability information
    • H03M13/451Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は、ポストビタビエラー訂正方法に係り、特に誤訂正が発生する確率を減らすポストビタビエラー訂正方法及びそれに適した装置に関する。
コードワードで発生したエラーイベントを検出するために、シンドロームの算出に基づいたCRC(Cyclic Redundancy Check)符号が一般的に利用されている。
ポストビタビ処理器の基本概念は、周知の形態の主要エラーイベントと推定されたエラー信号との相関性を算出することによって、コードワード内で最も可能性のあるエラーイベントの種類(エラー種類)及びエラー開始位置を確認することである。ここで、推定されたエラー信号は、等化器の出力信号と、ビタビデコーダの出力及び部分応答多項式のコンボリューションにより生成された信号、すなわちノイズが存在していない部分応答信号との差により得られる。
図1は、ポストビタビ処理器を示す図面である。図1に示すように、データは、エラー検出コード(Error Detection Code:EDC)エンコーダにより符号化された後に、ノイズを含むチャンネルを通じて伝送される。等化器106は、チャンネルを通じて伝送された信号を等化し、最大類似(Maximum Likelihood:ML)復号器108は、ビタビアルゴリズムに基づいて等化された信号から符号化されたデータを復号する。しかし、ML復号器108により復号されたデータには、チャンネル上のノイズによるエラーが含まれうる。
EDCデコーダ112は、ML復号器108により復号されたデータにEDCを適用してエラーイベントの発生有無を判断する。EDCを適用して算出されたシンドロームの値が0であるならば、エラーイベントが発生していないと判断される。
一方、EDCを適用して算出されたシンドロームの値が0でないならば、エラーイベントが発生したと判断してエラーイベントに対する訂正が行われる。
エラーイベントに対する訂正は、エラーイベントマッチフィルタバンク114と選択器116とにより算出されたエラー種類及びエラー開始位置を参照してエラーイベント訂正器118で行われる。
aが記録データであり、a’がML復号器108により検出されたデータであり、P(D)が部分応答多項式であると仮定すれば、等化器106の出力信号y及びエラー信号eは、それぞれy=a*p+n及びe=(a−a’)*p+nで表現されうる。ここで、nは、ノイズを表し、*は、コンボリューション演算を表す。
エラーイベントマッチフィルタバンク114は、複数のエラーイベントマッチフィルタで構成され、それぞれのエラーイベントマッチフィルタは、主要エラーイベントのうち一つと関連する。したがって、各エラーイベントマッチフィルタは、関連したエラーイベントに対する類似値あるいは信頼値を算出するために使われる。
エラーイベントマッチフィルタを利用して算出される信頼値は、P−1(D)*E−1(D)で表される。ここで、P−1(D)は、部分応答多項式P(D)の時間反転を表し、E−1(D)は、エラー信号eの時間反転を表し、*は、コンボリューション演算を表す。
エラーイベントマッチフィルタは、エラー信号eを使用してコードワード内のあらゆる位置に対してエラーイベントの発生確率、すなわち信頼値を算出するために利用される。
選択器116は、エラーイベントマッチフィルタバンク114の出力のうち最も大きい信頼値を参照して、エラー種類及びエラー開始位置を算出する。エラーイベント訂正器120は、選択器116から出力されるエラー種類及びエラー位置を参照して発生したエラーイベントを訂正する。
図2は、従来のポストビタビエラー訂正方法を示すフローチャートである。
S202では、EDCを適用してエラーイベントの発生有無を判断する。エラーイベントの発生有無は、シンドロームにより判断される。すなわち、シンドロームの値が0であるならば、エラーイベントが発生していないと判断され、シンドロームの値が0でないならば、エラーイベントが発生したと判断される。
S202でエラーイベントが発生していないと判断されれば、すなわちシンドロームの値が0であるならば、S206に進んでデータの復旧を行う。ここで、データの復旧とは、コードワードでEDCエンコーダにより付加された付加ビットを除去することをいう。
S202でエラーイベントが発生したと判断されれば、すなわちシンドロームの値が0でないならば、S204では、ポストビタビ処理、すなわち発生したエラーイベントに対する訂正を行う。
S204は、K=1であることを仮定して行われる。ここで、Kは、コードワード内に発生すると仮定したエラーイベントの最大個数である。K≦Eの関係を満足し、ここで、Eは、ポストビタビ処理器で使われるエラーイベントマッチフィルタの個数である。
具体的に、エラーイベントに相応するエラーイベントマッチフィルタを使用して、コードワードのあらゆるビットに対して各エラーイベント別に信頼値を得、それらのうち最も大きい信頼値を選択する。エラーイベントマッチフィルタは、主要エラーイベントを考慮して設定される。
選択された信頼値に相応するエラー種類及びエラー開始位置を参照して発生したエラーイベントを訂正する。かかる訂正は、強制的に行われる。すなわち、判定されたエラー種類及びエラー開始位置が正しいかに関係なくエラーイベントに対する訂正が行われる。
しかし、図2に示したような従来のポストビタビエラー訂正方法は、誤訂正の確率が高いという問題点がある。ポストビタビ処理器で発生する誤訂正は、エラー種類を誤って選択する誤ったエラー種類選択及びエラー開始位置を誤って指定する誤ったエラー位置指定に区分されうる。
誤ったエラー種類選択の例として、垂直記録装置で最も頻度の高い主要エラーイベントである[2,−2]は、頻繁に[2,−2,2]あるいは[2,−2,0,2,−2]と判断され、他の主要エラーイベントである[2,−2,2]は、頻繁に[2,−2]あるいは[2,−2,2,−2,2,−2]と判断されるものが挙げられる。同様に、[2,−2,2,−2,2]及び[2,−2,2,−2,2,−2]も時々誤判断される。
一方、頻度の高い誤ったエラー位置指定の例として、主要エラーイベント[2,−2]及び[2,−2,2]は、頻繁にそれぞれ[2,0,2]及び[2,0,0,2]と訂正されるものが挙げられる。
図3は、ポストビタビ処理器による誤訂正の例を示す図面である。
図3は、実際のエラーイベントが[2,−2,2]であり、実際のエラー位置が[715,716,717]であり、K=1である条件で行った結果を示す図面である。すなわち、コードワード内で一つのエラーイベントがあり、最も大きい信頼値に相応するエラー種類及びエラー開始位置に基づいて発生したエラーイベントを訂正する条件で行われたものである。
ここで、ポストビタビ処理器で使われる主要エラーイベントとして[2,−2]、[2,−2,2]、[2,−2,2,−2]、[2,−2,0,2,−2]、[2,−2,2,−2,2]及び[2,−2,2,−2,2,−2]の6個が考慮されている。
図3に示すように、最も大きい信頼値を有するエラーイベントは[2,−2,2,−2]であり、これに対するエラー位置は[705,706,707,708]である。
これにより、コードワードの705〜708番目のビットに対してエラーイベント[2,−2,2,−2]に相応する訂正が行われる。
しかし、実際のエラー位置は[715,716,717]であり、実際のエラーイベントは[2,−2,2]であるので、誤ったエラー種類選択及び誤ったエラー位置指定により、図3に示したような訂正は誤訂正となる。
一方、従来のポストビタビエラー訂正方法は、EDCによりエラーが発生したと判断されれば、誤訂正の如何に関係なく強制的に訂正を行っているので、誤訂正が発生する場合、ビットエラー率は、ポストビタビ処理器により処理する前に比べてかえって増加するという問題点もある。
本発明の目的は、訂正されたコードワードで依然としてエラーイベントが存在するかを再び検査することによって、誤訂正が発生する確率を減らす改善されたポストビタビエラー訂正方法を提供することである。
本発明の他の目的は、前記ポストビタビエラー訂正方法に適した装置を提供することである。
前記目的を達成するための本発明によるポストビタビエラー訂正方法は、チャンネルを通じて伝送されたコードワードで発生したエラーを、前記チャンネルで発生するエラーイベントとの相関関係を利用して訂正するエラー訂正方法において、前記コードワードに対して最も大きい相関性を有するエラーイベントを考慮してエラーイベント訂正が行われた候補コードワードを得るステップと、前記候補コードワード内で依然としてエラーイベントが存在するか否かを検査するステップと、前記候補コードワード内で依然としてエラーイベントが存在すると判断されれば、他のエラーイベントを考慮した他の候補コードワードを得るステップと、前記他の候補コードワードのうち、エラーイベントが存在していないと判断される候補コードワードを選択して、訂正されたコードワードとして出力するステップと、を含むことを特徴とする。
ここで、他の候補コードワードのうち、エラーイベントが存在していないと判断される候補コードワードが全くないならば、エラーイベントに対する訂正を行わないことが望ましい。
前記他の目的を達成するための本発明によるポストビタビ処理器は、チャンネルを通じて伝送されたコードワードで発生したエラーイベントを、前記チャンネルで発生するエラーイベントとの相関関係を利用して訂正するポストビタビ処理器において、前記コードワードに対してEDCを適用してエラーイベントの発生有無を判断するEDCデコーダと、複数のエラーイベントマッチフィルタを備えて、前記コードワードと前記エラーイベントとの相関性を表す信頼値を算出するエラーイベントマッチフィルタバンクと、前記エラーイベントマッチフィルタバンクで算出された信頼値を参照して、複数のエラーイベントを考慮した候補コードワードを発生させる候補コードワード発生器と、前記候補コードワード発生器で発生した複数の候補コードワードのうち、エラーイベントが存在していない候補コードワードを選択して、訂正されたコードワードとして出力するエラーイベント訂正器と、を備えることを特徴とする。
本発明によるエラー訂正方法は、エラーイベントとの相関性に基づいて発生したエラーイベントの訂正において、候補コードワードで依然としてエラーイベントが存在するか否かを再検査することによって、誤訂正を防止できる。
また、本発明によるエラー訂正方法は、最も大きい信頼値を表すエラーイベントを考慮した候補コードワードによりエラーイベントが訂正されない場合、他のエラーイベントを考慮した候補コードワードにより訂正することによって、訂正の可能性を高める。
また、本発明によるエラー訂正方法は、エラーイベントが存在していない候補コードワードが全くないならば、エラーイベントに対するエラー訂正を行わないことによって、人為的な誤訂正の発生を防止できる。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図4は、本発明によるエラー訂正方法の望ましい実施形態を示すフローチャートである。図4において、S402及びS404は、図2を参照して説明したS202及びS204と類似している。
まず、S402で、EDCを適用してエラーイベントの発生有無を判断する。
S402でエラーイベントが発生していないと判断されれば、すなわちシンドロームの値が0であるならば、S412に進んでデータの復旧を行う。S412では、EDCエンコーダによりコードワードに付加された付加ビットを除去することによって、本来のデータを復旧する。
S402でエラーイベントが発生したと判断されれば、すなわちシンドロームの値が0でないならば、S404で、最も大きい信頼値に該当するエラー種類及びエラー開始位置を参照して発生したエラーイベントに対する訂正を行って候補コードワードを得る。
S404は、K=1であることを仮定して行われる。S404は、エラーイベントに相応するエラーイベントマッチフィルタを使用してそれぞれのエラーイベントに対する信頼値を得、それらのうち最も大きい信頼値を選択し、選択された信頼値に相応するエラー種類及びエラー開始位置を参照して候補コードワードを得る。
S406では、S404で得られた候補コードワードに対してEDCを適用してシンドロームを再びチェックする。
S406で候補コードワード内にエラーイベントが存在していないと判断されれば、すなわちシンドロームの値が0であるならば、候補コードワードを訂正されたコードワードとして出力し、S412に進んでデータの復旧を行う。
もし、S406でシンドロームの値が0でないならば、S408で算出されたエラー種類及びエラー開始位置を参照して、他のエラーイベントを考慮した他の候補コードワードを得る。すなわち、最も大きい信頼値に相応するエラーイベント以外の他のエラーイベントを考慮した他の候補コードワードを得る。
S408は、L≧1であり、K≧1であることを仮定して行われる。ここで、Lは、候補コードワードを生成するために考慮されたエラーイベントの個数であり、K≦L≦Eである。ここで、Eは、ポストビタビ処理器で使われるエラーイベントマッチフィルタの個数である。すなわち、S408は、コードワード内で一つ以上のエラーイベントが発生し、また、最も大きい信頼値を表すエラーイベント以外の他のエラーイベントも考慮するという条件下で行われる。
候補コードワードは、+・・・+で表れうる。ここで、Cは、組み合わせを表す。例えば、は、コードワード内に一つのエラーイベントが発生するという条件で、L個の主要エラーイベントを考慮した候補コードワードの組み合わせを表し、は、コードワード内で最大二つのエラーイベントが発生するという条件で、L個の主要エラーイベントを考慮した候補コードワードの組み合わせを表す。
S410では、S408で得られた他の候補コードワードそれぞれに対してEDCを適用してシンドロームを再び検査する。すなわち、それぞれの候補コードワードに対して依然としてエラーイベントが存在するか否かを検査する。
S410で候補コードワードのうち一つでエラーイベントが存在していないと判断されれば、すなわちシンドロームの値が0であるならば、該候補コードワードを訂正されたコードワードとして出力し、S412に進んでデータの復旧を行う。
S410でシンドロームが0となる候補コードワードが全く存在していないならば、S412に進む。すなわち、発生したエラーイベントに対するエラー訂正を行わない。
図4に示したような本実施形態によるポストビタビエラー訂正方法は、第1に、エラーイベントとの相関性に基づいて発生したエラーイベントの訂正において、候補コードワードで依然としてエラーイベントが存在するか否かを再検査することによって誤訂正を防止し、第2に、最も大きい信頼値を表すエラーイベントを考慮した候補コードワードによりエラーイベントが訂正されない場合、他のエラーイベントを考慮した候補コードワードにより訂正することによって訂正の可能性を高め、第3に、エラーイベントが存在していない候補コードワードが全くなければ、エラーイベントに対するエラー訂正を行わないことによって人為的な誤訂正の発生を防止できる。
図5は、本実施形態によるポストビタビエラー訂正方法を適用して、ビットエラー率(Bit Error Rate:BER)に対してシミュレーションした結果を示す図面である。図5は、図3に示したように実際のエラーイベントが[2,−2,2]であり、実際のエラー位置が[715,716,717]であり、L=2であり、K=1である条件で行った結果を示す図面である。すなわち、コードワード内で一つのエラーイベントが発生し、最大の信頼値を表すエラーイベント以外にも、一つの他のエラーイベントに対する候補コードワードをさらに考慮する条件で行われたものである。
図5に示すように、最も大きい信頼値を有するエラーイベントは[2,−2,2,−2]であり、これに対するエラー位置は[705,706,707,708]である。しかし、本実施形態によれば、[2,−2,2]のエラーイベント及びこれに対する[715,716,717]のエラー位置に関する候補コードワードを正しいものと選択できる。
最も大きい信頼値を有するエラーイベント[2,−2,2,−2]及びこれに対するエラー位置[705,706,707,708]に基づいて得られた候補コードワードに対してシンドロームを再びチェックすれば、シンドロームの値が0でない。したがって、この候補コードワードは正しいものでないことを判断できる。
次いで、二番目に大きい信頼値を有するエラーイベント[2,−2,2]及びこれに対するエラー位置[715,716,717]に基づいて得られた候補コードワードに対するシンドロームをチェックし、この候補コードワードに対するシンドロームが0となる。したがって、この候補コードワードが正しいものと選択される。
もし、あらゆる候補コードワードに対してシンドロームを再びチェックした結果、シンドロームが0となる候補コードワードがないならば、発生したエラーイベントに対する訂正を行わずに終了する。
図6は、本実施形態によるポストビタビ処理器の構成を示すブロック図である。
図6において、ブロック606,608,614は、図1に示したブロック106,108,114と類似した動作を行うので、それらの詳細な説明を省略する。
候補コードワード生成部616は、複数の候補コードワードを生成する。具体的に、候補コードワード生成部616は、エラーイベントマッチフィルタバンク614から出力される信頼値に基づいて+・・・+個の限度内で決定される候補コードワードを生成する。
ここで、Kは、コードワード内で発生すると仮定したエラーイベントの最大個数であり、Lは、候補コードワードを生成するために考慮されたエラーイベントの個数であり、Eは、ポストビタビ処理器で使われるエラーイベントマッチフィルタの個数であり、K≦L≦Eである。また、Cは、組み合わせを表す。
エラーイベント訂正器618は、候補コードワード生成部616で生成された複数の候補コードワードのうち、エラーイベントが存在していない候補コードワードを選択して訂正されたコードワードとして出力する。もし、候補コードワードのうち、エラーイベントが存在していない候補コードワードが全くないならば、エラーイベントに対する訂正を行わない。
エラーイベント訂正器618は、EDCデコーダ612に候補コードワードに対するシンドロームチェックを要請し、EDCデコーダ612は、候補コードワードそれぞれにEDCを適用してシンドロームを算出し、その結果をエラーイベント訂正器618に提供する。エラーイベント訂正器618は、候補コードワードに対するシンドロームを参照してエラーイベントが存在していない候補コードワードを選択して、訂正されたコードワードとして出力する。
図7は、本実施形態によるポストビタビエラー訂正方法を適用して、BERに対してシミュレーションした結果を示す他のグラフである。図7において、縦軸は、BERを表し、横軸は、SNR(Signal to Noise Ratio)を表す。図7に示したシミュレーション結果は、K=1であり、L=1,2,3であり、部分応答目標多項式P=[1672]の条件で行われたものである。
図7において、702は、ポストビタビ処理器が最適の性能を発揮する場合のBERを表し、704〜708は、本実施形態によるポストビタビエラー訂正方法によるBERを表し、710は、図2に示したような従来のポストビタビエラー訂正方法によるBERを表し、712は、ポストビタビエラー訂正を適用しない場合のBERを表す。
図8は、本実施形態によるポストビタビエラー訂正方法を適用して、セクタエラー率(Sector Error Rate:SER)に対してシミュレーションした結果を示すグラフである。図8において、縦軸は、SERを表し、横軸は、SNRを表す。図8に示したシミュレーション結果は、K=1であり、L=3であり、部分応答目標多項式P=[1672]の条件で行われたものである。
図8において、802は、ポストビタビ処理器が最適の性能を発揮する場合のSERを表し、804は、本実施形態によるポストビタビエラー訂正方法によるSER(L=3,K=1)を表し、806は、図2に示したような従来のポストビタビエラー訂正方法によるSER(K=1)を表し、808は、ポストビタビエラー訂正を適用しない場合のSERを表す。
図8から、本実施形態によるポストビタビエラー訂正方法により、従来のポストビタビエラー訂正方法よりSERが改善されるということが分かる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、ポストビタビ処理器関連の技術分野に適用可能である。
ポストビタビ処理器を示す説明図である。 従来のポストビタビエラー訂正方法を示すフローチャートである。 ポストビタビ処理器による誤訂正の例を示す説明図である。 エラー訂正方法の望ましい実施形態を示すフローチャートである。 エラー訂正方法をシミュレーションした結果を示す説明図である。 ポストビタビ処理器を示すブロック図である。 ポストビタビエラー訂正方法を適用して、BERに対してシミュレーションした結果を示す他のグラフである。 ポストビタビエラー訂正方法を適用して、SERに対してシミュレーションした結果を示すさらに他のグラフである。
符号の説明
606 等化器
608 ML復号器
612 EDCデコーダ
614 エラーイベントマッチフィルタバンク
616 候補コードワード生成部
618 エラーイベント訂正器

Claims (6)

  1. チャンネルを通じて伝送されたコードワードで発生したエラーを、前記チャンネルで発生するエラーイベントとの相関関係を利用して訂正するエラー訂正方法において、
    前記コードワードに対して最も大きい相関性を有するエラーイベントを考慮してエラーイベント訂正が行われた候補コードワードを得るステップと、
    前記候補コードワード内で依然としてエラーイベントが存在するか否かを検査するステップと、
    前記候補コードワード内で依然としてエラーイベントが存在すると判断されれば、他のエラーイベントを考慮した他の候補コードワードを得るステップと、
    前記他の候補コードワードのうち、エラーイベントが存在していないと判断される候補コードワードを選択して、訂正されたコードワードとして出力するステップと、
    を含み、
    前記他の候補コードワードのうち、エラーイベントが存在していないと判断される候補コードワードが全くないならば、エラーイベントに対する訂正を行わない
    ことを特徴とする、ポストビタビエラー訂正方法。
  2. 前記検査するステップにおいて、前記候補コードワードでエラーイベントが存在していないと判断されれば、前記候補コードワードを訂正されたコードワードとして出力するステップをさらに含む
    ことを特徴とする、請求項1に記載のポストビタビエラー訂正方法。
  3. 前記他の候補コードワードを得るステップは、
    前記コードワード内で発生すると仮定したエラーイベントの最大個数K及びポストビタビ処理器で使われるエラーイベントマッチフィルタの個数Eを参照して、+・・・+個(ここで、K≦L≦Eであり、Lは、候補コードワードを生成するために考慮されたエラーイベントの個数であり、Cは、組み合わせを表す)の限度内で決定される候補コードワードを得る
    ことを特徴とする、請求項1に記載のポストビタビエラー訂正方法。
  4. チャンネルを通じて伝送されたコードワードで発生したエラーを、前記チャンネルで発生するエラーイベントとの相関関係を利用して訂正するエラー訂正方法において、
    複数のエラーイベントを考慮して、前記コードワードに対してエラーイベント訂正が行われた複数の候補コードワードを得るステップと、
    前記複数の候補コードワードのうち、エラーイベントが存在していない候補コードワードを選択して、訂正されたコードワードとして出力するステップと、
    を含み、
    前記複数の候補コードワードのうち、エラーイベントが存在していないと判断される候補コードワードが全くないならば、エラーイベントに対する訂正を行わない
    ことを特徴とする、ポストビタビエラー訂正方法。
  5. 前記候補コードワードを得るステップは、
    前記コードワード内で発生すると仮定したエラーイベントの最大個数K及びポストビタビ処理器で使われるエラーイベントマッチフィルタの個数Eを参照して、+・・・+個(ここで、K≦L≦Eであり、Lは、候補コードワードを生成するために考慮されたエラーイベントの個数であり、Cは、組み合わせを表す)の限度内で決定される候補コードワードを得る
    ことを特徴とする、請求項4に記載のポストビタビエラー訂正方法。
  6. チャンネルを通じて伝送されたコードワードで発生したエラーイベントを、前記チャンネルで発生するエラーイベントとの相関関係を利用して訂正するポストビタビ処理器において、
    前記コードワードに対してエラー検出コードを適用してエラーイベントの発生有無を判断するエラー検出コードデコーダと、
    複数のエラーイベントマッチフィルタを備えて、前記コードワードと前記エラーイベントとの相関性を表す信頼値を算出するエラーイベントマッチフィルタバンクと、
    前記エラーイベントマッチフィルタバンクで算出された信頼値を参照して、複数のエラーイベントを考慮した候補コードワードを発生させる候補コードワード発生器と、
    前記候補コードワード発生器で発生した複数の候補コードワードのうち、エラーイベントが存在していない候補コードワードを選択して、訂正されたコードワードとして出力するエラーイベント訂正器と、
    を備え、
    前記エラーイベント訂正器は、前記複数の候補コードワードのうち、エラーイベントが存在していない候補コードワードが全くないならば、エラーイベントに対する訂正を行わない
    ことを特徴とする、ポストビタビ処理器。
JP2007012937A 2006-01-23 2007-01-23 ポストビタビエラー訂正方法及びポストビタビ処理器 Expired - Fee Related JP5080817B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060006818A KR100734307B1 (ko) 2006-01-23 2006-01-23 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
KR10-2006-0006818 2006-01-23

Publications (2)

Publication Number Publication Date
JP2007200535A JP2007200535A (ja) 2007-08-09
JP5080817B2 true JP5080817B2 (ja) 2012-11-21

Family

ID=38287059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012937A Expired - Fee Related JP5080817B2 (ja) 2006-01-23 2007-01-23 ポストビタビエラー訂正方法及びポストビタビ処理器

Country Status (4)

Country Link
US (1) US7814394B2 (ja)
JP (1) JP5080817B2 (ja)
KR (1) KR100734307B1 (ja)
CN (1) CN101060341B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213546B2 (en) * 2007-11-13 2012-07-03 Silicon Laboratories Inc. System and method for decoding RDS/RBDS data
US8078947B2 (en) * 2008-07-15 2011-12-13 Macronix International Co., Ltd. Data processing circuit and method
US8601338B2 (en) * 2008-11-26 2013-12-03 Broadcom Corporation Modified error distance decoding of a plurality of signals
US8904266B2 (en) * 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor
US8898539B2 (en) * 2012-09-12 2014-11-25 Lsi Corporation Correcting errors in miscorrected codewords using list decoding
KR102007770B1 (ko) 2012-12-14 2019-08-06 삼성전자주식회사 패킷의 부호화 방법과 그 복호화 장치 및 방법
KR102554418B1 (ko) * 2018-10-01 2023-07-11 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136592A (en) 1989-06-28 1992-08-04 Digital Equipment Corporation Error detection and correction system for long burst errors
US5577053A (en) * 1994-09-14 1996-11-19 Ericsson Inc. Method and apparatus for decoder optimization
JPH0946241A (ja) 1995-07-27 1997-02-14 Saitama Nippon Denki Kk ブロック符号復号器
US5636208A (en) * 1996-04-12 1997-06-03 Bell Communications Research, Inc. Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
JP3272317B2 (ja) 1999-01-21 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 誤り検出装置およびその方法
KR100301518B1 (ko) 1999-07-28 2001-11-01 구자홍 리드 솔로몬 복호기에서의 정정 불가능 에러 검출 방법
JP3270441B2 (ja) 2000-01-26 2002-04-02 埼玉日本電気株式会社 時分割多元接続方式での誤りビット訂正方法及びその回路
CN100426407C (zh) * 2003-05-30 2008-10-15 国际商业机器公司 数据存储系统
US7325183B2 (en) * 2004-07-21 2008-01-29 Hewlett-Packard Development Company, L.P. Error correction code generation method and apparatus
KR20060025350A (ko) * 2004-09-16 2006-03-21 한국전자통신연구원 복호기에서의 반복 복호 중지 방법 및 그 장치
JP4681415B2 (ja) * 2004-10-05 2011-05-11 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ エラーイベント検出方法およびエラーイベント検出装置
KR100640601B1 (ko) * 2004-10-05 2006-11-01 삼성전자주식회사 수직 자기 기록매체가 재생하는 코드 워드의 에러 이벤트발생 유무 검출방법 및 장치
US7644338B2 (en) * 2005-09-13 2010-01-05 Samsung Electronics Co., Ltd. Method of detecting and correcting a prescribed set of error events based on error detecting code
WO2008076214A2 (en) * 2006-12-14 2008-06-26 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes

Also Published As

Publication number Publication date
CN101060341B (zh) 2012-07-25
JP2007200535A (ja) 2007-08-09
KR100734307B1 (ko) 2007-07-02
US20070174755A1 (en) 2007-07-26
US7814394B2 (en) 2010-10-12
CN101060341A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
JP5127189B2 (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
US8527850B1 (en) Architecture and control of reed-solomon error identification and evaluation
JP5080817B2 (ja) ポストビタビエラー訂正方法及びポストビタビ処理器
TWI785309B (zh) 多模式通道寫碼技術
US8145983B1 (en) Methods and apparatus for identification of likely errors in data blocks
EP1931034A2 (en) Error correction method and apparatus for predetermined error patterns
JP2009506474A (ja) ソフト復号化方法及び装置、エラー訂正方法及び装置、ソフト出力方法及び装置
JP4978576B2 (ja) 符号化方法および符号化装置ならびに復号方法および復号装置
US20140351667A1 (en) Method of decoding a correcting code, for example a turbo-code, by analysis of the extended spectrum of the words of the code
JP4790790B2 (ja) 誤り検出訂正回路及び半導体メモリ
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
US6823487B1 (en) Method and apparatus for enhancing correction power of reverse order error correction codes
US11323138B1 (en) Reed-Solomon code soft-decision decoding method and device
JPH0799503B2 (ja) 符号化されたデータの誤り訂正方法
JP5196420B2 (ja) ポストビタビエラー訂正方法、記録媒体、及びポストビタビ処理装置
US11258466B1 (en) System and method for high reliability fast raid soft decoding for NAND flash memories
JP2010152960A (ja) エラー訂正回路及び記憶装置
KR100780958B1 (ko) 에러 검출 코드에 기반한 에러 검출 및 정정 방법 및 장치
JP2005057741A (ja) インラインワイヤ誤り訂正
WO2020115874A1 (ja) 誤り訂正復号装置および誤り訂正復号方法
JP2001160761A (ja) 誤り訂正装置及び誤り訂正方法
KR20040057367A (ko) 데이터 복호화 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees