JP4978576B2 - 符号化方法および符号化装置ならびに復号方法および復号装置 - Google Patents
符号化方法および符号化装置ならびに復号方法および復号装置 Download PDFInfo
- Publication number
- JP4978576B2 JP4978576B2 JP2008175102A JP2008175102A JP4978576B2 JP 4978576 B2 JP4978576 B2 JP 4978576B2 JP 2008175102 A JP2008175102 A JP 2008175102A JP 2008175102 A JP2008175102 A JP 2008175102A JP 4978576 B2 JP4978576 B2 JP 4978576B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- unit
- encoding
- information
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2945—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Description
本発明を具体的に説明する前に、まず概要を述べる。本発明の実施例1は、64kバイト以上のデータに対してRS符号化を実行して記録媒体に記録する記録装置と、記録媒体に記録されたデータに対しいてRS復号を実行してデータを再生する再生装置に関する。前述のごとく、64kバイト以上のような大きなサイズのデータに対しても、RS符号化の効率化、例えば伝送効率の向上が要求される。また、ポインタイレージャ方式よりも効率が高く、かつ訂正能力も高いRS符号化が要求される。これらのうちの少なくともひとつに対応するために、実施例に係る記録装置および再生装置は、次の処理を実行する。
実施例1において、パリティRは、16バイト単位の列パリティの誤り検出に使用されている。前述のごとく、パリティRは4行において構成されているが、4行の各パリティは、すべて同一の列に対する誤りを検出しているので、誤りの列検出という点において重複している。そのため、実施例2では、4行の各パリティが、互いに異なった列に対する誤りを検出させることによって、パリティの効率を向上させるとともに、誤り訂正能力を向上させることを目的とする。実施例2において、記録装置は、パリティQを生成した後、4つのグループにわたって、パリティQの次数ごとに、異なる組合せで、パリティRを生成する。
Claims (9)
- 情報系列を入力する入力部と、
前記入力部において入力した情報系列を複数のグループに分割する分割部と、
前記分割部において分割した複数のグループのそれぞれに対応した情報系列の部分に、ブロック符号化の少なくとも一部を実行することによって、第1符号系列をグループ毎に生成する第1符号化部と、
前記第1符号化部において生成した第1符号系列中の第1検査記号系列にブロック符号化を実行することによって、第2符号系列をグループ毎に生成する第2符号化部と、
前記分割部において分割した複数のグループのそれぞれに対して、前記第2符号化部において生成した第2符号系列中の第2検査記号系列と情報系列の部分とを対応づけて結合することによって、第3符号系列をグループ毎に生成する生成部と、
前記生成部において生成した第3符号系列を複数のグループにわたって結合する結合部と、
前記結合部において結合した第3符号系列にブロック符号化を実行することによって、第4符号系列を生成する第3符号化部とを備え、
前記分割部は、ブロック符号化に対する最大符号長を超えた長さの行と、当該最大符号長よりも短い長さの列とによって形成される二次元配列へ、前記入力部において入力した情報系列を配置した場合に、一の行に対応した情報系列の部分を一のグループとするように分割を実行し、
前記生成部は、前記二次元配列の各行の長さを延長することによって、一の行に第3符号系列が含まれるように結合を実行し、
前記第3符号化部は、前記結合部において結合した第3符号系列の各列に対してブロック符号化を実行することを特徴とする符号化装置。 - 前記第2符号化部は、複数のグループ間にわたって、第1検査記号系列の次数ごとに、ブロック符号化を実行する際の組合せを異ならせることを特徴とする請求項1に記載の符号化装置。
- 符号化装置において、情報系列が複数のグループに分割され、複数のグループのそれぞれに対応した情報系列の部分に、ブロック符号化の少なくとも一部を実行することによって第1符号系列がグループ毎に生成されるとともに、第1符号系列中の第1検査記号系列にブロック符号化を実行することによって、第2符号系列がグループ毎に生成された後、第2符号系列中の第2検査記号系列と情報系列の部分とを対応づけて結合することによって、第3符号系列がグループ毎に生成されており、前記符号化装置から、複数のグループにわたって結合した第3符号系列にブロック符号化を実行することによって生成された受信系列であって、かつ第3検査記号系列が含まれた受信系列を入力する入力部と、
前記入力部において入力した受信系列中の情報系列に相当する部分に、前記符号化装置において第1符号系列が生成される際と同一のブロック符号化を実行することによって、第1符号系列をグループ毎に推定する推定部と、
前記推定部において推定した第1符号系列中の第1検査記号系列と、前記入力部において入力した受信系列中の第2検査記号系列に相当する部分とを処理対象として、第1検査記号系列中の誤り検出をグループ毎に実行する第1処理部と、
前記第1処理部において誤り検出が実行された第1検査記号系列と、前記入力部において入力した受信系列中の情報系列に相当する部分とを処理対象として、情報系列に相当する部分中の誤り検出をグループ毎に実行する第2処理部と、
前記第2処理部において誤り検出が実行された情報系列に相当する部分と、前記入力部において入力した受信系列中の第2検査記号系列および第3検査記号系列に相当する部分とを処理対象として、情報系列に相当する部分中の誤り訂正を実行する第3処理部と、
を備えることを特徴とする復号装置。 - 前記第1処理部は、第1検査記号系列中の誤りを検出した場合、当該誤りを訂正し、誤りが訂正された第1検査記号系列を前記第2処理部へ出力し、
前記第2処理部は、情報系列に相当する部分中の誤りを検出した場合、当該誤りを訂正することを特徴とする請求項3に記載の復号装置。 - 前記符号化装置では、複数のグループ間にわたって、第1検査記号系列の次数ごとに、第2符号化系列を生成するためのブロック符号化を実行する際の組合せを異ならせており、
前記第1処理部は、次数の異なる第1検査記号系列中の誤り検出情報を消失誤り情報として、誤り検出および訂正を実行することを特徴とする請求項3または4に記載の復号装置。 - 前記第3処理部は、第1符号系列ごとの誤り検出情報を消失誤り情報として使用しながら、誤り訂正として消失誤り訂正を実行することを特徴とする請求項3から5のいずれかに記載の復号装置。
- 入力した情報系列を複数のグループに分割するステップと、
分割した複数のグループのそれぞれに対応した情報系列の部分に、ブロック符号化の少なくとも一部を実行することによって、第1符号系列をグループ毎に生成するステップと、
生成した第1符号系列中の第1検査記号系列にブロック符号化を実行することによって、第2符号系列をグループ毎に生成するステップと、
分割した複数のグループのそれぞれに対して、生成した第2符号系列中の第2検査記号系列と情報系列の部分とを対応づけて結合することによって、第3符号系列をグループ毎に生成するステップと、
生成した第3符号系列を複数のグループにわたって結合するステップと、
結合した第3符号系列にブロック符号化を実行することによって、第4符号系列を生成するステップとを備え、
前記第2符号系列をグループ毎に生成するステップは、複数のグループ間にわたって、第1検査記号系列の次数ごとに、ブロック符号化を実行する際の組合せを異ならせることを特徴とする符号化方法。 - 符号化装置において、情報系列が複数のグループに分割され、複数のグループのそれぞれに対応した情報系列の部分に、ブロック符号化の少なくとも一部を実行することによって第1符号系列がグループ毎に生成されるとともに、第1符号系列中の第1検査記号系列にブロック符号化を実行することによって、第2符号系列がグループ毎に生成された後、第2符号系列中の第2検査記号系列と情報系列の部分とを対応づけて結合することによって、第3符号系列がグループ毎に生成されており、前記符号化装置から、複数のグループにわたって結合した第3符号系列にブロック符号化を実行することによって生成された受信系列であって、かつ第3検査記号系列が含まれた受信系列を入力するステップと、
入力した受信系列中の情報系列に相当する部分に、前記符号化装置において第1符号系列が生成される際と同一のブロック符号化を実行することによって、第1符号系列をグループ毎に推定するステップと、
推定した第1符号系列中の第1検査記号系列と、入力した受信系列中の第2検査記号系列に相当する部分とを処理対象として、第1検査記号系列中の誤り検出をグループ毎に実行するステップと、
誤り検出が実行された第1検査記号系列と、入力した受信系列中の情報系列に相当する部分とを処理対象として、情報系列に相当する部分中の誤り検出をグループ毎に実行するステップと、
誤り検出が実行された情報系列に相当する部分と、入力した受信系列中の第2検査記号系列および第3検査記号系列に相当する部分とを処理対象として、情報系列に相当する部分中の誤り訂正を実行するステップと、
を備えることを特徴とする復号方法。 - 前記情報系列に相当する部分中の誤り訂正を実行するステップは、第1符号系列ごとの誤り検出情報を消失誤り情報として使用しながら、誤り訂正として消失誤り訂正を実行することを特徴とする請求項8に記載の復号方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008175102A JP4978576B2 (ja) | 2008-07-03 | 2008-07-03 | 符号化方法および符号化装置ならびに復号方法および復号装置 |
EP09008577A EP2141816A1 (en) | 2008-07-03 | 2009-06-30 | Encoding method, encoding apparatus, decoding method, and decoding apparatus using block code |
US12/496,468 US20100005364A1 (en) | 2008-07-03 | 2009-07-01 | Encoding method, encoding apparatus, decoding method, and decoding apparatus using block code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008175102A JP4978576B2 (ja) | 2008-07-03 | 2008-07-03 | 符号化方法および符号化装置ならびに復号方法および復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016658A JP2010016658A (ja) | 2010-01-21 |
JP4978576B2 true JP4978576B2 (ja) | 2012-07-18 |
Family
ID=41100593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008175102A Active JP4978576B2 (ja) | 2008-07-03 | 2008-07-03 | 符号化方法および符号化装置ならびに復号方法および復号装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100005364A1 (ja) |
EP (1) | EP2141816A1 (ja) |
JP (1) | JP4978576B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8510625B1 (en) * | 2010-03-31 | 2013-08-13 | Decho Corporation | Multi-site data redundancy |
US8327185B1 (en) * | 2012-03-23 | 2012-12-04 | DSSD, Inc. | Method and system for multi-dimensional raid |
CN103812511B (zh) * | 2012-11-15 | 2017-04-26 | 华为技术有限公司 | 一种译码方法及装置 |
US10382059B2 (en) * | 2013-07-03 | 2019-08-13 | Samsung Electronics Co., Ltd. | Transmitting apparatus, encoding method thereof, receiving apparatus, and decoding method thereof |
US10289491B1 (en) | 2017-04-28 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for implementing multi-dimensional raid in an extensible storage array to optimize performance |
US10339062B2 (en) | 2017-04-28 | 2019-07-02 | EMC IP Holding Company LLC | Method and system for writing data to and read data from persistent storage |
US10466930B2 (en) | 2017-04-28 | 2019-11-05 | EMC IP Holding Company LLC | Method and system for fast ordered writes with atomic multicast |
US10614019B2 (en) | 2017-04-28 | 2020-04-07 | EMC IP Holding Company LLC | Method and system for fast ordered writes with target collaboration |
US10615913B2 (en) * | 2017-09-13 | 2020-04-07 | Ciena Corporation | Forward error correction with compression coding |
CN109347598B (zh) | 2017-09-21 | 2022-03-11 | 中国移动通信有限公司研究院 | 校验码处理方法、电子设备及存储介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0799503B2 (ja) * | 1990-09-12 | 1995-10-25 | パイオニア株式会社 | 符号化されたデータの誤り訂正方法 |
US5838267A (en) * | 1996-10-09 | 1998-11-17 | Ericsson, Inc. | Method and apparatus for encoding and decoding digital information |
US6304992B1 (en) * | 1998-09-24 | 2001-10-16 | Sun Microsystems, Inc. | Technique for correcting single-bit errors in caches with sub-block parity bits |
WO2003103152A2 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Soft decoding of linear block codes |
JP4202161B2 (ja) | 2003-03-18 | 2008-12-24 | 三菱電機株式会社 | 符号化装置および復号装置 |
IL157885A0 (en) * | 2003-09-11 | 2004-03-28 | Bamboo Mediacasting Ltd | Iterative forward error correction |
US7430701B2 (en) * | 2005-06-16 | 2008-09-30 | Mediatek Incorporation | Methods and systems for generating error correction codes |
US7861131B1 (en) * | 2005-09-01 | 2010-12-28 | Marvell International Ltd. | Tensor product codes containing an iterative code |
WO2007094055A1 (ja) * | 2006-02-15 | 2007-08-23 | Hitachi Ulsi Systems Co., Ltd. | 誤り検出訂正回路及び半導体メモリ |
US8046660B2 (en) * | 2006-08-07 | 2011-10-25 | Marvell World Trade Ltd. | System and method for correcting errors in non-volatile memory using product codes |
US7958426B2 (en) * | 2006-08-25 | 2011-06-07 | Innovation Specialists, Llc | Distributed block coding (DBC) |
US20090055682A1 (en) * | 2007-07-18 | 2009-02-26 | Panasas Inc. | Data storage systems and methods having block group error correction for repairing unrecoverable read errors |
US8074146B2 (en) * | 2007-09-28 | 2011-12-06 | Broadcom Corporation | Multiple cyclic redundancy check (CRC) engines for checking/appending CRCs during data transfers |
-
2008
- 2008-07-03 JP JP2008175102A patent/JP4978576B2/ja active Active
-
2009
- 2009-06-30 EP EP09008577A patent/EP2141816A1/en not_active Withdrawn
- 2009-07-01 US US12/496,468 patent/US20100005364A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2141816A1 (en) | 2010-01-06 |
US20100005364A1 (en) | 2010-01-07 |
JP2010016658A (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4978576B2 (ja) | 符号化方法および符号化装置ならびに復号方法および復号装置 | |
JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
JP4102546B2 (ja) | 積符号のための同時行/列シンドロームジェネレータ | |
US8042030B2 (en) | Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device | |
US20070011565A1 (en) | Method and apparatus for low-density parity check encoding | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
JP4648255B2 (ja) | 情報処理装置および情報処理方法 | |
JP2007087530A (ja) | 信号復号方法、信号復号装置および信号記憶システム | |
US10298272B2 (en) | Post-decoding error check with diagnostics for product codes | |
US8037389B2 (en) | Method and apparatus to data encode and decode, storage medium having recorded thereon program to implement the method, and system to drive the storage medium | |
JP5080817B2 (ja) | ポストビタビエラー訂正方法及びポストビタビ処理器 | |
JP2006517048A (ja) | エラー訂正ブロックをエンコーディング及びデコーディングする方法 | |
US20050022095A1 (en) | Error correction decoding method and apparatus | |
JP4294407B2 (ja) | 信号処理方法及び信号処理回路 | |
JP2010152960A (ja) | エラー訂正回路及び記憶装置 | |
JP4224818B2 (ja) | 符号化方法及び符号化装置並びに復号方法及び復号装置 | |
JP2000236265A (ja) | 疑似積符号復号装置及び方法 | |
JP2796291B2 (ja) | 誤り訂正方式 | |
JP2006155704A (ja) | データ記録再生処理方法及び回路、データ記録再生装置 | |
JP2005057741A (ja) | インラインワイヤ誤り訂正 | |
JP3895936B2 (ja) | 誤訂正装置 | |
KR101670615B1 (ko) | 블록 데이터 어레이를 이용한 오류 정정 장치 및 방법 | |
JP4666235B2 (ja) | 符号化装置及び方法、並びにプログラム | |
JP2006294110A (ja) | 誤り検出及び訂正方法 | |
JPS62274933A (ja) | 誤り検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |