JPH0799503B2 - 符号化されたデータの誤り訂正方法 - Google Patents

符号化されたデータの誤り訂正方法

Info

Publication number
JPH0799503B2
JPH0799503B2 JP2241431A JP24143190A JPH0799503B2 JP H0799503 B2 JPH0799503 B2 JP H0799503B2 JP 2241431 A JP2241431 A JP 2241431A JP 24143190 A JP24143190 A JP 24143190A JP H0799503 B2 JPH0799503 B2 JP H0799503B2
Authority
JP
Japan
Prior art keywords
code
error
flag
errors
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2241431A
Other languages
English (en)
Other versions
JPH04120631A (ja
Inventor
義明 守山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2241431A priority Critical patent/JPH0799503B2/ja
Priority to US07/718,467 priority patent/US5371751A/en
Publication of JPH04120631A publication Critical patent/JPH04120631A/ja
Publication of JPH0799503B2 publication Critical patent/JPH0799503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 技術分野 バーストエラーの生じ易い伝送媒体を経た、３重に符号
化されたデータの誤り訂正方法に関する。
背景技術 リードソロモン符号の２重符号化方式の誤り訂正方法と
しては、コンパクトディスク（CD）で用いられている方
法が知られている。この方法では、第１の符号で訂正し
た第１ビットのフラグF1を生成し、第２の符号による訂
正で２つの誤りを訂正するときに、符号語中のF1＝１の
シンボル数と第２の符号で求めた２つの誤り位置がF1＝
１のシンボルと一致する個数とによって、訂正の可否及
びフラグF2の値を定める。
従ってこの方法では、訂正を行う前に２つの誤り位置の
フラグを参照する必要があり、高速動作に適さない。ま
た、この２重符号化方法及び訂正方法は音声符号に対応
したものであり、コンピュータデータ等の記録には訂正
能力が不十分である。
コンピュータデータ等の記録に対応した誤り訂正符号化
及び誤り訂正方法としては本発明者による出願の特願昭
59−150764号の方法があるが、この方法は訂正能力は高
いものの、繰返し訂正を行っているので高速動作は適さ
ない。さらに、バーストエラーの多いデータに対して
は、十分な対応がなされていなかった。
発明の目的 本発明の目的は、高速動作が可能でかつ高い訂正能力を
有し、コンピュータデータや画像等にも対応した誤り訂
正方法を提供することである。本発明の対象となるの
は、３重に誤り訂正符号化されたデータであり、本発明
は、また、第２の符号での誤訂正（偽の訂正）を減ら
し、さらに第３の符号の訂正能力を十分引き出すことに
より、バーストエラーが混在しても十分高い訂正能力を
発揮することを目的としている。
発明の構成 本願第１の発明による符号化されたデータの誤り訂正方
法は、３つの符号により互いに異なる方向において３重
に誤り訂正符号化されたデータの誤り訂正方法であり、
第１の符号で誤り訂正すると共にこの第１の符号による
誤り訂正にて求めた誤り個数に関する第１のフラグを発
生し、第２の符号による各誤り位置の訂正の可否を前記
第２の符号によって求めた誤りの個数と、前記第２の符
号による各誤り位置における前記第１のフラグとによっ
て決定して訂正を行うと共に、前記第２の符号によって
求めた誤り個数と、前記第２の符号によって求めた誤り
位置における前記第１のフラグと、前記第２の符号の各
シンボルについての前記第１のフラグとを各々参照して
前記第２の符号の各シンボルに対応する第２のフラグを
発生し、第３の符号による訂正の方法を前記第２のフラ
グを参照して決定して訂正を行う誤り訂正方法におい
て、前記第３の符号は、誤り位置が未知な場合はＬ個ま
で訂正可能である一方、誤り位置が既知の場合はＭ（＞
Ｌ）個まで訂正可能であり、前記第２のフラグによって
示された誤りの個数が、Ｌ個以下またはＭ＋１個以上の
場合には前記第３の符号によって求めた誤り位置のシン
ボルを訂正する一方、Ｌ＋１個以上Ｍ個以下の場合には
前記第２のフラグによって示された誤り位置のシンボル
を訂正する構成となっている。
本願第２の発明による符号化されたデータの誤り訂正方
法は、３つの符号により互いに異なる方向において３重
に誤り訂正符号化されたデータの誤り訂正方法であり、
第１の符号で訂正すると共に誤り個数に関する第１のフ
ラグを発生し、第２の符号による訂正において、前記第
２の符号によって誤りの個数を求め、第２の符号による
各誤り位置の訂正の可否を前記誤りの個数と前記第２の
符号による各誤り位置の前記第１のフラグとによって決
定して訂正を行うと共に、前記誤り個数と前記第２の符
号の各シンボルについて前記第１のフラグを参照すると
共に前記第２の符号の各シンボルが誤り位置であるか否
かに応じて前記第２の符号の各シンボルに対応する第２
のフラグを発生し、第３の符号による訂正では、前記第
２のフラグを参照して訂正の方法を決定して訂正を行う
行程を含む構成となっている。
発明の作用 本願第１の発明による符号化されたデータの誤り訂正方
法においては、３つの符号により互いに異なる方向にお
いて３重に誤り訂正符号化されたデータの誤り訂正にお
いて、第１の符号で訂正すると共に誤り個数に関する第
１のフラグを発生する。第２の符号による訂正は、第２
の符号によって誤りの個数を求め、第２の符号による各
誤り位置の訂正の可否をこの誤りの個数及び第２の符号
による各誤り位置の第１のフラグとによって決定して訂
正を行うと共に、誤り個数と誤り位置における第１のフ
ラグ及び第２の符号の各シンボルについての第１のフラ
グとを参照して、第２の符号の各シンボルに対応する第
２のフラグを発生する。第３の符号による訂正では、第
２のフラグを参照して訂正の方法を決定して訂正を行
う。
本願第２の発明による符号化されたデータの誤り訂正方
法においては、３つの符号により互いに異なる方向にお
いて３重に誤り訂正符号化されたデータの誤り訂正にお
いて、第１の符号で訂正すると共に誤り個数に関する第
１のフラグを発生する。第２の符号による訂正におい
て、第２の符号によって誤りの個数を求め、第２の符号
による各誤り位置の訂正の可否をこの誤りの個数及び第
２の符号による各誤り位置の第１のフラグとによって決
定して訂正を行うと共に、誤り個数と第２の符号の各シ
ンボルについて第１のフラグを参照すると共に第２の符
号の各シンボルが誤り位置であるか否かに応じて第２の
符号の各シンボルに対応する第２のフラグを発生する。
第３の符号による訂正では、第２のフラグを参照して訂
正の方法を決定して訂正を行う。
実 施 例 以下、本願第１及び第２の発明の実施例について図を参
照して詳細に説明する。
第１図は、互いに異なる３つの方法すなわち３次元に符
号化された訂正ブロックを表わしている。図で明らかな
ように、X,Y及びＺの配列の各方向にそれぞれC1,C2及び
C3により符号化され、情報シンボルに続いてそれぞれ４
つの検査シンボルが付加されている。
C1,C2及びC3はガロア体CF（28）上のリード・ソロモン
符号であり、それらの情報及び検査の各シンボルは８ビ
ットからなっている。各符号を符号長，情報シンボル数
及び最小距離で表わせば、C1＝（59,55,5）C2＝（50,4
6,5）、C3＝（30,26,5）である。
このような構成を採ることにより、訂正ブロックは大き
くなるが冗長度の削減とランダム及びバースト・エラー
訂正能力の向上が図れ、コンピュータ・データの記録も
可能となった。又、これにより、画像、音声等全てのデ
ータを同一物理フォーマットで取り扱うことができるよ
うになった。本願第１及び第２の発明の共通する部分を
第２図（ａ），（ｂ）及び第３図を基に説明する。
第２図（ａ）は、第１図のブロックの１つのＸ−Ｙ面で
の誤り（図の×印）を示していて、Ｚ方向すなわちC3方
向には同図（ｂ）のように合計30枚のＸ−Ｙ面を有して
いる。第２図（ａ）でF1は第１フラグであり、また、F1
とN2は２ビット構成になっていて、それぞれC1及びC2符
号における誤り個数を示している。ただし、F1とN2の表
す誤り数は、0,1,2以上，の３通りとする（これについ
ては後述）。
次に、マイクロプロセッサ及びメモリ等を含む制御部
（図示せず）の実行する行程を説明する。
第３図のフローチャートにおいて、C1訂正は無条件に行
い、シンドローム訂正で２訂正まで行なう。また、誤り
個数0,1,2以上をF1＝0,1,2で表わす第１フラグF1を発生
する（ステップS1）。次いでC2符号の誤り位置及び誤り
個数を算出する（ステップS2）。次いでC2符号の誤り位
置におけるF1を参照して（ステップS3）、C2訂正を行う
（ステップS4）。その後C2符号語内の各シンボルに対応
する第２フラグF2を決定し（ステップS5）、C3符号語内
のF2を参照してその個数を求める（ステップS6）。この
F2の個数が、所定範囲（ここでは、仮にＬ＋１以上かつ
Ｍ以下とする）内にあるか否かを判別し（ステップS
7）、所定範囲内であると判別したときはイレージャ訂
正を行い（ステップS8）、所定範囲でないと判別したと
きはシンドローム訂正を行う（ステップS9）。
イレージャ訂正では、F2のフラグで示された誤り位置の
シンボルを訂正し、今最小距離は５であるから最大Ｍ＝
４シンボルまで訂正することができる。シンドローム訂
正では、符号自身のシンドロームによって誤り位置を求
めて、その位置のシンボルを訂正する。この場合、訂正
はＬ＝２シンボルまでである。
第３図（以下、メインルーチンと称する）のステップS4
の詳細の一例を第４図に示す。同図において、最初にC2
符号によって求めた誤り個数N2を参照する（ステップS1
1）。N2＝０のときは、誤りなしとして訂正せずにメイ
ンルーチンに移行する。N2＝１のときは、C2符号で求め
た誤り位置における第１フラグ（以下、F1（Ｅ）と略称
する）が０であるか否かすなわちF1（Ｅ）＝０であるか
否かを判別し（ステップS12）、F1（Ｅ）＝０と判別し
たときは訂正せず、F1（Ｅ）が０でないと判別したとき
はステップS13に移行して訂正を行った後、メインルー
チンに移行する。
ステップS11において、N2＝２のときは、訂正が可能か
否かをまず判別する（ステップS14）。これは、N2＝２
は２シンボル以上の誤りを示しており、実際のC2符号語
内の誤りシンボル数が３シンボル以上の場合があるから
である。ところがC2符号訂正はシンドロームによる訂正
であり、上記の如く訂正シンボルの最大数は２シンボル
までである。よって、ステップS14において、訂正不能
と判別したときはメインルーチンに移行し、訂正可能す
なわちC2符号語内の誤りシンボルが２と判別したときは
その誤りシンボルにおけるF1（Ｅ）が同じく２であるか
否かを判別し（ステップS15）、F1（Ｅ）＝２と判別し
たときは訂正して（ステップS13）メインルーチンに移
行し、F1（Ｅ）が２でない、すなわち１か０であると判
別したときは訂正せずにメインルーチンに移行する。
メインルーチンのステップS5におけるC2符号語内の各シ
ンボルに対応するF2の決定の処理は、本願第１の発明と
第２の発明とではその処理方法が異なる。
本願第１の発明の実施例（以下実施例１と称する）を第
５図ないし第７図を参照して説明する。第５図は、第４
図のC2訂正処理のサブルーチンを表で示したものであ
る。
第６図は、メインルーチンのステップS5,C2符号語内の
各シンボルについてのF2決定処理のサブルーチンであ
る。この処理では、N2の値を判別して（ステップS2
1）、N2＝０と判別したときはフラグを０とする（ステ
ップS22）。
N2＝１と判別したときは、F1（Ｅ）が２であるか否かを
判別し（ステップS23）、F1（Ｅ）＝２と判別したとき
はフラグを０とする（ステップS22）。F1（Ｅ）が１ま
たは０と判別したときはC2符号内の各シンボルについて
の第１フラグ（以下、F1（Ｓ）と略称する）が０である
か否かを判別し（ステップS24）、F1（Ｓ）＝０と判別
したときはフラグを０とし（ステップS22）、F1（Ｓ）
が０でないと判別したときはフラグを１とする（ステッ
プS25）。
ステップS21において、N2＝２と判別したときはステッ
プS26に移行して訂正可能か否かを判別する。これはC2
訂正処理（第４図）と同様に、C2符号による誤り個数の
訂正可能の最大数が２までであるため、実際の誤り数が
３以上になった場合、誤り位置が正しく求まらずF1
（Ｅ）の判別ができないからである。
従ってステップ26で訂正不能と判別したときは、F1
（Ｓ）が２であるか否かを判別（ステップS27）、F1
（Ｓ）＝２と判別したときはF2のフラグを１とする（ス
テップS25）。ステップS27）においてF1（Ｓ）が０また
は１と判別したときはF2のフラグを０とする（ステップ
S22）。ステップS26において訂正可能と判別したとき
は、２つのF1（Ｅ）が共に２であるか否かを判別（ステ
ップS28）、F1（Ｅ）が共に２であると判別したときは
ステップS27に移行しそれ以降の各ステップを実行す
る。ステップS28において、２つのF1（Ｅ）が共に２で
ないと判別したときは、ステップS24に移行してそれ以
降の各ステップを実行する。また、ステップS22及びS25
のF2決定後はメインルーチンに移行する。
第５図でN2＝1,F1（Ｅ）＝１のときは訂正しているが、
この場合訂正しなくてもそれほど大きな違いはない。ど
ちらが良いかは、発生する誤りのモデルによっても変わ
るが、後述の誤り発生のモデルでは訂正した方が良いの
で、実施例１では訂正するものとした。同様にN2＝2,F1
（Ｅ）＝１のとき訂正をするとしても大きな違いはない
が、実施例１では訂正しないものとした。
第７図は、F2決定処理のサブルーチンを表で示したもの
である。この図でN2＝１、F1（Ｅ）＝０または１の場
合、あるいはN2＝２でF1（Ｅ）が共に２でない場合にお
いて、F1（Ｓ）＝１の条件下ではF2＝１となっている。
しかしこの条件下においてF2＝０としても大きな違いは
ない。これは第５図における場合と同様に、発生する誤
りのモデルによって変わるからである。実施例１ではF2
＝１とした。ただし、訂正処理でN2＝2,F1（Ｅ）＝１の
とき訂正を行なうものとすると、バーストエラーが発生
したときの誤訂正が無視できないという問題があるの
で、フラグ処理のN2＝2,F1（Ｅ）＝1,X,F1（Ｓ）＝１の
ときのF2は１にするものとする。
本願第１の発明の他の実施例（以下、実施例２と称す
る）においてはC2訂正処理は第５図と同じであるが、F2
決定処理に関しては、実施例１と異なる。第８図に実施
例２のF2決定処理の表を示す。この図でN2＝２の場合が
実施例１との相違点であり、実施例２では２つの誤り位
置の片方のF1（Ｅ）しか参照しない。
従って、２つの誤り位置のF1（Ｅ）フラグの組み合わせ
が、0,2または1,2となったとき、第８図の表の値が逆に
なる、すなわちF2が不定になる可能性がある。たとえば
N2＝2,F1（Ｅ）＝０または1,F1（Ｓ）＝１のときF2＝０
となったり、N2＝2,F1（Ｅ）＝2,F1（Ｓ）＝１のときF2
＝１となることがある。
実施例１において述べたように0,2の組み合せのときは
逆になっても問題はないが、1,2の組み合せのときは、
訂正処理でN2＝2,F1（Ｅ）＝１のとき訂正するものとす
るとN2＝2,F1（Ｅ）＝１でF2＝０となると問題がある。
そこで、N2＝２でF1（Ｓ）＝１のシンボルは誤り位置と
なったらF1（Ｅ）によらず必ずF2＝１とするものとす
る。
こうすることにより、上記の問題は解決し、またフラグ
処理の違いによる実施例１との訂正能力の違いは殆どな
くなる。
次に本願第２の発明の実施例（以下、実施例３と称す
る）を第９図及び第10図を参照して説明する。第９図は
F2決定処理のサブルーチンであり、ステップS31におい
てN2の値を判別し、N2＝０と判別したときはF2＝０とし
（ステップS32）、N2＝１と判別したときはF1（Ｓ）の
値を判別する（ステップS33）。
ステップS33においてF1（Ｓ）＝０と判別したときは、
ステップS32に移行し、F1（Ｓ）＝１と判別したときは
そのシンボルが誤り位置か否かを判別する（ステプS3
4）。誤り位置であると判別したときはF2＝１とし（ス
テップS35）、誤り位置でないと判別したときはF2＝０
とする（ステップS32）。
ステップS33において、F1（Ｓ）＝２と判別したときは
その２つのシンボルが誤り位置か否かを判別し（ステッ
プS36）、誤り位置と判別したときはF2＝０とし（ステ
ップS32）、誤り位置でないと判別したときはF2＝１
（ステップS35）とする。
ステップS31においてN2＝２と判別したときは、実施例
１の場合と同様に訂正可能か否かを判別し（ステップS3
8）訂正可能と判別したときはF1（Ｓ）の値を判別する
（ステップS38）。F1（Ｓ）＝０と判別したときはF2＝
０とし（ステップS32）、F1（Ｓ）＝１と判別したとき
はステップS34に移行してそれ以降の各ステップを実行
し、F1（Ｓ）＝２と判別したときはF2＝１とする（ステ
ップS35）。
ステップS37において、訂正不能と判別したときは、F1
（Ｓ）＝２であるか否かを判別し（ステップS39）、F1
（Ｓ）＝２と判別したときはF2＝１とし（ステップS3
5）、F1（Ｓ）が２でないと判別したときはF2＝０とす
る（ステップS32）。
ステップS32及びS35のF2の決定後はメインルーチンに移
行する。第10図は第９図のサブルーチンを表であらわし
たものである。
実施例３では、F2を決める前にF1（Ｅ）をみる必要がな
いので、フラグ処理が実施例1,2よりも簡単かつ迅速に
行える。誤り位置であるか否かによるF2の値の違いは、
訂正処理のときに誤り位置のF2の変更を同時に行うよう
にすれば、簡単に対応できる。
上記のようにF2決定処理を行うと、実施例１及び２で説
明したような処理を変更しても訂正能力に大きな違いが
出ないところ（例えば、N2＝1,F1（Ｅ）＝０または1,F1
（Ｓ）＝１）で実施例１及び２との処理の違いがでてく
る。
これらのところでは、誤り位置のシンボルのフラグ処理
の方がそうでないシンボルの処理よりも訂正能力に与え
る影響が大きいが、上記の処理では、誤り位置のシンボ
ルについては実施例１と同じになり、また、上記のとこ
ろ以外の処理も実施例１と同じなので、実施例３の訂正
能力は実施例1,2よりも劣るもののその差は非常に小さ
い。
本願第２の発明の他の実施例（以下、実施例４と称す
る）について第11及び12図を参照して説明する。第２図
（ａ）の説明の際にF1及びN2は共に２ビットとしたが、
実施例４においてF1は１ビットで構成される。そのた
め、C1訂正は実施例１ないし３と同じであるが、フラグ
処理はC1で求めた誤り個数が０または１のときF1＝0.2
以上のときF1＝１とする。したがってC2訂正処理も第４
図、第５図とは異なる。
第11図はこの実施例のC2訂正処理を表していて、第12図
はF2決定処理を表している。
このように、実施例４では実施例３同様にF2を決める前
にF1（Ｅ）をみる必要がなく、さらにF1が１ビットなの
で、実施例３よりもフラグ処理が簡単である。
実施例３と比較すると、訂正処理では第５図におけるN2
＝1,F1（Ｅ）＝１のときの処理が異なるが、実施例１で
述べたように大きな影響はない。フラグ処理では、実施
例３におけるN2＝1,F1（Ｓ）＝0,L＝１のときとN2＝2,F
1（Ｓ）＝1,L＝１のときの処理が実施例４と異なる。し
かしながら、前者についてはF2を１としても全体のF2＝
１の発生確率に及ぼす影響は無視でき、後者について
は、誤り位置のF2を０にすることになるが、実施例１で
述べたN2＝2,F1（Ｅ）＝１の訂正を実施例４でも行わな
いので、若干の劣化は生じるが、大きな影響はない。し
たがって実施例４の訂正能力は、実施例３より若干劣る
が、大差はない。
次に、本願第１及び第２の発明による誤り訂正が有効な
誤り発生のモデルについて、以下、詳細に説明する。
実施例１〜４におけるC2の訂正処理とフラグ処理は、非
常にエラーが多い状態でも十分低い訂正後エラー率が得
られるように定められている。すなわち、媒体としては
光ディスクを想定し、ランダムはシンボルエラー率を10
-2とし、また、C1符号語の10個分の長さで幅が100トラ
ックに亘るバーストエラーが30cm直径のディスク面上に
平均10個発生するものとして、N2,F1（Ｅ）,F1（Ｓ）な
どの各組み合せについて、発生し得る種々の誤りの状態
のそれぞれの発生確率を計算して、C3まで訂正したとき
のエラー率も最も低くなるように、C2の訂正処理とフラ
グ処理は定められている。
尚、誤り訂正符号としては、GF（28）上のリードソロモ
ン符号を用いるものとする。また、１訂正ブロックが１
トラックであり、ディスク面には54000トラック存在す
るものとすると、上記のバーストエラーのモデルでは、
あるＸ−Ｙ面にバーストエラーが入る確率Pbは、 となる。
C2訂正処理においては、訂正の可否は、訂正を行ったと
きにエラー率が改善されるか否かによって決定される。
例えば、N2＝2,F1（Ｅ）＝１のとき、訂正を行わないと
すると、ランダムエラーでは第13図（ａ）のような誤り
のパターンにより、着目シンボルについて以下の確率Pe
aでエラーが発生する。
Pea＝（C1で訂正不能のシンボルのC2符号語内で取り得る位置の数）×PM11×P1
＝49・PM11×P1 ここで、PM11は、C1訂正後にF1＝１でエラーとなってい
るシンボルの発生確率であり、P1はC1訂正後のシンボル
・エラー率であり、それぞれ第13図（ａ）示した誤りパ
ターンによる確率で近似され となる。
但し、PsはC1訂正前のシンボルエラー率であり、Ps＝10
-2とすると、 Pea＝49・（1.28×10-1・Ps4）・（1.68×103・Ps3） ＝1.06×1010 となる。
N2＝2,F1（Ｅ）＝１のとき、訂正を行うとすると、バー
ストエラーとランダムエラーが第13図（ｂ）のようなパ
ターンで発生したとき、着目シンボルについて誤訂正に
よって以下の確率Pebでエラーが発生する。
Pb＝6.17×10-4,Ps＝10-2より Peb＝1.23×10-7 となる。
したがって上述の誤りの発生のモデルにおいては、Peb
＞Peaとなり訂正しない方がエラーの発生が少なくなる
ので、N2＝2,F1（Ｅ）＝１のときは訂正を行わないとす
るのである。
フラグ処理も同様にして、F2＝０としたときのF2＝０で
あるにもかかわらず誤りであるシンボルの発生確率P01
と、F2＝１としたときのF2＝１であるにもかかわらず正
しいシンボルの発生確率P10を計算し、それを基にF2の
値をどちらにしたときに、C3訂正後のエラー率がより低
くなるかを調べて、F2の値を決定するのである。例えば
実施例１では、上述のN2＝2,F1（Ｅ）＝１の例で、F1
（Ｓ）＝１のシンボルのF2は以下のようにして決定して
いる。
F2＝０とすると、第13図（ａ）の着目シンボルは訂正さ
れずに誤りとなっているので、 P01＝1.06×10-10 となり、F2＝１とすると、第13図（ｂ）の着目シンボル
は誤訂正されずに正しいので P10＝1.23×10-7 となる。C2訂正全体でのP10は、N2＝2,F1（Ｅ）＝2,2,F
1（Ｓ）＝２のときにP10＝1.38×10-4となり、この値が
支配的となるので、上記の例のP10はこれに比べて十分
小さく無視できるが、P01はN2,F1（Ｅ）,F1（Ｓ）の全
ての組み合せと比較して無視できる程小さくはなく、C3
訂正後のエラー率を若干劣化させる。したがって、この
場合はF2＝１とするのである。
外のN2,F1（Ｅ）,F1（Ｓ）の組み合せについても同様に
してF2の値を決めて行くが、P01,P10が共に無視できな
い場合は、C3での訂正不能あるいは誤訂正の発生確率を
どちらがより劣化させるかを計算してF2の値を定める。
このようにして、各場合について訂正及びフラグ処理を
定めたが、実施例１〜４の訂正及びフラグである。尚、
F1で誤り個数２と３以上を区別しないのは、誤り個数が
３以上のときに誤り個数２と判断される確率が割り合い
高いためであり、また、回路の簡略化のためである。
C3訂正ではF2を見て訂正を行うが、C3の持つ訂正能力を
十分引き出すにはシンドローム訂正とイレージャ訂正を
併用する必要がある。特に本発明では、バーストエラー
がある確率で発生するようなエラーのモデルを想定して
いるので、イレージャ訂正で訂正能力を向上することが
重要である。そのためには、F2＝０で誤りのシンボルの
数すなわち確率P01を減らす必要がある。P01を減らすに
はF2＝１とする場合を増やす必要があり、そのため、P
10の値はP01やP11（F2＝１で誤っている確率）よりも大
きくなる。以上の点を考慮してC3訂正処理を、C3符号語
内のF2＝１のシンボル数によって変化させ、以下のよう
に定めた。
F2＝１のインボルが２個以下のときは、シンドローム訂
正を行う。
これはシンドローム訂正であれば、F2＝２のシンボルが
本当にエラーしている場合だけでなく、この２シンボル
の中にP10のシンボルが含まれかつP01のシンボルが他に
存在する場合も、正しく訂正できるからである。
F2＝１のシンボルが３個と４個のときのイレージャ訂正
を行う。
P01を十分小さくしておけばイレージャ訂正による誤訂
正の影響は無視でき、シンドローム訂正では不可能な３
重及び４重誤り訂正がイレージャ訂正により可能とな
り、C3訂正後のエラー率が改善される。また、P10が大
きすぎると、F2＝１のシンボルが５個以上になる場合が
増大してイレージャ訂正が行われる機会が少なくなるの
で、P10もある程度小さくなければならない。
F2＝１のシンボルが５個以上のときは、シンドローム訂
正を行う。
この場合イレージャ訂正は不可能である。しかし、P10
＞P11であるためF2＝１のシンボルが５個以上でも実際
にエラーしているシンボルは２個以下である確率が高
い。したがって、シンドローム訂正を行えばエラーが減
少する。このとき誤訂正となる可能性もあるが、訂正後
の全体の誤り率に対する影響は小さく問題にならない。
あるいは、訂正ブロックの情報領域に誤り検出符号の検
査シンボルを入れておいて、訂正後において誤りが存在
するか否かを検証するようにすれば、このような誤訂正
も検出できる。
尚、C2訂正処理において誤訂正が発生すると、第14図の
ように複数のＸ−Ｙ面まで続く長いバーストエラーや他
のバーストエラー及びランダムエラーなどが発生したと
き、C3による訂正が不可能になる確率が高くなってしま
う。このような誤訂正を防ぐために、C2訂正処理ではN
2,F1（Ｅ）の値に応じて訂正を禁止しているのである。
なお、実施例１ないし４では直方体状の訂正ブロックに
ついて説明したが、訂正ブロックの構成は、互いに異な
る３つの方向に符号化された構成であればその形状は問
わない。例えば、第15図（ａ）のように斜め方向に符号
化された連続的なブロックでも良いし、第15図（ｂ）の
如く直方体状のブロックに斜め方向に符号を形成したも
のであっても良い。
また上記４つの実施例では、C1,C2,C3の各符号に最小距
離５のリード・ソロモン符号を用いたが、それぞれ他の
符号を用いても構わない。C3に他の符号を用いる場合、
L,Mはそれぞれ2,4に限定されるものではなく、用いる符
号によって自動的に定まる。
発明の効果 以上説明したように、本願第１及び第２の発明による符
号化されたデータの誤り訂正方法においては、３つの符
号により互いに異なる方向において３重に誤り訂正符号
化されたデータを、第１の符号で訂正すると共に誤り個
数に関する第１のフラグを発生する。第２の符号による
訂正は、第２の符号によって誤りの個数を求め、第２の
符号により各誤り位置の訂正の可否をこの誤りの個数及
び第２の符号による各誤り位置の第１のフラグとによっ
て決定して訂正を行うと共に、誤り個数と誤り位置にお
ける第１のフラグ及び第２の符号の各シンボルについて
の第１のフラグとを参照して、または誤り個数と第２の
符号の各シンボルについて第１のフラグを参照すると共
に第２の符号の各シンボルが誤り位置であるか否かに応
じて、第２の符号の各シンボルに対応する第２のフラグ
を発生する。第の符号による訂正では、第２のフラグを
参照して訂正の方法を決定して訂正を行う。
またこの訂正において、ランダム誤りのみならず、特定
のバーストエラーのモデルを想定し、複数のバーストエ
ラーブロックがある確率で発生するものとして、ランダ
ム及びバーストの両方のエラーを考慮して、訂正処理及
びフラグ処理を行なうので、訂正後の誤り率を十分小さ
くすることができるのである。以下に本願発明の主な具
体的効果を示す。
第２の符号による訂正を行なうときに、第１の符号で
求めた第１フラグが０個及び場合によっては１個の誤り
を示したシンボルの訂正を禁止したので、バーストエラ
ーによる誤訂正を抑えることができる。
第２の符号による訂正の可否の決定に、第２の符号の
符号語内の全シンボルの第１フラグを参照せず誤り位置
の第１フラグしか参照しないので、訂正すべきシンボル
のメモリからの読み出しと第１フラグの参照が同時に行
なえるので、訂正動作の所要時間が少なく高速処理が可
能になる。
第２フラグの決定において、第２の符号の符号語内の
誤り個数、第２の符号の符号語内の各シンボルの第１フ
ラグ、誤り位置の第１フラグ及びそのシンボルが誤り位
置であるか否か等を参照するので、正確な決定を行なう
ことができるのである。
第３の符号による訂正において、第２フラグが１であ
るシンボルの個数が３または４のときは、イレージャ訂
正を行ない、それ以外ではシンドローム訂正を行なうの
で、上記，との相乗効果により、バーストエラーに
対して高い訂正能力を発揮することができる。
【図面の簡単な説明】
第１図は本願発明の実施例の訂正の対象となる訂正ブロ
ックの図、第２図（ａ）及び（ｂ）は誤りを含んだ第１
図の部分図、第３図、第４図、第６図及び第９図は本願
発明の実施例のフローチャート、第５図、第７図、第８
図及び第10図ないし第12図は本願発明の実施例の表、第
13図（ａ）、（ｂ）及び第14図は本願発明の訂正処理及
びフラグ処理に関する誤りパターンを示す図、第15図
（ａ）及び（ｂ）は本願発明の対象となる他の訂正ブロ
ックの図である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】３つの符号により互いに異なる方向におい
    て３重に誤り訂正符号化されたデータの誤り訂正方法で
    あり、 第１の符号で誤り訂正すると共にこの第１の符号による
    誤り訂正にて求めた誤り個数に関する第１のフラグを発
    生し、第２の符号による各誤り位置の訂正の可否を前記
    第２の符号によって求めた誤りの個数と、前記第２の符
    号による各誤り位置における前記第１のフラグとによっ
    て決定して訂正を行うと共に、前記第２の符号によって
    求めた誤り個数と、前記第２の符号によって求めた誤り
    位置における前記第１のフラグと、前記第２の符号の各
    シンボルについての前記第１のフラグとを各々参照して
    前記第２の符号の各シンボルに対応する第２のフラグを
    発生し、第３の符号による訂正の方法を前記第２のフラ
    グを参照して決定して訂正を行う誤り訂正方法におい
    て、 前記第３の符号は、誤り位置が未知な場合はＬ個まで訂
    正可能である一方、誤り位置が既知の場合はＭ（＞Ｌ）
    個まで訂正可能であり、前記第２のフラグによって示さ
    れた誤りの個数が、Ｌ個以下またはＭ＋１個以上の場合
    には前記第３の符号によって求めた誤り位置のシンボル
    を訂正する一方、Ｌ＋１個以上Ｍ個以下の場合には前記
    第２のフラグによって示された誤り位置のシンボルを訂
    正することを特徴とする誤り訂正方法。
  2. 【請求項２】前記第１の符号と前記第２の符号は共に２
    シンボルの誤りが訂正可能な符号であり、前記第１のフ
    ラグは、前記第１の符号によって求められた誤りの個数
    を示し、前記第２の符号による訂正では、前記第２の符
    号によって求めた誤りの個数が０個のときは訂正を行わ
    ず、前記第２の符号によって求めた誤りの個数が１また
    は２個で当該誤り位置の前記第１のフラグが０個の誤り
    個数を示しているときは当該誤り位置のシンボルの訂正
    を行わず、前記第２の符号によって求めた誤りの個数が
    １または２個で当該誤り位置の前記第１のフラグが２個
    以上の誤りを示しているときは当該誤り位置のシンボル
    を訂正し、前記第２のフラグはセット・リセットをそれ
    ぞれ誤りあり、誤りなしに対応させるものとして、前記
    第２の符号によって求めた誤り個数が０個のときは符号
    語内のシンボルを全てリセットとし、また前記第１のフ
    ラグが０個の誤りを示しているシンボルは、前記第２の
    符号によって求めた誤りの個数によらずリセットとし、
    前記第２の符号によって求めた誤りの個数が１個で当該
    誤り位置の前記第１のフラグが０または１個の誤り個数
    を示しているときは符号語内のシンボルで前記第１のフ
    ラグが２個以上の誤りを示しているシンボルをセットと
    し、前記第２の符号によって求めた誤りの個数が１個で
    当該誤り位置の前記第１のフラグが２個以上の誤り個数
    を示しているときは符号語内のシンボルを全てリセット
    とし、前記第２の符号によって求めた誤りの個数が２個
    で当該２つの誤り位置における前記第１のフラグが共に
    ２個以上の誤り個数を示しているときは符号語内のシン
    ボルで前記第１のフラグが１個の誤りを示しているシン
    ボルをリセットとし、また前記第２の符号によって求め
    た誤りの個数が２個のときは符号語内のシンボルで前記
    第１のフラグが２個以上の誤りを示しているシンボルを
    セットとするようにして、前記第２のフラグを発生する
    ことを特徴とする請求項１記載の誤り訂正方法。
  3. 【請求項３】前記第１の符号と前記第２の符号は共に２
    シンボルの誤りが訂正可能な符号であり、前記第１のフ
    ラグは前記第１の符号によって求められた誤りの個数を
    示し、前記第２の符号による訂正では、前記第２の符号
    によって求めた誤りの個数が０個のときは訂正を行わ
    ず、前記第２の符号によって求めた誤りの個数が１また
    は２個で当該誤り位置の前記第１のフラグが０個の誤り
    個数を示しているときは当該誤り位置のシンボルの訂正
    を行わず、前記第２の符号によって求めた誤りの個数が
    １または２個で当該誤り位置の前記第１のフラグが２個
    以上の誤りを示しているときは当該誤り位置のシンボル
    を訂正し、前記第２のフラグはセット・リセットをそれ
    ぞれ誤りあり、誤りなしに対応させるものとして、前記
    第２の符号によって求めた誤り個数が０個のときは符号
    語内のシンボルを全てリセットとし、また前記第１のフ
    ラグが０個の誤りを示しているシンボルは前記第２の符
    号によって求めた誤りの個数によらずリセットとし、前
    記第２の符号によって求めた誤りの個数が１個で当該誤
    り位置の前記第１のフラグが０または１個の誤り個数を
    示しているときは符号語内のシンボルで前記第１のフラ
    グが２個以上の誤りを示しているシンボルをセットと
    し、前記第２の符号によって求めた誤りの個数が１個で
    当該誤り位置の前記第１のフラグが２個以上の誤り個数
    を示しているときは符号語内のシンボルを全てリセット
    とし、前記第２の符号によって求めた誤りの個数が２個
    のときは一方の誤り位置の前記第１のフラグのみを調べ
    て前記第１のフラグが２個以上の誤り個数を示していれ
    ば符号語内のシンボルで前記第１のフラグが１個の誤り
    を示しているシンボルをリセットとし、また前記第２の
    符号によって求めた誤り個数が２個のときは符号語内の
    シンボルで前記第１のフラグが２個以上の誤りを示して
    いるシンボルをセットとするようにして、前記第２のフ
    ラグを発生することを特徴とする請求項１記載の誤り訂
    正方法。
  4. 【請求項４】前記第２の符号によって求めた誤りの個数
    が２個のときは、当該２つの誤り位置のシンボルで前記
    第１のフラグが１個の誤りを示しているシンボルの前記
    第２のフラグをセットとすることを特徴とする請求項３
    記載の誤り訂正方法。
  5. 【請求項５】３つの符号により互いに異なる方向におい
    て３重に誤り訂正符号化されたデータの誤り訂正方法で
    あり、第１の符号で訂正すると共に誤り個数に関する第
    １のフラグを発生し、第２の符号による訂正において、
    前記第２の符号によって誤りの個数を求め、第２の符号
    による各誤り位置の訂正の可否を前記誤りの個数と前記
    第２の符号による各誤り位置の前記第１のフラグとによ
    って決定して訂正を行うと共に、前記誤り個数と前記第
    ２の符号の各シンボルについて前記第１のフラグを参照
    すると共に前記第２の符号の各シンボルが誤り位置であ
    るか否かに応じて前記第２の符号の各シンボルに対応す
    る第２のフラグを発生し、第３の符号による訂正では、
    前記第２のフラグを参照して訂正の方法を決定して訂正
    を行うことを特徴とする誤り訂正方法。
  6. 【請求項６】前記第３の符号は、誤り位置が未知な場合
    はＬ個まで訂正可能であり、誤り位置が既知の場合はＭ
    （＞Ｌ）個まで訂正可能であり、前記第２のフラグによ
    って示された誤りの個数が、Ｌ個以下またはＭ＋１個以
    上のときは前記第３の符号によって求めた誤り位置のシ
    ンボルを訂正し、Ｌ＋１個以上、Ｍ個以下のときは前記
    第２のフラグによって示された誤り位置のシンボルを訂
    正することを特徴とする請求項５記載の誤り訂正方法。
  7. 【請求項７】前記第１の符号と前記第２の符号は共に２
    シンボルの誤りが訂正可能な符号であり、前記第１のフ
    ラグは前記第１の符号によって求められた誤りの個数を
    示し、前記第２の符号による訂正では、前記第２の符号
    によって求めた誤りの個数が０個のときは訂正を行わ
    ず、前記第２の符号によって求めた誤りの個数が１また
    は２個で当該誤り位置の前記第１のフラグが０個の誤り
    個数を示しているときは当該誤り位置のシンボルの訂正
    を行わず、前記第２の符号によって求めた誤りの個数が
    １または２個で当該誤り位置の前記第１のフラグが２個
    以上の誤りを示しているときは当該誤り位置のシンボル
    を訂正し、前記第２のフラグはセット・リセットをそれ
    ぞれ誤りあり、誤りなしに対応させるものとして、前記
    第２の符号によって求めた誤り個数が０個のときは符号
    語内のシンボルを全てリセットとし、また前記第１のフ
    ラグが０個の誤りを示しているシンボルは、前記第２の
    符号によって求めた誤りの個数によらずリセットとし、
    前記第２の符号によって求めた誤りの個数が１個のとき
    は、符号語内のシンボルで、前記第１のフラグが１個の
    誤りを示しているシンボルのうち当該誤り位置と一致し
    ているものはセット、一致していないものはリセットと
    し、前記第１のフラグが２個以上の誤りを示しているシ
    ンボルのうち当該誤り位置と一致しているものはリセッ
    ト、一致していないものはセットとし、前記第２の符号
    によって求めた誤りの個数が２個のときは、符号語内の
    シンボルで前記第１のフラグが１個の誤りを示している
    シンボルのうち当該誤り位置と一致しているものはセッ
    ト、一致していないものはリセットとし、また前記第２
    の符号によって求めた誤りの個数が２個のときは符号語
    内のシンボルで前記第１のフラグが２個以上の誤りを示
    しているシンボルをセットとするようにして、前記第２
    のフラグを発生することを特徴とする請求項５記載の誤
    り訂正方法。
  8. 【請求項８】前記第１の符号と第２の符号は共に２シン
    ボルの誤りが訂正可能な符号であり、前記第１のフラグ
    は前記第１の符号によって求められた誤りの個数が１個
    以下ならリセット、２個以上ならセットとし、前記第２
    の符号による訂正では、前記第２の符号によって求めた
    誤りの個数が０個のときは訂正を行わず、前記第２の符
    号によって求めた誤りの個数が１または２個で当該誤り
    位置の前記第１のフラグがリセットのときは訂正を行わ
    ずセットのときは訂正を行い、前記第２のフラグはセッ
    ト、リセットをそれぞれ誤りあり、誤りなしに対応させ
    るものとして、前記第２の符号によって求めた誤り個数
    が０個のときは符号語内のシンボルを全てリセットと
    し、前記第２の符号によって求めた誤り個数が１個のと
    きは、符号語内のシンボルで、当該誤り位置のシンボル
    はそのシンボルの前記第１のフラグを反転したものを前
    記第２のフラグとし、それ以外の各シンボルは各シンボ
    ルの前記第１のフラグをそのまま前記第２のフラグと
    し、前記第２の符号によって求めた誤りの個数が２個の
    ときは符号語内の各シンボルの前記第１のフラグをその
    まま前記第２のフラグとするようにして、前記第２のフ
    ラグを発生することを特徴とする請求項５記載の誤り訂
    正方法。
JP2241431A 1990-09-12 1990-09-12 符号化されたデータの誤り訂正方法 Expired - Fee Related JPH0799503B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2241431A JPH0799503B2 (ja) 1990-09-12 1990-09-12 符号化されたデータの誤り訂正方法
US07/718,467 US5371751A (en) 1990-09-12 1991-06-20 Method of correcting errors of coded data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2241431A JPH0799503B2 (ja) 1990-09-12 1990-09-12 符号化されたデータの誤り訂正方法

Publications (2)

Publication Number Publication Date
JPH04120631A JPH04120631A (ja) 1992-04-21
JPH0799503B2 true JPH0799503B2 (ja) 1995-10-25

Family

ID=17074200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2241431A Expired - Fee Related JPH0799503B2 (ja) 1990-09-12 1990-09-12 符号化されたデータの誤り訂正方法

Country Status (2)

Country Link
US (1) US5371751A (ja)
JP (1) JPH0799503B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242148B2 (ja) * 1992-05-29 2001-12-25 パイオニア株式会社 エラー訂正方法
JPH11112358A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd データの誤り訂正方法及び誤り訂正装置
US6615387B1 (en) * 1998-09-22 2003-09-02 Seagate Technology Llc Method and apparatus for error detection
US6581178B1 (en) 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus
KR100378181B1 (ko) * 2000-06-09 2003-03-29 삼성전자주식회사 Ｅｆｍ/ｅｆｍ+ 디코딩에 의해 검출된 에러위치를 이용한ｃ1/ｐｉ 워드의 에러정정 방법 및 장치
US20020199153A1 (en) * 2001-06-22 2002-12-26 Fall Thomas G. Sampling method for use with bursty communication channels
KR100461544B1 (ko) 2003-02-27 2004-12-18 한국전자통신연구원 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법
TWI254283B (en) * 2003-06-03 2006-05-01 Sunplus Technology Co Ltd Error correction device of block code and method thereof
JP4978576B2 (ja) * 2008-07-03 2012-07-18 株式会社Ｊｖｃケンウッド 符号化方法および符号化装置ならびに復号方法および復号装置
CN102130695B (zh) * 2010-01-15 2013-06-12 中兴通讯股份有限公司 一种级联码的译码方法及装置
KR20120118773A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 영상처리장치 및 그 제어방법
US9923664B2 (en) * 2014-10-01 2018-03-20 Samsung Display Co., Ltd. Common-mode signaling for transition encoding
WO2022003396A1 (en) 2020-06-30 2022-01-06 Ciena Corporation Forward error correction coding using a tree structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE33332E (en) * 1983-03-12 1990-09-11 Sony Corporation Apparatus for correcting errors
US4644544A (en) * 1983-03-12 1987-02-17 Sony Corporation Apparatus for correcting errors
JPS6383973A (ja) * 1986-09-26 1988-04-14 Matsushita Electric Ind Co Ltd 誤り訂正装置
JPS63298776A (ja) * 1987-05-28 1988-12-06 Nippon Telegr & Teleph Corp <Ntt> エラ−訂正処理方式
US5070503A (en) * 1988-03-09 1991-12-03 Canon Kabushiki Kaisha Digital information transmitting and receiving system
DE3882223T2 (de) * 1988-04-29 1994-01-27 Ibm Ausgebreitete Fehlerkorrekturvorrichtung mit Einzel-Paket-Fehlerkorrektur und Doppel-Paket-Fehlerdetektionscoden.
US4979174A (en) * 1988-12-29 1990-12-18 At&T Bell Laboratories Error correction and detection apparatus and method

Also Published As

Publication number Publication date
JPH04120631A (ja) 1992-04-21
US5371751A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JP2007082226A (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
JPH0799503B2 (ja) 符号化されたデータの誤り訂正方法
US20030095056A1 (en) Enhanced coding for informed decoders
US20070204188A1 (en) Error correction method and reproduction apparatus
US20050081132A1 (en) Method and apparatus for error code correction
KR100734307B1 (ko) 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
US7266748B2 (en) Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding
US7203895B2 (en) Error correction decoding method and apparatus
US6779149B1 (en) Burst error correction on DVD data
US7827470B2 (en) Method of detecting error event in codeword reproduced by perpendicular magnetic recording medium and apparatus using the same
US20080178058A1 (en) Decoding apparatus and method
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
JP3537722B2 (ja) 記録再生装置
KR100207492B1 (ko) 에러 정정 검사 방법 및 장치
JP2606647B2 (ja) 誤り訂正方法
KR100195254B1 (ko) 에러정정시 플러그 처리방법
KR19990039252A (ko) 이레이저 정정방법 및 그 장치
JP2796291B2 (ja) 誤り訂正方式
KR19980074516A (ko) 디지털 신호의 재생에 있어 에러정정방법 및 그에 적용되는 장치
KR100234419B1 (ko) C1/c2 부호에 의한 2에러 정정 방법
JP2518827B2 (ja) 符号化復号化装置
KR0159216B1 (ko) 에러 정정 방법
JPH04177673A (ja) 情報記録再生装置
JP2001160761A (ja) 誤り訂正装置及び誤り訂正方法
KR19990017736A (ko) 디지털 신호의 재생에 있어 에러정정방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees