KR0159216B1 - 에러 정정 방법 - Google Patents

에러 정정 방법 Download PDF

Info

Publication number
KR0159216B1
KR0159216B1 KR1019950061318A KR19950061318A KR0159216B1 KR 0159216 B1 KR0159216 B1 KR 0159216B1 KR 1019950061318 A KR1019950061318 A KR 1019950061318A KR 19950061318 A KR19950061318 A KR 19950061318A KR 0159216 B1 KR0159216 B1 KR 0159216B1
Authority
KR
South Korea
Prior art keywords
error
syndrome
value
correction
flag
Prior art date
Application number
KR1019950061318A
Other languages
English (en)
Other versions
KR970049528A (ko
Inventor
이석정
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950061318A priority Critical patent/KR0159216B1/ko
Publication of KR970049528A publication Critical patent/KR970049528A/ko
Application granted granted Critical
Publication of KR0159216B1 publication Critical patent/KR0159216B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159Remainder calculation, e.g. for encoding and syndrome calculation

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 C1 데이터를 메모리에서 독출함과 동시에 4개(S0~S3)의 신드롬을 계산하는 신드롬 계산 스텝과, 상기 제1 신드롬 계산 스텝에서 계산한 4개의 신드롬을 이용하여 수정된 신드롬을 유도하는 수정신드롬 계산 스텝과, 상기 수정 신드롬 계산 스텝에서 계산된 신드롬 값을 이용하여 에러 유무를 판단하는 에러 유무 판단 스텝과, 상기 에러 유무 판단 스텝에서 판단한 결과 에러가 1 또는 2인가를 판단하는 에러 판단 스텝과, 상기 에러 판단 스텝에서 판단한 결과 1 에러이면 1에러 근을 계산한 1에러 근계산 스텝과, 상기 1 에러 근 계산 스텝에서 계산된 근 개수를 판단하는 1에러 근 개수 판단 스텝과, 상기 1 에러 근 개수 판단 스텝에서 판단된 근의 개수가 1이면 이레이저 값을 정정하는 정정스텝과, 상기 정정스텝에서 정정된 C1 플래그를 0로하고 이를 메모리에 기록하는 C1 플래그 기록 스텝과, 상기 C1 플래그 기록 스텝에서 C1 플래그 기록한 후 C2 데이터를 메모리에서 독출함과 동시에 4개의 신드롬을 계산하는 신드롬 계산 스텝과, 상기 제2신드롬 계산스텝에서 신드롬을 계산한 후 C1 플래그를 독출하는 C1 독출 스텝과, 상기 에러 판단 스텝에서 판단한 C1 플래그 개수를 이용하여 이레이저 정정플로우를 판단하는 이레이저 정정스텝과, 상기 이레이저 정정 스텝에서 판단한 결과 4 이레이저 정정 플로우이면 4 에러 값을 계산하는 4에러 계산 스텝과, 상기 4 에러 계산 스텝에서 계산된 에러 값 및 에러 위치와 신드롬 값의 연산 값이 일치하는가를 검산하는 제1검산 스텝과, 상기 제1 검산 스텝에서 검산한 에러 값 및 에러 위치와 신드롬 값의 연산 결과에 따라 정정 및 불정정 플로우를 선택하는 플로우 선택 스텝 상기 프로우 선택 스텝에서 선택한 플로우가 정정 플로우이면 4 이레이저를 정정한 후 C2 프래그 데이터를 제거하는 4 이레이저 정정 스텝으로 이루어져, 16개의 코드워드까지 연속적으로 에러가 발생하여도 정정 할 수 있어 제품의 신뢰성을 향상시키는 에러 정정 방법에 관한 것이다.

Description

에러 정정 방법
제1도는 본 방명에 따른 에러 정정 방법을 나타낸 플로우챠트.
본 발명은 에러 정정 방법에 관한 것으로서, 보다 상세하게는 콤팩트 디스크 플레이어에서 픽업된 데이타에 포함된 에러의 정정 능력을 향상시키는 에러 정정 방법에 관한 것이다.
일반 CD에 사용되는 RS ECC(Error Correcing) System에서는 C1 System에서 2에러까지 정정하고, C2 System에서는 4 이레이저(erasure) 까지 정정 가능하나 실제로는 2에러까지만 정정하였다.
상기와 같이 2에러만 정정할 경우 버스트 에러가 코드워드 개수로 8개 이상이 발생하면 정정을 할 수 없으나 4 이레이저 정정을 할 경우 16개의 코드워드까지 연속적으로 에러가 발생하여도 정정할 수 있어 제품의 신뢰성을 향상시키게된다.
따라서, 본 발명은 16개의 코드워드까지 연속적으로 에러가 발생하여도 정정할 수 있는 에러 정정 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 에러 정정 방법은, C1데이터를 메모리에서 독출함과 동시에 4개(S0-S3)의 신드롬을 계산하는데 제1신드롬 계산 스텝과, 상기 제1신드롬 계산 스텝에서 계산한 4개의 신드롬을 이용하여 수정된 신드롬을 유도하는 수정 신드롬 계산 스텝과, 상기 수정 신드롬 계산 스텝에서 계산 스텝에서 계산된 신드롬 값을 이용하여 에러 유무를 판단하는 에러 유무 판단 스텝과, 상기 에러 유무 판단 스텝에서 판단한 결과 에러가 1 또는 2인가를 에러 판단 스텝과, 상기 에러 판단 스텝에서 판단한 결과 1에러이면 1에러 근을 계산한 1에러 계산 스텝과, 상기 1에러 근 계산 스텝에서 계산된 근의 개수를 판단하는 1에러 근 개수 판단 스텝과, 상기 1에러 근 개수 판단 스텝에서 판단된 근의 개수가 1이면 이레이저 값을 정정하는 정정 스텝과, 상기 정정 스텝에서 정정된 C1 플래그를 0으로하고 이를 메모리에 기록하는 C1 플래그 기록 스텝과, 상기 C1 플래그 기록 스뎁에서 C1 플래그 기록한 후 C2 데이타를 메모리에서 독출함과 동시에 4개의 신드롬을 계산하는 제2신드롬 계산 스텝과, 상기 제2신드롬 계산 스텝에서 신드롬을 계산한 후 C1 플래그를 독출하는 C1독출 스텝과, 상기 에러 판단 스텝에서 판단한 C1 플래그 개수를 이용하여 이레이저 정정 플로우를 판단하는 이레이저 정정 스텝과, 상기 이레이저 정정 스텝에서 판단한 결과 4 이레이저 정정 플로우이면 4에러 값을 계산하는 4 에러 계산 스텝과, 상기 4 에러 계산 스텝에서 계산된 에러 값 및 에러위치와 신드롬 값의 연산 값이 일치하는가를 검산하는 제1 검산 스텝과, 상기 제1 검산 스텝에서 검산한 에러 값 및 에러 위치와 신드롬 값의 연산 결과에 따라 정정 및 불정정 플로우를 선택하는 플로우 선택 스텝 상기 플로우 선택 스텝에서 선택한 플로우가 정정 플로우 이면 4 이레이저를 정정한 후 C2 플래그 데이터를 제거하는 4 이레이저 정정 스텝으로 이루어진 것을 특징으로 한다.
상기와 같은 특징을 가진 본 발명에 의한 에러 정정 방법을 제1도에 도시된 플로우챠트를 인용하여 상세히 기술하면 다음과 같다.
32 심벌(Symbol)의 C1 데이터를 메모리에서 독출함과 동시에 S0~S3 까지의 제1 신드롬을 제1도의 스텝 S1과 같이 계산하는데, 이 때의 신드롬 값은 no 에러인 경우와 1 에어인 경우 및 2 에러인 경우 각각마다 값이 틀리며 이때 사용되는 수식은 아래와 같다.
상기 스텝에서 S1에서 계산된 신드롬 S0~S3값을 이용하여 스텝 S2와 같이 수정(Modify)된 신드롬을 유도해 낸다 아래 식은 1 error를 판별하는데 이용된다.
만일 1 에러가 발생했다면 TS1=TS2=TS3=αi가 될 것이다.
상기 스텝 S1에서 계산된 신드롬 값을 이용하여 만일 에러가 없으면 신드롬 값이 0이 되고, 반대로 에러가 있으면 0이 아닌 임의의 값을 가진다.
한편, 스텝 S4는 에러 개수를 판단하는 것으로,
상기 식에서 1에러가 발생하였다면 NS1, NS2, NS3은 0값을 가짐 2 에러이상이 발생하면 GF(2m) 상의 임의의 값을 갖는다.
상기 스텝 S4에서 판단한 에러의 값이 1 또는 2 인가를 판별하는 것으로서, 사이 스텝 S4에서 구한 NS1, NS2, NS3 값을 근거로 0 유,무를 판단하여 0이면 1에러 정정 플로우(Flow)로 0가 아니면 2에러 플로우로 간다.
상기 스텝 S5에서 판단한 결과 1에러 정정 플로우이면 스텝 S6으로 나아가서 에러 로케이션(Error location) 방정식을 Q(x)=X+αi로 설정할 수 있으며, Q(X)의 근(Root)을 구하기 위하여 X를 α031까지 순차적으로 대입하여 Q(X)가 0가 되는 값을 근으로 취한다. 상기 스텝 S6에서 근의 개수를 판단하는데, 만일 1에러가 발생하였을 경우에는 근의 개수가 1개 이어야하며, 1개가 아닌 다른 개수로 판명되면 1에러 정정을 할 수 없다.
상기 스텝 S8에서 판단된 근 개수의 값이 1이면 스텝 S9로 나아가 에러가 발생한 코드워드(code word), 즉 수신 코드워드(recenced codeword) R(x)를 올바른 코드워드 C(x)로 정정하기 위한 것으로 1에러가 발생하였다면, C(x) = R(x) + S0가 성립한다.
즉, 메모리로부터 R(x)를 읽어들여 스텝 S1에서 구한 신드롬 S0을 더하면 정정된 C(x)를 얻을 수 있다.
그리고, C1 플래그를 기록하는 스텝 S9에서 C1 플래그데이터는 C2에러 정정시 에러위치 값으로 사용되는 아주 중요한 데이타로서, 상기 C1에서 뛰어준 플래그 정보를 이용 에러 로케이션을 구하는 스텝을 줄일 수 있다.
1에러정정 플로우를 밟는 데이타는 믿을 수 있는 데이타로 간주 할 수 있으므로 C1 플래그 정보를 0로 놓는다. 만일 정정치 못한 경우, 정정 불능인 경우는 1로 놓는다. 물론 C1 플래그 테이터는 메모리에 기록한다.
한편, 제1도에 도시된 플로우챠트에서 스텝S10는 에러 로케이션 계수를 계산하는 것으로, 2에러가 발생하였다면 에러 로케이션 방정식을 Q(x) = x2+ Q1x+ Q2인 2차방정식으로 놓을 수 있다. 여기서 Q1. Q2의 계수 값을 구하여야 Q(x)의 방정식을 풀수 있다.
의 식이 성립하므로 상기 스텝에서 구한 NS3·NS2·NS1 과 신드롬 값만 있으면 Q1Q2를 구할 수 있다.
그리고, 스텝S11는 계수 값을 판단하는 것으로, 상기 스텝 S10에서 구한 계수가 1일 경우 2차 방정식의 해를 구할 수 없으므로 에러정정을 할 수 없는 상태가 된다. 그래서 계수가 1일 경우 정정 불능 상태로 빠져나오며 0가 아닐 경우는 2에러 정정플로우를 따른다.
스텝 S12는 2 에러 포트(error root)를 계산하는 스텝으로, 2 에러 일 경우 에러 로세키션은 r(X) 상의 임의의 구군데에 위치할 것이다. 이 위치를 구하기 위하여
Q(X) = X2+Q1X + Q2에 X = α031까지 대입하여 Q(X)가 1이 나오는 값은 로트(ROOT)로 취한다.
스텝 S13는 상기 스텝 S12에서 구한 근의 개수를 판별하는 스텝으로 2에러가 발생하였으므로 근의 개수는 2개이어야 하는데, 만일 2개가 아닌 경우의 개수가 발생하면 에러정정 불능 상태로 빠져나와 에러정정을 하지 않는다.
스텝S14는 2에러 값을 정정하는 것으로, 2에러는
식을 이용하여 값을 구할 수 있다.
C1=r(X) +e(X) 이므로 Ci= ri+ eiCj= rj+ ej로 만들 수 있다.
ri와 rj는 메모리에서 읽어들이면 되고 ei와 ej는 스텝S14에서 구한 값이므로 덧셈 계산에 의해 오류 설정을 할 수 있다.
한편, 스텝S15는 스텝S10과 동일한 방법으로 C1플래그를 기한 후 스텝 S16으로 나아가서는 스텝 S1과 동일한 방법으로 28 심벌의 C2데이터를 메모리에서 도출함과 동시에 4개의 신드롬을 계산한 후 스텝 S17로 나아가서는 C1 플래그 정보를 독출하는데, C2 에러정정은 이레이저 정정을 하므로 정정시 필요한 에러위치 정보를 알 필요가 있다. 이 에러 위치 정보는 C1 플래그 정보로 대체할 수 있으며, C2 정정 플로우에서도 마찬가지로 에러 유무, 에러 개수 판단에 관한 계산과 판별식이 필요하다. 이는 C1 정정에서 사용한 플로우를 그대로 사용할 수 있다.(스텝 S2, S3, S4. S5) 단, 이를 스텝에서 C1 과 C2는 구별된다.
그리고, 스텝 S18는 C2 1 에러 호츠계산 스텝의로, 이 스텝은 스텝 S6과 같으며 단지 다른점은 X를 α027까지 대입한다는 점이다.
상기 스텝 S19에서 판별한 결과 근의 개수가 1이면 스텝 S20과 같이 1 에러 정정을 한다.
스텝 S21는 C2 1에러를 정정하는 스텝으로 스텝 S8과 같으며 스텝 S22는 C1플래그 개수를 판별하는 것으로, C1 플래그 정보를 이용하여 4이레이져 정정, 3 이레이저 정정, 2이레이저 정정을 플로우를 판별한다. 상기 스텝 S21에서 판별한 결과 플래그의 개수가 4개이면 4이레이저 정정플로우, 플래그 개수가 3개이면 3이레이저 정정 플로우, 플래그의 개수가 2이면 2 이레이저 플로우, 플래그 개수가 5이면 에러정정 능력 범위를 멋어나므로 정정 불능 상태로 간다.
상기 스텝 S21에서 판단한 결과 플래그 개수가 4이면 4에러 값을 아래 식에 의해 계산한다.
을 이용하여 3개의 error 값을 계산한다.
el을 구하기 위해서는
eh을 구하기 위해서는
ej를 구하기 위해서는
ei을 구하기 위해서는 el= s0+ ej+ ek+e1을 이용하여 구할 수 있다.
위의 식은
의 4원 1차 연립방정식을 풀면 얻는다.
상기 승기 스텝 S23에서 계산된 에러 값을 아래의 열거한 식에 의해 검산한다.
즉, 앞에서 (스텝 S16) 미리 구한 신드롬 값과 스텝 S22에서 구한 에러값과, 에러위치와의 연산값이 일치해야 정확한 오류정정을 하였음을 알수 있다.
즉 An = 0, n= 1~3 이 되어야 한다.
그리고, 스텝 S24는 상기 스텝 S23에서 검산하여 구한 An이 0인지 아닌지를 판단하는데, 예를 들어 0이면 스텝 S25로 나아가서 4이레이저를 정정하는데 ri ~rl 까지의 data를 메모리에서 읽어 c(X) = r(X) + e(X) 식을 이용하여 올바른 코드 워드 c(X)로 정정하여 다시 메모리로 기록한다.
한편, 상기 스텝 S21에서 판별한 결과 이레이저가 3 또는 2이면 스텝 S26, 스텝 S30로 나아가서 스텝 S22 an= s3+ s2b1+ s0b3을 이용하여 3곳에 에러가 발생했는지를 점검한다.
an식은 4에러가 발생했을 때 사용하는 식으로 3곳에 에러가 발생했을 경우 나머지 한곳을 에러가 발생하지 않았으므로 0로 놓을 수 있다. 이때 error 발생하지 않은 곳은 에러 값이 1이기 때문에 an도 1가 되어야 한다.
상기 스텝 S26, 스텝 30에서 검산한 결과, an=0 이면 3곳 또는 2곳에 에러가 발생했으므로 3,2 이레이저 정정을 따르지만 그렇지 않은 경우 정정 불능 플로우로 빠진다.
상기 스텝 S27 판단한 결과 an= 0 이면 3에러 값을 아래 식에 의해 계산한다.
의 3원 1차 연립방정식을 풀면
과 같은 해를 얻을 수 있다.
각각의 e1, ej, ek의 해는 위와 같다.
상기 스텝S28에서 에러 값을 계산한 후 스텝 S29로 나아가서는 3 이레이저를 정정하는데, 이때 에러가 발생한 ri, rj, rk를 이용하여 올바르 코드 워드로 정정한다.
이다.
한편 상기 스텝 S29는 an이용하여 그곳에 에러가 발생했는지를 점검한다. 여기서 사용하는 an식은 3곳에 에러가 방생했을 때 사용하는 식으로 2군데에 에러가 발생하였으므로 나머지 한군데는 1 즉 에러가 발생하지 않은 것으로 놓을 수 있다.
만일 an0가 아닌 GF(2n) 상의 임의의 값을 가지면 2군데 이상 3군대에서 error 가 발생했음을 의미한다. 상기 스텝 S31에서 판단한 결과 an=0가 아니면 2곳 이상에서 에러 발생했으므로 정정 불능 플로우로 빠지며 an=0이면 스텝 S32로나아가서 2 이레이저 정정 플로우를 따른다.
상기 스텝 S32에서는 2error 값을 정정하기 위하여
①을 ②에 대입하여 풀면
그리고, 스텝 S33는 2 이레이저 정정 스텝으로 에러가 발생한 rirj을 c(X) = r(X) + e(X)의 식을 이용하여 올바른 코드워드로 정정한다.
이다,
한편, 스텝 S34는 C2 플래그를 기록하는 스텝으로 C2 데이타에 대해서 오류가 발생된 데이터를 정정하였기 때문에 플래그 테이터를 0로 한다.
C2 플래그 데이터는 C1, C2 모든 정정이 끝난후 보간(interpolation)을 하기 위한 중요한 데이터로 쓰인다.
그리고, 스텝 S35는 C2 플래그를 기로가는 스텝으로 C2 데이타에 대해서 오류가 발생된 데이타를 정정하지 못했기 때문에 플래그 데이터를 1로 한다.
한편, 상기 스텝 S21에서 판별한 결과 이레이저가 4 이상이면서 C2 플래그에 C1플래그를 복사하는 스텝으로, C2 데이터가 에러 정정 능력 범위를 벋어 났기 때문에 C1 플래그데이터를 C2 플래그 데이터로 복사하여 사용한다.
상술한 본 발명에 의하면, 16개의 코드워드까지 연속적으로 에러가 발생하여도 정정할 수 있어 제품의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

  1. C1 데이터를 메모리에서 독출함과 동시에 4개(S0~S3)의 신드롬을 계산하는 제1 신드롬 계산 스텝과, 상기 제1 신드롬 계산 스텝에서 계산한 4개의 신드롬을 이용하여 수정된 신드롬을 유도하는 수정신드롬 계산 스텝과, 상기 수정 신드롬 계산 스텝에서 계산된 신드롬 값을 이용하여 에러 유무를 판단하는 에러 유무 판단 스텝과, 상기 에러 유미 판단 스텝에서 판단한 결과 에러가 1 또는 2인가를 판단하는 에러 판단 스텝과, 상기 에러 판단 스텝에서 판단한 결과 1 에러이면 1에러 근을 계산한 1에러 근계산 스텝과, 상기 1 에러 근 계산 스텝에서 계산된 근 개수를 판단하는 1에러 근 갯 판단 스텝과, 상기 1 에러 근 개수 판단 스텝에서 판단된 그의 개수가 1이면 이레이저 값을 정정하는 정정스텝과, 상기 정정스텝에서 정정된 C1 플래그를 0로하고 이를 메모리에 기록하는 C1 플래그 기록 스텝과, 상기 C1 플래그 기록 스텝에서 C1 플래그 기록한 후 C2 데이터를 메모리에서 독출함과 동시에 4개의 신드롬을 계산하는 제2 신드롬 계산 스텝과, 상기 제2신드롬 계산스텝에서 신드롬을 계산한 후 C1 플래그를 독출하는 C1 독출 스텝과, 상기 에러 판단 스텝에서 판단한 C1 플래그 개수를 이용하여 이레이저 정정플로우를 판단하는 이레이저 정정스텝과, 상기 이레이저 정정 스텝에서 판단한 결과 4 이레이저 정정 플로우이면 4 에러 값을 계산하는 4에러 계산 스텝과, 상기 4 에러 계산 스텝에서 계산된 에러 값 및 에러 위치와 신드롬 값의 연산 값이 일치하는가를 검산하는 제1검산 스텝과, 상기 제1 검산 스텝에서 검산한 에러 값 및 에러 위치와 신드롬 값의 연산결과에 따라 정정 및 불정정 플로우를 선택하는 플로우 선택 스텝 상기 플로우 선택 스텝에서 선택한 플로우가 정정 플로우 이면 4 이레이저를 정정한 후 C2 플래그 데이터를 제거하는 4 이레이저 정정스텝으로 이루어진 것을 특징으로 하는 에러 정정방법.
KR1019950061318A 1995-12-28 1995-12-28 에러 정정 방법 KR0159216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061318A KR0159216B1 (ko) 1995-12-28 1995-12-28 에러 정정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061318A KR0159216B1 (ko) 1995-12-28 1995-12-28 에러 정정 방법

Publications (2)

Publication Number Publication Date
KR970049528A KR970049528A (ko) 1997-07-29
KR0159216B1 true KR0159216B1 (ko) 1999-02-18

Family

ID=19445866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061318A KR0159216B1 (ko) 1995-12-28 1995-12-28 에러 정정 방법

Country Status (1)

Country Link
KR (1) KR0159216B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833600B1 (ko) * 2006-08-25 2008-05-30 삼성전자주식회사 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치

Also Published As

Publication number Publication date
KR970049528A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0163566B1 (ko) 에러 정정 방법
US8230309B2 (en) Maximum likelihood detector, error correction circuit and medium storage device
US8069398B2 (en) Method for decoding multiword information
JPH084233B2 (ja) 誤り訂正符号の復号装置
KR100236367B1 (ko) 에러 정정 방법
JP2009295273A (ja) 誤り訂正符号エンティティのための消失訂正のコンピュータ実現化方法
JP2539353B2 (ja) Pcm信号再生方法及び装置
US20070204188A1 (en) Error correction method and reproduction apparatus
JPH0799503B2 (ja) 符号化されたデータの誤り訂正方法
KR0159216B1 (ko) 에러 정정 방법
US20020059548A1 (en) Error detection and correction
RU2450331C1 (ru) Устройство хранения и передачи данных с исправлением одиночных ошибок в байте информации и обнаружением произвольных ошибок в байтах информации
US20130047055A1 (en) Error correction code techniques for matrices with interleaved codewords
JPH05218883A (ja) 復号回路
US20060085721A1 (en) Method of detecting error event in codeword reproduced by perpendicular magnetic recording medium and apparatus using the same
EP2270790A2 (en) Method and apparatus for decoding multiword information
JPS60101766A (ja) アドレス検出方式
JPH0344394B2 (ko)
KR100532373B1 (ko) 디지털 신호의 재생에 있어 에러정정방법
KR0175331B1 (ko) 에러 정정 방법
JP2547005B2 (ja) 誤り訂正方法
JPS6187278A (ja) デイジタル信号再生方法
KR19980026491A (ko) 디지털 신호계의 에러와 이레이저의 정정장치
KR920018735A (ko) 디지탈 데이타의 에러정정방법 및 회로
JPS58161049A (ja) デ−タの復号化方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee