CN1582555A - 片段式解交织 - Google Patents

片段式解交织 Download PDF

Info

Publication number
CN1582555A
CN1582555A CN01816716.0A CN01816716A CN1582555A CN 1582555 A CN1582555 A CN 1582555A CN 01816716 A CN01816716 A CN 01816716A CN 1582555 A CN1582555 A CN 1582555A
Authority
CN
China
Prior art keywords
deinterleaving
destination address
data
interweaves
fragment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01816716.0A
Other languages
English (en)
Inventor
B·贝克尔
P·荣格
J·普莱钦格
M·多伊奇
T·凯拉
M·施奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1582555A publication Critical patent/CN1582555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Television Systems (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明涉及片段式解交织。一种根据规定的交织规格，用于解交织块中交织的一数据信号的方法，解交织目标地址的计算是参考第一规定片段的数据符号，以被解交织，且被储存于一目标地址内存中。该数据符号的相对片段是采用由该计算的目标地址而被解交织。随后，重复此两步骤，直到整个数据块被片段地解交织为止。

Description

片段式解交织
技术领域
本发明涉及一种用于对交织于数据块中的数据信号进行解交织的方法。
背景技术
通常在电信通讯设计中一数据信号，其是经由一信道传送于传送器端点交织。该交织的结果，无交织的干扰会影响侦测错误，其统计上是依赖于(发生于群组中)，而非产生统计独立的侦测错误。对于统计上独立的侦测错误，相较于采用信道编码装置的统计独立侦测错误，可达到错误保护的较佳程度。
该数据的交织与解交织是进行于数据块中，其是指个别相同的交织说明使用，是采用该传送器端之交织器，由该数据块解交织器进行解交织，且该解交织器在接收器中利用相反的解交织说明进行解交织。
对于此一目的，对于适当的目标地址(交织目标地址与解交织目标地址)，在第一交织与解交织前，是需要计算，以计算逗留该数据符号。目前，在进行第一交织或解交织程序目标地址计算于一数据块之所有数据符号前，已由此种方式完成，且储存于一交织目标地址内存或解交织目标地址内存。在包含K数据符号之一数据块中，该目标地址内存在每一例中必须包含K目标地址内存位置。因此，该目标地址内存含有完全交织与解交织信息。
此解交织方法的缺点为一大的内存位置区域必须被设定于该接收器中。对于UMTS(全球行动通讯系统)标准，其使得一数据长度为40至5114位之间，需要具5114内存位置之内存与13位地址数据宽度，以储存该解交织目标地址。
通常，数据信号的解交织是于该信道编码之后进行。在信道编码的一特别形式中，其是作为涡轮(turbo)编码，在该信道编码过程中尽早进行交织程序。涡轮编码中进行的交织，是涡轮交织。
涡轮编码是二进制，平行相连的，循环的，系统旋绕编码。特别是大数据块的传送，其包含如1000位，使用涡轮编码可比使用传统旋绕编码，达到更佳程度之错误保护。已知一涡轮编码之结构与后者的产生，是使用一涡轮编码器与一整合的涡轮交织器，其是已被详细叙述，例如于19997年P.JungStuttgart，B.G.Teubner-Verlag所著“Analyse und Entwurf digitalerMobilfunksysteme”「数字行动无线系统之分析与设计」中，附录E第343至368页。
在接收经由一传送信道(例如行动无线信道)传输的该涡轮编码数据信号时，为了涡轮编码，该涡轮交织亦需要于该接收器中被取消。此过程是为涡轮解交织，且其完成是采用整合于该涡轮译码器中的涡轮解交织器装置。
发明内容
本发明的目的是提供一种改善的解交织方法，用于块中交织的信号，特别是用于涡轮解交织。特别地，该解交织方法是具有尽可能低的一内存位置需求。
本发明的权利要求1提供可达到上述目的的特征。
因此，每一数据块可成功地解交织，其是采用首先计算解交织目标地址，仅用于该数据块的一预先决定的片段，而后进行所接收的(交织的)数据块的对应片段的解交织，以及重复此运作直到整个数据块各片段已被解交织。该内存位置需求在此解交织方式中是大幅减少，因为只有数据块片段的解交织目标地址需要被储存，而非整个数据块需要被储存。
因此，根据本发明之更精细的优点是交织的进行是根据不同的交之规格，其中产生的原则是用于计算不同的交织规格，且其中该解交织目标地址的预先计算与数据符号的该片段的参考，是自该产生的原则直接进行，而不须先计算目标地址的交织。
该产生的原则可为UMTS标准TS25.212，其定义每一数据块长度K一涡轮交织规格，于坐标的变换矩阵形式中，其包含R列与C栏。在此范例中，一数据块之每一规定的片段可具有许多nz.C连续数据符号的交之数据信号，nz为整数等于或大于1。
优选为nz＝1，其是指该数据块的涡轮解交织是于列进行。
本发明之更详细说明，是由涡轮解交织(根据UMTS标准TS 25.212)的实施例以及图标辅助说明。
附图说明
图1是一方框图，说明已知的涡轮编码器，用于产生涡轮码。
图2是一方框图，说明已知的涡轮译码器，用于译码一涡轮编码的接收信号。
图3是说明一交织排列矩阵如同片段涡轮解交织的发明原理。
图4是说明在UMTS标准中，产生一交织变换矩阵K＝3840，列中的排列状况。
图5对应于图4，说明该UMTS交织变换矩阵的产生，其中成功执行两坐标的变换用于植入列中的排列，一坐标的变换用于植入列之间的排列。
具体实施方式
图1是一方框图，说明一涡轮编码器TCOD，可被使用于一UMTS传输器中，用于产生一涡轮编码的数据信号D。其它涡轮编码器亦可被使用于本发明的范围内。
该涡轮编码器TCOD具有一涡轮交织器IL，两个一样的循环的系统旋绕编码器RSC1与RSC2(例如8-状态旋绕编码器)，两个选择的穿孔PKT1与PKT2，以及一多路复用器MUX。
该涡轮编码器TCOD的任务是在一数字输入信号X加入冗余位，以达到错误保护的目的。该输入信号包含数据符号序列，例如位。该数字输入符号X可为例如一来源编码声音或影像信号。
该涡轮编码器TCOD产生一数字输出信号D，其产生是采用多路传输该输入信号X(亦称为系统信号)，RSC1所编码的一信号Y1，以及若适当是由PKT1所穿刺，以及IL所交织与RSC2所编码的信号Y2，且若适当是采用PKT2所穿刺。
该涡轮交织器IL于块中进行该输入信号X的交织。此是指在固定的重复中，该涡轮交织器IL个别接收K数据符号(K为全部的正面的数目且作为该数据块长度)，将其逗留且已改变的序列输出。该数据符号的逗留(排列)利用的规格，其是具有相同的固定数据块长度K。
该块长度K在UMTS标准中是变化的且是位于40至5114位之间。其后有更详尽之描述，对于每一数据块长度，一特别的交织规格是规定于标准中。
而后在一载体上，以一适当的方式调整该错误保护编码的信号D，且其传输是经由一传输信道(例如一行动无线信道)。
一接收器中涡轮编码接收信号之译码的解释及说明请参阅图2中的涡轮译码器TDEC。其它设计的涡轮译码器亦为可行，且可被用以进行本发明所述之方法。
该涡轮译码器TDEC包含一第一与第二解多路复用器DMUX1与DMUX2，内存MEM，一第一与第二旋绕译码器DEC1与DEC2，一涡轮交织器IL’，一第一与第二涡轮解交织器DIL1与DIL2，以及一决定逻辑组件(门槛鉴别器)。
一均等化的数据序列^D，其是建构于该接收器中的编码数据序列D，其是采用该接收器之解条器(未显示)所提供。
图2中该涡轮译码器TEDC运作之模式是如下所简述。该第一解多路复用器DMUX1将均等的数据讯号D分割至该均等的系统数据信号X(该输入信号S之重建结构版)中，以及一均等的冗余位信号Y。后者之分割是采用该第二解多路复用器DMUX2分割至该两均等的冗余位组件信号Y1与Y2(该冗余位组件信号Y1与Y2之重建结构版)。
例如，两旋绕的译码器DEC1与DEC2可为MAP符号估计器。自该数据信号X与Y1以及一回馈信号Z开始，该第一旋绕译码器DEC1计算对数准确数据^1为LLRs形式(对数可能比率)。
该准确数据^1之交织是采用涡轮交织器IL’，且该交织的准确数据^1I被送至该第二旋绕的译码器DEC2。该涡轮交织器IL与IL’的运作模式是一样的。该第二旋绕的译码器DEC2使用该交织的准确数据^1I与该重建结构的冗余位组件信号数据Y2，其是已存在该内存MEM中，以计算一交织的回馈信号ZI与交织的第二对数准确数据^2I，且是以LLRs的形式。
该交织的回馈信号ZI之解交织是采用该第一涡轮解交织器DIL1，且产生该回馈信号Z。
该递归回路是运行数次(例如五次)。每一次通过是基于相同数据块之该数据。最后通过中的所得的该交织第二准确数据^2I之交织，是采用该第二解交织器DIL2且传送为解交织的准确数据^2，至该决定逻辑组件TL。而后，决定一数据信号E(X)，其是该输入数据X的数据符号之一连串估计值。
在该涡轮译码一数据块且输出该对应估计值E(X)序列后，下一个数据块是涡轮译码的。
一涡轮译码器运作模式之详细说明，是如P.Jung所著“Rekursive MAP-symbolschatzung”「递归的MAP符号估计」中，第353至361页中第E3.3章节中所描述，其是并于本篇作为参考文献。
请参阅图2中的该涡轮译码器TDEC，一涡轮译码包含每一回路通过一涡轮交织程序(IL’)，以及一涡轮解交织程序(DIL1)，如同一最终涡轮解交织程序(DIL2)。该两涡轮解交织程序是一样的。
该交织之具体说明可由一数学排列说明。该排列特定分配每一输出或来源地址一目标地址，以逗留一数据块之该数据符号。该来源地址是该数据块中该数据符号之原始位置，且该目标地址是该交织数据块中该逗留数据符号之位置。
本发明之基础原理可经由图3作为解释。
首先，该交织运作被确认。一数据序列形成一数据块，且包含K＝9资量符号a，b，c，e，f，g，h，i是被交织。请参阅第三图之上部，其说明一交之输入数据存储器V_iDS，以3×3内存位置矩阵代表，一交织输出数据存储器V_fDS，以3×3内存位置矩阵代表，以及3×3排列矩阵P，其组件也是储存于一内存(目标地址内存)中。
该数据序列是读取至该交织输出数据存储器V_iDS中，且储存于其中，如同图3中列方向所述。
该数据存储器V_iDS与V_fDS之内存位置，是被一一列举于列方向地址n＝1至9。该地址n是被输入至各个内存位置的右上角处。
对于储存于该内存位置与地址n中该交织输入数据存储器V_iDS中的数据符号，该排列矩阵P特指该交织输出数据存储器V_fDS中该交织目标地址V-Adr(n)。因此在交织过程中，于内存位置1储存于V_iDS中的数据符号，特别地a，是储存于该内存位置3的V_fDS中，该数据符号储存于内存位置2的V_iDS中，特别地b，是储存于内存位置7的V_fDS中，...等。该交织输出数据存储器V_fDS亦是读取出于该列方向中，其是指该交织的数据序列为g，e，a，c，h，f，b，i，d。
根据图3下方部分，该解交织进行之方式是类似交织，但有使用相反的排列矩阵(相反是关于排列的运作执行顺序)，标示为P-1。该倒反矩阵P-1是如图3所示。该倒反矩阵的组件是储存于一解交织目标地址内存中。
假设该交织器可执行多重不同的交织规格。在此范例中，目的并不在于保持倒反的交织规格备妥于多重形式的排列矩阵储存于该交织器中，而是在于假设一特别的产生原则的存在是与不同排列矩阵的辅助，可建立一个或多个产生是数(例如该数据块长度K)。如下更详细之叙述，根据UMTS标准的涡轮交织假设。
传统用的程序模式所进行之解交织如下：首先，根据该产生原则，所欲之排列矩阵P是被完全计算(其是指所有的交织目标地址)。而后，该完全计算的排列矩阵P被倒转。而后该交织的进行是采用该倒转的排列矩阵P-1的装置。
该涡轮解交织的发明程序是与习用之程序模式不同，其中仅一特定的规定片段的逆矩阵P-1，例如该解交织目标地址E-Adr(n)＝7，5，1于第一列(如虚线所示)，是被决定为n＝1，2，3。结果，其是指在决定下一个解交织目标地址之前，进行该交织数据信号之第一部分解交织。在此范例中，该该交织数据序列之前三个数据符号g，e，a，其是储存于该解交织输入数据存储器E_iDS(相当于V_fDS)于前三个内存位置，是被存写至该解交织输出数据存储器E_fDS之前三个内存位置7，5，1。结果，该逆矩阵P-1之下一个规定片段，例如第二列中该解交织目标地址3，8，6，是被计算。而后进行该存写运作。持续此程序之模式，直到该交织数据序列是被完全解交织。
换言之，既不是该排列矩阵P也不是该逆矩阵P-1被完全计算，而是仅当每一范例中该逆矩阵P-1之该矩阵组件(解交织目标地址)，其是被精确需求于被计算的该交织数据块规定片段的解交织。在此范例中，用于储存该解交织目标地址于该解交织目标地址内存中所需的小内存位置，是有利的，因为用于该处理解交织步骤中之目标地址，可于每一解交织步骤中被重复存写。在所说明的范例(亦即列的解交织范例)中，该解交织目标地址内存必须仅包含三个内存位置，而非九个。
值得注意的是使用产生原则以计算该交织排列矩阵P于规定片段的可能性，并不意谓其亦可能参考规定的片段以片段地计算该逆矩阵P-1。例如，若该排列矩阵P之第一列的该交织目标地址是被计算，则其结果值为3，7，4。这些值可被用以计算该逆矩阵P-1(以点表示)之地址1，2，3，然而其不足以解交织一规定片段的数据符号，例如储存于该内存E_iDS之第一列中的数据符号。此范例清楚说明即使当可能片段计算该排列矩阵P时，通常首先需要计算该完全的排列矩阵P，以计算该逆矩阵P-1之规定片段。
部分计算该逆矩阵P-1(解交织目标地址)的可能性，是如下列UMTS标准之范例中所述。可以明了的是此一片段计算的该逆矩阵P-1在UMTS标准中是可能的，且为本发明之一部分。
如前所述，在UMTS标准中有一产生原则，其中可产生一特定的交织规格于每一个可能的块长度K。每一交织规格是于坐标的变换形式中，介于该解交织输入数据存储器E_iDS与该解交织输出数据存储器E_fDS之间。
为了更进一步说明本发明，UMTS标准TS25.212 V3.3.0中同意的产生原则首先被在生产如下，以决定相关的坐标变换矩阵。该坐标的变换矩阵包含如图3辅助之该排列矩阵的相同信息，但与二维坐标变换(非一维目标地址规格)形式之排列规格不同。
第一步(定义变换矩阵)
1.1定义列的数目R：
R＝5，若K＝40至159位(范例1)
R＝10，若K＝160至200位或K＝481至530位(范例2)
R＝20(范例3)
1.2定义栏的数目C：
范例2，对于K＝481至530位：C＝p＝53
否则：
(i)搜寻最小的首要数目P
因此
0 (p+1)-K/R
(ii)0 p-K/R，而后至(iii)
否则：C＝p+1
(iii)若0 p-1-K/R，则：C＝p-1
否则：C＝p
1.3该输入数据被一行一行存写至一R×C输入数据存储器矩阵(坐标至V_iDS)。
第二步(列中的排列)
范例A：C＝p
(A1)自下表选择一原根g：
p g p g p g p g p G
7 3 47 5 101 2 157 5 223 3
11 2 53 2 103 5 163 2 227 2
13 2 59 2 107 2 167 5 229 6
17 3 61 2 109 6 173 2 233 3
19 2 67 2 113 3 179 2 239 7
23 5 71 7 127 3 181 2 241 7
29 2 73 5 131 2 191 19 251 6
31 3 79 3 137 3 193 5 257 3
37 2 83 2 137 2 197 2
41 6 89 3 149 2 199 3
43 3 97 5 151 6 211 2
(A2)建构一基础序列c(i)于该列中的排列，是根据：
c(i)＝[g.c(i-1)]modp，i＝1，2，..，(p-2)
                 c(0)＝1
mod是指模式运算。
(A3)搜寻最小的首要数目之套qj，j＝1，2，..，R-1，其中：
-ggT qj，p-1＝1
(ggT＝最大的共同捐赠者)
-qj＞6
-qj＞qj-1
-q0＝1
(A4)置换该套qj，该套之获得是采用排列代表pj，且排列之规格为：
PPX(j)＝qj，j＝0，1，..，R-1
PX(j)为列之间的排列，其是定义于第三步骤中。
(A5)进行第j列中的排列，j＝0，1，..，R-1，是根据：
cj(i)＝c([i.Pj]mod(p-1)，i＝0，1，2，..，(p-2)以及cj(p-1)＝0，
cj(i)为在第j列排列之后，第i个输出之该输入位之位置。
范例B：c＝p+1
(B1)作为范例A1
(B2)作为范例A2
(B3)作为范例A3
(B4)作为范例A4
(B5)进行第j列列中之排列，j＝0，1，..，R-1，是根据：
cj(i)＝c([i.Pj]mod(p-1)，i＝0，1，2，..，(p-2)以及cj(p-1)＝0，且cj(P)＝P。
(B6)若K＝CR，将CR-1(P)换为CR-1(0)，cj(i)为在第j列排列之后，第i个输出之该输入位之位置。
范例C：C＝p-1
(C1)作为范例A1
(C2)作为范例A2
(C3)作为范例A3
(C4)作为范例A4
(C5)进行第j列列中之排列，j＝0，1，..，R-1，是根据：
cj(i)＝c([i.Pj]mod(p-1)，i＝0，1，2，..，(p-2)
cj(i)为在第j列排列之后，第i个输出之该输入位之位置。
第三步骤设定(列之间的排列)
进行列之间的排列PX(j)，j＝0，1，..，R-1，X＝A，B，C或D，是根据下列设计，PX(j)为第j置换列的原始位置：
PA：19，9，14，4，0，2，5，7，12，18，10，8，13，17，3，1，16，6，15，11，R＝20
PB：19，9，14，4，0，2，5，7，12，18，16，13，17，15，3，1，6，11，8，10，R＝20
PC：9，8，7，6，5，4，3，2，1，0，R＝10
PD：4，3，2，1，0，R＝5
不同设计之使用如下所示：
块长度K PX(j)
40-159位 PD
160-200位 PC
201-480位 PA
481-530位 PC
531-2280位 PA
2281-2480位 PB
2481-3160位 PA
3161-3210位 Px
3211-5114位 PA
其中X＝A或B或C或D
图4使用范例为K＝3840，以解释该变换矩阵之结构。在此范例中，该矩阵之个别组件是以其栏列坐标(j，i)辅助而定义，且以上述标准定义坐标变换。
根据1.1点与1.2点之定义，结果是为C＝192(栏数)且R＝20(列数)。最小的首要数目是为p＝191。
范例B是由第二步骤确效。根据步骤B1，该原根g是决定为p＝191。结果为g＝19。
该基础序列c(i)是被计算于步骤B2中。该计算的值c(i)是如图4中有粗框的水平区域。
该最小首要数目之套qj，j＝0至R-1是被计算于步骤B3中。该最小首要数目是为：
1，7，11，13，17，23，29，31，37，41，43，47，53，59，61，71，73，79，83
在下列范例中步骤B5之进行是以该最小首要数目之套qj；置换该最小首要范例之设定过渡是未进行，直到后来在列之间的置换。结果，该相关的列中置换是被计算于第j列，其是利用方程式cj(i)＝c([i qj]mod(p-1))。在该交织输入数据存储器V_iDS中该数据符号上分别执行(其非此范例，因为其仅作为建构该变换矩阵)，该列中置换规格cj(i)可具有之效果，在该交织输入数据存储器V_iDS中一数据符号读取于该列/栏坐标(j，i)上，可被储存于一具列/栏坐标(j，cj(i))之「虚设的」缓冲的一内存位置。该列中置换cj(i)取决于该列指数j，其是指对于每一列皆不同。
根据步骤B5中所示之方程式，根据该规格，该列中排列可进行为一是列的执行一「内部的」列间排列
c_inj(i)＝[i qj]mod(p-1)
以及根据该规格，一「外部」列中排列
c-out(i)＝c(i)。
该内部的列间排列c_inj(i)于每一列皆不同，然而该外部列中排列c_out(i)于所有列皆为相同。
在该内部列中排列范例中，获得之有些该栏标的坐标值c_inj(i)，是被定位于该R×C变换矩阵中，如图4中所示。该最小首要数目之序列qj执行i＝1(第一栏)。
在栏i＝4中之值是于图4中的粗框中。其计算是根据方程式c_inj(4)＝[4.qj]mod190。
该值c_in3(4)＝[4.13]mod190＝52，其为该内存位置坐标i＝4，j＝3的结果。
该内部列中排列，其安置该坐标(3，4)于该坐标(3，52)上，其是图5中箭头A所指。
该外部列中排列c_out(i)是由箭头B所指示。该内部列中排列之该标的坐标(3，52)，其是该外部列中排列之输出坐标，是被安置于该外部列中排列之该标的坐标(3，86)上(因此其亦为整个列中排列的标的坐标)。
此范例之结果为：
c3(4)＝c_out(c_in3(4))＝86
该列之间排列的执行是根据第三步骤中该计画PA。由于PA(j＝3)＝4，该列中排列之该标的坐标(3，86)是被安置于该列之间排列的该标的坐标(4，86)上。该列之间的排列相当于该数据符号之转换(非实际发生)，储存于坐标(3，86)该虚设的缓冲之该内存位置，至该交织输出数据存储器V_fDS坐标(4，86)之该内存位置中。该列之间排列是如图5中箭头C所指。
该UMTT坐标安置规格造成该交织：
(j，i)-＞(Px(j)，cj(i))
该排列矩阵P之该一维交目标地址，可根据下列关是自该变换矩阵之坐标安置规格计算：
来源地址：n＝j.C＝i
交织目标地址：V-Adr(n)＝PX(j).C+cj(i)
该排列矩阵因而可根据图3上部而被计算。
该范例之结果为：
来源地址：n＝3. 192+4＝580
交织目标地址：V-Adr(579)＝4. 192+86＝854
此即该交织目标地址值854是存在于该排列矩阵P中，该地址n＝580(相当于该坐标(3，4))。
如下所叙述，根据本发明该逆矩阵P-1之第一列的该解交织目标地址可被计算，而不需要先进行该排列矩阵P的计算。
首先，决定该逆矩阵P-1之列数与栏数。此决定之进行是根据第一步骤，亦即其是与决定该排列矩阵P之列数与栏数的方式相同。
该逆矩阵P-1之坐标是为(j，i)，其是为列/栏坐标。
首先，在第三步骤中，执行该UMTS标准中定义的列之间排列的倒反安置。该倒反列之间排列PX-1(j)，j＝0，1，..，R-1是如范例X＝A，B，C或D：
P-1 A：4，15，5，14，3，6，17，7，11，1，10，19，8，12，2，18，16，13，9，0  于R＝20
P-1 B：4，15，5，14，3，6，16，7，18，1，19，17，8，11 2，13，10，12，9，0  于R＝20
P-1 C：9，8，7，6，5，4，3，2，1，0  于R＝10
P-1 D：4，3，2，1，0  于R＝5
自第三步骤中所计画选择X＝A，B，C或D的倒反列之间的排列。
该倒反列之间的排列坐标安置规格为：
(j，i)-＞(PX -1(j)，i)
在此范例中，该解交织输入数据存储器E_iDS之一内存位置的输出坐标为(j，i)。
在下一步中，该列坐标之计算是采用成功执行该外部列中排列与内部列中排列之倒反安置。
该坐标变换参考倒反外部列中排列为：
(PX -1(j)，i)-＞(PX -1(j)，c_out-1(i))
此处，c_out-1(i)＝c-1(i)是为该倒反外部列中排列。
该倒反内部列中排列是执行于最号坐标变换步骤。该对应的安置规格为：
(PX -1(j)，c_out-1(i))→(PX -1(j)，c_inPX -1 (j) -1(c_out-1(i))
而后进行该解交织目标地址E_Adr(n)之计算，其是利用下列缩写：
di＝c_inPX -1 (j) -1(c_out-1(i))
dj＝PX -1(j)
根据该方程式
E_Adr(n)＝dj.C+di
n＝j.C+i为储存于该解交织输的数据存储器E_iDS中该交织数据信号之该来源地址。
除了此解交织计画发生于P-1栏与P栏于该范例C＝p+1与p-1栏于该范例C＝p。
这些栏非该列中排列，亦即些范例中未进行外部列中排列与内部列中排列。因此，该解交织循环局限于该列之间排列的倒反。
参考解交织中栏P仅进行列之间的排列。因此，该解交织的结果为：
di＝i＝p
dj＝PX -1(j)，X＝A，B，C或D
在解交织过程中，栏p-1是为列之间的排列且而后被安置于该栏0。因此解交织的循环为：
di＝p-1于i＝0
dj＝PX -1(j)  X＝A或B或C或D
此处所进行之该解交织目标地址的计算，是根据方程式E-Adr(n)＝dj.C+di。
当进行该解交步骤时，第一步是计算该标的解交织地址E-Adr(n)于一特定片段的该解交织输入数据存储器E_iDS，例如在范例中该解交织地址n＝0，1，...，191于一特定列j。对此目的需要计算该列坐标值dj关于该列指针j，以及所有的栏坐标值di。该列j之计算的解交织目标地址E_Adr(n)是储存于该目标地址内存中。对于此目的，范例中后者仅需要192个内存位置，一般于最多256内存位置之一字长，例如13位。在含有复数个列之一数据块片段中，所设计之该目标地址内存是相对较大。
该交织数据信号之前192数据符号而后被交织，是采用这些192目标地址的装置。该循环相当于图3的程序模式。
在前192数据符号(或另一自由选择的片段交织数据块)是被解交织，下一套解交织邀的地址值E-Adr(n)是被计算，且根据该计算的解交织目标地址值，进行该数据块中第二片段之该数据符号的储存。若该解交织进行于列，则该数据块是被完全解交织，于R＝5或R＝10或R＝20改变解交织目标地址计算步骤，解交织目标地址储存步骤，该目标地址使用于重复存写的处理程序中以及数据符号再储存步骤。片段或连续解交织块中交织的一数据信号的方法，已根据UMTS标准由涡轮解交织而解释，但并不局限于这些情形，且一般可用作为一解交织程序块中交织的数据信号。

Claims (6)

1.一种用于根据一规定的交织规格而解交织块中交织的一数据信号的方法，一数据块包含K数据符号，其特征在于：
解交织目标地址(E-Adr(n)的计算系参考一数据块的该K数据符号的一第一规定片段，以被解交织，且被储存于一目标地址内存中；
该数据符号片段的解交织是根据储存于该目标地址内存中的该解交织目标地址；
下一步计算新的解交织目标地址于此数据块的K数据符号的下一规定片段，以被解交织且被储存于该目标地址内存中；
该数据符号下一片段的解交织是根据储存于该目标地址内存中的该新的解交织目标地址；以及
整个数据块以此种方式被片段地解交织。
2.如权科要求1所述的方法，其特征在于：在该下一步骤中所计算的解交织目标地址，是与先前储存于该目标地址内存中该解交织目标地址的覆写而储存。
3.如权利要求1或2所述的方法，其特征在于：根据多个不同的交织规格进行该交织；
规定一产生原则，以计算该不同的交织规格；以及
参考该片段数据符号的该解交织目标地址的预先计算，是直接自该产生原则进行，而没有该目标地址供该交织的先前计算。
4.如权利要求3所述的方法，其特征在于：该解交织是一涡轮解交织，是指一数据信号的解交织是以一涡轮解交织器的辅助而交织。
5.如权利要求3所述的方法，其特征在于：
该规定的产生原则系UMTS标准TS 25.212，其为定义每一数据块长度K，一交织规格于一坐标变换矩阵的形式中，其包含R列与C栏；以及
每一规定的片段具有许多该交织信号之nz.C连续数据符号，nz为整数等于或大于1。
6.如权利要求5所述的方法，其特征在于：nz＝1。
CN01816716.0A 2000-10-02 2001-09-25 片段式解交织 Pending CN1582555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10048872.2 2000-10-02
DE10048872A DE10048872A1 (de) 2000-10-02 2000-10-02 Abschnittsweise Entschachtelung

Publications (1)

Publication Number Publication Date
CN1582555A true CN1582555A (zh) 2005-02-16

Family

ID=7658494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01816716.0A Pending CN1582555A (zh) 2000-10-02 2001-09-25 片段式解交织

Country Status (6)

Country Link
US (1) US7013412B2 (zh)
EP (1) EP1323269A2 (zh)
JP (1) JP2004511179A (zh)
CN (1) CN1582555A (zh)
DE (1) DE10048872A1 (zh)
WO (1) WO2002030073A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436160B (zh) * 2007-11-16 2011-05-11 瑞昱半导体股份有限公司 解交叉单元的数据存取方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202090B4 (de) * 2002-01-21 2010-08-12 Infineon Technologies Ag Elektronische Sender-Empfänger-Vorrichtung
WO2004030226A1 (en) * 2002-09-25 2004-04-08 Koninklijke Philips Electronics N.V. Method of calculating an intra-row permutation pattern for an interleaver
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
CN101218747B (zh) * 2005-05-04 2012-09-05 诺基亚公司 提供增强信道交织的方法和装置
US8291291B1 (en) * 2008-11-13 2012-10-16 Altera Corporation Data resequencing
US8189408B2 (en) * 2009-11-17 2012-05-29 Freescale Semiconductor, Inc. Memory device having shifting capability and method thereof
US9065485B1 (en) 2011-01-05 2015-06-23 Altera Corporation Method and apparatus for interleaving using stored initial value
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
US9539109B2 (en) 2011-09-16 2017-01-10 Globus Medical, Inc. Low profile plate
CN104917587B (zh) * 2014-03-13 2018-08-14 钜泉光电科技(上海)股份有限公司 通信设备中的数据块交织和解交织方法及其装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264624B1 (ko) * 1993-12-29 2000-09-01 비트쿠스 리차드 에프. 가변 사이즈 데이타 성좌용 데이타 프레임 포맷
US5659580A (en) * 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
FR2730370B1 (fr) * 1995-02-07 1997-04-25 France Telecom Dispositif de reception de signaux numeriques a structure iterative, module et procede correspondants
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
WO1999007076A2 (en) * 1997-07-30 1999-02-11 Samsung Electronics Co., Ltd. Adaptive channel encoding method and device
KR100330980B1 (ko) * 1997-11-10 2002-04-01 다치카와 게이지 인터리빙 방법, 인터리빙 장치 및 인터리빙 패턴 생성 프로그램이 기록된 기록 매체
DE19846721B4 (de) * 1998-10-12 2009-09-10 Ipcom Gmbh & Co. Kg Verfahren zur Kodierung und Dekodierung und Vorrichtung zum Kodieren oder Dekodieren
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436160B (zh) * 2007-11-16 2011-05-11 瑞昱半导体股份有限公司 解交叉单元的数据存取方法

Also Published As

Publication number Publication date
EP1323269A2 (de) 2003-07-02
WO2002030073A2 (de) 2002-04-11
US7013412B2 (en) 2006-03-14
WO2002030073A3 (de) 2002-07-18
JP2004511179A (ja) 2004-04-08
US20030221157A1 (en) 2003-11-27
DE10048872A1 (de) 2002-04-25

Similar Documents

Publication Publication Date Title
CN1113295C (zh) 错误校正编码方法及其设备
CN1256812C (zh) 透平编码器和信道编码方法
CN1171391C (zh) 交错方法、交错装置、涡轮编码方法以及涡轮编码装置
CN1136660C (zh) 串行链接卷积码编码器及其中的交错器和交错方法
CN1310458C (zh) 对存在码间干扰并在多路发送和接收中进行按位交织编码的数字数据流进行编码/解码的方法及相应系统
CN1136663C (zh) 用于通信系统的交织/解交织设备和方法
CN1315264C (zh) 解码装置及解码方法
CN1274101C (zh) Hsdpa移动通信系统中符号映射的交织装置和方法
CN1324811C (zh) 通信系统中的交织器和交织方法
CN1838542A (zh) 解码设备和方法以及程序
CN1618175A (zh) 用于对数据比特并行编码的方法和装置
CN1697359A (zh) 用于发送和接收数据的系统、装置和方法
CN1836394A (zh) 在移动通信系统中编码/解码块低密度奇偶校验码的装置和方法
CN1582555A (zh) 片段式解交织
CN1179488C (zh) 包括结合正交调幅的穿孔乘积码的数字传输系统与方法
CN1496049A (zh) 通信系统的信道编码方法
CN1182909A (zh) 算术设备
CN1276588C (zh) 在通信系统中生成代码的设备和方法
CN1173480C (zh) 维特比解码器和传输设备
CN1685621A (zh) 用于解交织通信设备中的交织数据流的方法和装置
CN1151677C (zh) 级联纠错编码器
CN1491486A (zh) 用于解码纠错码的方法和设备
CN1968024A (zh) 一种卷积码译码方法
CN1227820C (zh) 优化的增强解码器
CN1493110A (zh) 特播解码器、特播解码方法以及存储该方法的存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication