CN1274101C - Hsdpa移动通信系统中符号映射的交织装置和方法 - Google Patents

Hsdpa移动通信系统中符号映射的交织装置和方法 Download PDF

Info

Publication number
CN1274101C
CN1274101C CNB02159600XA CN02159600A CN1274101C CN 1274101 C CN1274101 C CN 1274101C CN B02159600X A CNB02159600X A CN B02159600XA CN 02159600 A CN02159600 A CN 02159600A CN 1274101 C CN1274101 C CN 1274101C
Authority
CN
China
Prior art keywords
bit
zone
coded
row
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB02159600XA
Other languages
English (en)
Other versions
CN1433178A (zh
Inventor
金宪基
崔镇圭
尹在升
金鲁善
李焌诚
文庸石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36751711&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1274101(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1433178A publication Critical patent/CN1433178A/zh
Application granted granted Critical
Publication of CN1274101C publication Critical patent/CN1274101C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0098—Unequal error protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种交织器，根据具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把包括在其中的缓冲器的区域分成第一写区域和第二写区域，在第一写区域中，按行方向从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，在第二写区域中，按行方向从列中的第一列到最后一列，顺序写入具有较低优先级的编码比特流，根据给定规则，置换缓冲器区域中的列。多路复用器把缓冲器区域中的行分成具有相同尺寸的第一读区域和第二读区域，并从第一读区域和第二读区域中，交替读取基于规定调制技术而确定的数的多个比特，以此方式，在第一读区域和第二读区域的每个的行中，按列方向从第一行到最后一行顺序读取比特并多路复用读取的编码比特。

Description

HSDPA移动通信系统中符号映射的交织装置和方法
技术领域
本发明一般涉及在CDMA移动通信系统中的一种数据发送/接收装置和方法，并且特别地，涉及用于改善传输数据比特可靠性的一种数据发送/接收装置和方法。
背景技术
事实上，在一个通信系统中，不可能接收一个发射信号而没有任何失真和噪声。特别地，一个通过无线网络发送和接收信号的移动通信系统，与通过有线网发送和接收信号的通信系统相比较，是更容易受失真和噪声的影响。
因此，已经提出了用于最小化失真和噪声的影响的各种技术，并且差错控制编码技术是提出的典型技术之一，用于差错控制编码技术的码被分类成非存储码和存储码。非存储码包括线性块码，和存储码包括卷积码和Turbo码，用于产生这种码的装置被定义为“信道编码器”，并且按照已用的差错控制编码技术，它的输出分成系统比特和奇偶校验比特。Turbo码典型用于差错控制编码技术，用于单独输出的系统比特和奇偶校验比特。当然，除Turbo码外，系统卷积码是卷积码的一种，用于单独输出系统比特和奇偶校验比特。这里，系统比特意味着将被发送的实际信号，并且奇偶校验比特是被增加的信号，以便纠正在解码期间，系统比特可能的传输差错。然而，即使在差错控制编码信号的情况下，如果在系统比特或奇偶校验比特中发生一个突发差错，去纠正突发差错是不容易的。当信号通过衰落信道传递时，此现象频繁地发生，并且交织技术典型地用于防止这种现象。
这种交织技术被用于更有效地克服突发差错，通过将有缺陷的部分分散到几个位置中，而非在一个特定位置集中有缺陷的部分。
在数字调制器中，交织信号经受符号映射，这里，如果调制器的级增加，包括在一个符号中的比特数目也增加。特别地，在16QAM(有关16的正交调幅)以上的高-级调制技术的情况下，一个符号包括4个或更多的信息比特，并且该信息比特可按照他们的可靠性被分类，这里，对于可靠性，在发射机调制一个符号的过程中，表示在X/Y轴上的如左/右象限或上/下象限的宏区域中的两个比特的符号具有“高可靠性”，而表示在微区域中的两个比特的符号具有“低可靠性”。
图1示意性示例了在“HSDPA”(高速下行链路分组接入)移动通信系统中发射机的结构，如示例，该发射机包括一个信道编码器、一个交织器和一个调制器。
参考图1，在CRC发生器110中被加入CRC(循环冗余校验)比特，或差错检测数据的输入信息比特被提供给信道编码器120，并且信道编码器120通过一个预定的编码过程，编码该加入CRC的输入信息比特，并输出编码比特，也就是系统比特S和奇偶校验比特P。信道编码器120至少具有一个码率以便编码信息比特。该码率可以是1/2或3/4。另外，当信道编码器120基于R＝1/3或1/5的模式码率通过符号收缩(puncturing)或符号重复而支持多个码率时，需要从可支持的码率中选择一个特定码率的操作。在图1中，例如，信道编码器120在控制器160的控制之下确定码率。编码比特在率匹配器130中经过率匹配。通常，当传送信道经过多路复用或信道编码器120的输出符号在数目上与经过空中传送的符号不一致时，通过对编码比特进行重复和/或收缩而执行率匹配。率匹配器130的收缩或重复功能与调节信道编码器120的编码速率而执行的收缩或重复功能一致，可统一这些功能。即，信道编码器120和率匹配器130能被集成在一个方块中，但是，为了方便，在图1中他们被分别示例。通过率匹配器130进行率匹配后的编码比特在交织器140中经过交织。在发射期间，交织操作被执行以在即使数据丢失的情况下，最小化数据丢失。交织后的编码比特在调制器150中，按照QPSK(四相相移健控)、8PSK(8-ary相移健控)、16QAM(16-ary正交调幅)，或64QAM调制技术进行符号映射。控制器160按照无线电信道的当前状态，控制信道编码器120的编码操作和调制器150的调制技术。在“HSDPA”移动通信系统中，为了按照无线电环境而自适应地选择调制技术QPSK、8PSK、16QAM和64QAM中的一个，控制器160使用AMCS(自适应调制和编码方案)。
尽管在图中没有示例，CDMA移动通信系统用WALSH码W和PN(伪噪声)正交码(PN)扩展传输数据，以便相应的UE(用户设备)或移动端能识别发射数据的信道，和发射数据的节点B或基站。
在上述发射机结构中，理所当然的是，从信道编码器120输出的系统比特和奇偶校验比特具有不同的优先级。换句话说，在一定速率的发射数据中发生差错的情况下，当在奇偶校验比特中发生差错时，比当在系统比特中发生差错时，在接收机中能更正确地解码发射数据。理由是因为，如上所述，系统比特是实际的数据比特，而奇偶校验比特被加入以在解码期间校正发射差错的比特。为此，符号映射(SMP)技术被提出，并且在2001年4月4日由申请人提交的韩国专利申请号2001-17925中公开了该SMP技术，这里结合内容参考。
该SMP技术是一种用于通过减少具有比奇偶校验比特更高的优先级的系统比特的差错概率而增加系统性能的技术。也就是，该SMP技术使调制器150能够在基于预定调制技术的符号映射期间，把高优先级的系统比特映射到构成一个符号的比特中具有高可靠性的比特，并且把具有低优先级的奇偶校验比特映射到具有低可靠性的比特。因此，在传统移动通信系统的发射机中，需要改进不管他们的优先级而交织编码比特的交织器140。也就是，为了应用该SMP技术，必须改进交织器140，以便它能分别地交织系统比特和奇偶校验比特。
发明内容
因此，本发明的目的是提供一种方法，用于在实现SMP技术的交织器中，用一个现有的算法减少复杂性并确保兼容性。
本发明的另一目的是提供一种数据发送/接收装置和方法，用于通过实现根据优先级不同地映射可靠性的SMP技术而改进移动通信系统的性能。
本发明的另一个目的是提供一种方法，用于在移动通信系统中，有效地实现SMP。
本发明的另一个目的是提供一种用于移动通信系统中的交织器的算法。
本发明的另一个目的是提供一种用于在移动通信系统中实现SMP的装置。
本发明的另一个目的是提供一种装置和方法，用于在实现SMP中减少复杂性。
为达到上述和其它目的，本发明提供一种用于实现SMP的新方法，与现有的交织算法相比，最小化增加复杂性和算法的较小改变。此外，本发明建议一个条件以便本方法能被应用。
按照本发明第一方面，本发明提供一种方法，用于交织在移动通信系统的发射机中在规定的码率编码的比特，所述发射机包括一个缓冲器，该缓冲器具有一个由多个行和列组成的区域，用于写入编码的比特。该方法包括：按照编码比特中具有高优先级的编码比特与具有低优先级的编码比特的比率，把缓冲器的区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，以及在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有低优先级的编码比特流；按照给定的规则置换缓冲器区域中的列；将缓冲器区域中的行分成有相同尺寸的第一读取区域和第二读取区域；并且从第一读取区域和第二读取区域交替地读取与基于规定的调制技术而确定的数一样多的多个比特，以这样的方式，在第一读取区域和第二读取区域的每个行中，从第一行到最后一行，按列方向顺序地读取比特。
按照本发明的第二方面，本发明提供了一种方法，用于交织在移动通信系统的发射机中在规定码率编码的编码比特，所述发射机包括一个缓冲器，该缓冲器具有由多个行和列组成的一个区域，用于写编码比特。该方法包括：按照编码比特中具有高优先级的编码比特与具有低优先级的编码比特的比率，把缓冲器的所述区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写具有高优先级的编码比特流，以及在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写具有低优先级的编码比特流；按照给定的规则置换缓冲器区域中的列；将缓冲器区域中的行分成有相同尺寸的第一读取区域和第二读取区域；在第一读取区域和第二读取区域间，置换第一读取区域和第二读取区域的每个的行中的基于规定的调制技术确定的数一样多的多个行；并且按列方向，从第一行到最后一行，顺序地读取由第一读取区域和第二读取区域组成的整个缓冲器区域中的行。
按照本发明的第三方面，本发明提供了一种方法，用于交织在移动通信系统的发射机中在规定码率上编码的编码比特，所述发射机包括一个缓冲器，该缓冲器有一个由多个行和列组成的区域，用于写编码比特。这种方法包括：按照在编码比特中具有高优先级的编码比特与具有低优先级的编码比特的比率，把缓冲器区域分成第一写区域和第二写区域；在第一写区域的列中，以行方向，从第一列到最后一列，顺序地写入具有高优先级的编码比特流，并在第二写区域的列中，按行方向，从最后一列到第一列，写具有低优先级的编码比特流，以这种方式，在第二写区域中，按从最后一行到第一行的反方向写入编码比特流；按照给定的规则，置换缓冲器区域中的列；将缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域；并且交替地从第一读取区域和第二读取区域，读取与基于规定的调制技术而确定的数一样多的多个比特，以这样一种方式，在第一读取区域和第二读取区域的每一个的行中，按列方向从第一行到最后一行顺序地读取比特。
按照本发明的第四方面，本发明提供了一种方法，用于交织在移动通信系统的发射机中在规定的码率上编码的编码比特，所述发射机包括一个缓冲器，该缓冲器具有一个由多个行和列组成的区域，用于写编码比特。这种方法包括：按照编码比特中，具有高优先级的编码比特与具有低优先级的编码比特的比率，把缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，并在第二写区域中，按行方向，从列中的最后一列到第一列，写具有低优先级的编码比特流，以这样一种方式，在第二写区域中，按从最后一行到第一行的反方向写编码比特流；按照给定的规则，置换缓冲器区域中的列；将缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域；第一读取区域和第二读取区域间，在第一读取区域和第二读取区域的每个的行中，置换基于规定的调制技术而确定的数一样多的多行；并且按列方向，从第一行到最后一行，顺序地读取由第一读取区域和第二读取区域组成的整个缓冲器区域中的行。
按照本发明的第五方面，本发明提供一种方法，用于交织在移动通信系统的发射机中在规定码速率上编码的比特，所述发射机包括两个缓冲器，每个缓冲器具有一个由多个行和列组成的区域，用于写编码比特。这种方法包括：在第一缓冲器中，写入编码比特中具有高优先级的编码比特，和在第二缓冲器中，写入具有低优先级的编码比特，以这样一种方式，在第一缓冲器的写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，和在第二缓冲器的写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有低优先级的编码比特流；按照给定的规则，置换第一缓冲器和第二缓冲器的写区域中的列；并且交替地从第一缓冲器的写区域和第二缓冲器写区域，读取与基于规定的调制技术而确定的数一样多的多个比特，以这样一种方式，第一缓冲器和第二缓冲器的每个中的写区域的行中，按列方向，从第一行到最后一行，顺序地读取比特。
按照本发明的第六方面，本发明提供一种装置，用于交织在移动通信系统的发射机中在规定码率上编码的编码比特，所述发射机包括：编码器，用于将发射数据编码为规定码率上的编码比特，该编码比特包括具有高优先级的编码比特和具有低优先级的编码比特；以及缓冲器，具有一个由多个行和列组成的区域，用于写编码比特。该装置包括一个交织器，用于根据具有高优先级的编码比特与具有低优先级的编码比特的比率，将其中包括的缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，和在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有低优先级的编码比特流；根据给定的规则，置换缓冲器区域中的列。此外，该装置包括多路复用器，用于把缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域，并且交替地从第一读取区域和第二读取区域，读取与基于规定的调制技术而确定的数一样多的多个比特，以这样一种方式，从第一读取区域和第二读取区域的每一个的行中，按列方向，从第一行到最后一行，顺序地读取比特，并且多路复用读取的编码比特。
按照本发明第七方面，本发明提供一种装置，用于交织在移动通信系统的发射机中在规定码率上编码的编码比特，所述发射机包括：编码器，用于将发射数据编码成在规定码率的编码比特，该编码比特包括具有高优先级的编码比特和具有低优先级的编码比特；以及缓冲器，具有由多个行和列组成的区域，用于写编码比特。该装置包括一个交织器，用于根据具有高优先级的编码比特与具有低优先级的编码比特的比率，把缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，和在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有低优先级的编码比特流；根据给定规则，置换缓冲器区域中的列；把缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域；以及在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换与基于规定的调制技术而确定的数一样多的多个比特。
按照本发明的第八方面，本发明提供一种装置，用于交织在移动通信系统的发射机中在规定码率编码的编码比特，所述发射机包括：编码器，用于将发射数据编码成规定码率的编码比特，该编码比特包括具有高优先级的编码比特和具有低优先级的编码比特；以及缓冲器，具有由多个行和列组成的一个区域，用于写编码比特。所述装置包括一个交织器，用于根据具有高优先级的编码比特与具有低优先级的比特的比率，把缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，和在第二写区域中，按行方向，从列中的最后一列到第一列，顺序地写入具有低优先级的编码比特流，以这样的方式，在第二写区域中，从最后一行到第一行，按反方向写入编码比特流；以及根据给定的规则，置换缓冲器区域中的列。此外，该装置包括一个多路复用器，用于把缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域，并且交替地从第一读取区域和第二读取区域中，读取与基于规定的调制技术而确定的数一样多的多个比特，并在第一读取区域和第二读取区域中的行中，从第一行到最后一行，按列方向顺序地读取编码比特，并且多路复用读取的编码比特。
按照本发明第九方面，本发明提供一种装置，用于交织在移动通信系统的发射机中在规定码率编码的编码比特，所述发射机包括：编码器，用于将发射数据编码成在规定码率的编码比特，该编码比特包括具有高优先级的编码比特和具有低优先级的编码比特；以及缓冲器，具有一个由多个行和列组成的区域，用于写编码比特。该装置包括一个交织器，用于根据具有高优先级的编码比特与具有低优先级的编码比特的比率，将缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流，和在第二写区域中，按行方向，从最后一列到第一列，写入具有低优先级的编码比特流，以这样一种方式，在第二写区域中，按从最后一行到第一行的反方向入写编码比特流；根据给定的规则，置换缓冲器区域中的列；将缓冲器区域中的行分成具有相同尺寸的第一读取区域和第二读取区域；并且在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换与基于规定的调制技术而确定的数一样多的多个比特。
按照本发明的第十方面，本发明提供一种装置，用于交织移动通信系统的发射机中在规定码率编码的编码比特，所述发射机包括：编码器，用于将发射数据编码成在规定码率的编码比特，该编码比特包括具有高优先级的编码比特和具有低优先级的编码比特；以及缓冲器，具有一个由多个行和列组成的区域，用于写编码比特。该装置包括一个交织器，包括：第一缓冲器，用于在其写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有高优先级的编码比特流；以及第二缓冲器，用于在其写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有低优先级的编码比特流，所述交织器根据给定的规则，置换第一缓冲器和第二缓冲器中写区域的列；以及多路复用器，用于交替地从第一缓冲器的写区域和第二缓冲器的写区域，读取与基于规定的调制技术而确定的数一样多的多个比特，以这样一种方式，从第一缓冲器和第二缓冲器的每一个中的写区域的行中，从第一行到最后一行，按列方向顺序地读取比特，并且多路复用读取的编码比特。
按照本发明的第十一方面，本发明提供了一种方法，用于去交织通过移动通信系统的接收器中规定的解调技术而解调的编码比特，该接收机包括：缓冲器，该缓冲器具有一个由多个行和列组成的区域，用于写编码比特。该方法包括：在规定周期多路分解编码比特；把缓冲器的使用区分成具有相同尺寸的第一写区域和第二写区域；顺序地把一个多路分解输出写到第一写区域中，和顺序地把另一个多路分解输出写到第二写区域中；根据编码比特中具有高优先级的编码比特与具有低优先级的编码比特的比率，把使用区分成第一读取区域和第二读取区域；以及根据具有高优先级的编码比特与具有低优先级的编码比特的比率，从第一读取区域和第二读取区域读取编码比特。
按照本发明的第十二方面，本发明提供了一种装置，用于去交织通过移动通信系统的接收器中的规定解调技术而解调的编码比特，所述接收机包括：缓冲器，该缓冲器具有一个由多个行和列组成的区域，用于写编码比特。这种装置包括一个去交织器，用于把缓冲器的使用区分成具有相同尺寸的第一写区域和第二写区域；顺序地把一个多路分解输出写到第一写区域中，和顺序地把另一个多路分解输出写到第二写区域中；根据编码比特中具有高优先级的编码比特与具有低优先级的编码比特的比率，把使用区分成第一读取区域和第二读取区域；根据具有高优先级的编码比特与具有低优先级的编码比特的比率，从第一读取区域和第二读取区域中，读取编码比特，并去交织读取的编码比特。
附图说明
从下面结合附图的详细描述中，本发明的上述和其它目的、优点和特点将变得更加显而易见，其中：
图1是一个方框图，示例了按照现有技术的高速分组传输系统的结构；
图2是一个方框图，示例了按照本发明的一个实施例，用于按照优先级不同地映射可靠性的支持SMP的高速分组传输系统的结构；
图3是一个方框图，示例了按照本发明的一个实施例，用于在1/2码率的情况下，将应用到两个具有足够尺寸的物理分离的交织缓冲器的系统比特和奇偶校验比特，映射到16QAM或64QAM-调制符号的处理；
图4是一个方框图，示例了按照本发明的一个实施例，用于在3/4码率的情况下，将应用到两个具有足够尺寸的物理分离的交织缓冲器的系统比特和奇偶校验比特，映射到16QAM或64QAM-调制符号的处理；
图5是一个方框图，示例了按照本发明的一个实施例，用于在3/4码率的情况下，将应用到两个具有最小尺寸的物理分离的交织缓冲器的系统比特和奇偶校验比特，映射到16QAM或64QAM-调制符号的处理；
图6是一个流程图，示例了按照本发明的一个实施例，通过物理分离交织器而应用SMP技术的处理；
图7是一个方框图，示例了按照本发明的第一实施例的发射机的结构；
图8A和8B，示例了按照本发明的第一实施例，用于1/2码率的写处理的例子；
图9A和9B，示例了按照本发明的第一实施例，用于3/4码率的写处理的例子；
图10A至10D，示例了按照本发明的第一实施例，使用伪比特用于3/4码率的写处理的例子；
图11A和11B，示例了按照本发明的第一实施例，读取编码比特的处理的例子；
图12是一个流程图，示例了按照本发明的第一实施例，通过逻辑分离交织器而应用SMP技术的处理；
图13是一个方框图，示例了按照本发明的第二实施例的发射机的结构；
图14A和14B，示例了按照本发明的第二实施例的写处理的例子；
图15A和15B，示例了按照本发明的第二实施例的读取处理过程的例子；
图16是一个流程图，示例了按照本发明的第二实施例，通过逻辑分离交织器而应用SMP技术的处理过程；
图17是一个方框图，示例了相应于按照本发明的第一实施例的发射机的接收机的结构；
图18是一个方框图，示例了相应于按照本发明的第二实施例的发射机的接收机的结构；和
图19是一个流程图，示例了按照本发明的一个实施例的接收机的操作。
具体实施方式
下面将参照附图在这里描述本发明的一个优选实施例。在接下来描述中，在细节中不会描述已知的功能和构造，因为它们在不必要的细节中将混淆本发明。
本发明提供了一个为应用SMP技术而需要的交织器的例子。一般地，在一个移动通信系统中，映射到每个符号的系统比特的量(数目)和奇偶校验比特的数目，根据码率和调制技术是不同的。因此，为了根据上述条件调整系统比特和奇偶校验比特的数目，调制器的输入必须以一个适当的模式形成。即，用于应用SMP技术的交织器必须被改进，以便它能分别地交织系统比特和奇偶校验比特。根据给定的条件，有几种用于实现这样一个在调制器前面的交织器的方法。
用于改进交织器的方法能被分成一个用于物理分离交织器的方法和另一个用于逻辑分离交织器的方法。所述物理分离方法将交织器分离成用于交织具有高优先级的编码比特的交织器，和用于交织具有低优先级的编码比特的交织器。逻辑分离方法将包括在交织器中的缓冲器的存储区域分离为用于存储具有高优先级的编码比特的区域，和用于存储具有低优先级的编码比特的区域。
1、物理分离方法
图2示例了应用SMP技术的高速分组传输系统的一种结构，使用了两个物理分离的交织器。图2的结构包括两个物理-分离的交织器，系统比特S和奇偶校验比特P通过不同的交织器被交织。为此目的，交织块包括：一个分配器240，两个交织器250和260、和一个并串(P/S)转换器270。
参考图2，分配器240适当地将输入编码比特分配给两个交织器250和260，例如，分配器240将编码比特中具有高优先级的编码比特分配给第一交织器250，并将具有低优先级的编码比特分配给第二交织器260。另外，如果用于编码的码率是非对称的，分配器240可以根据编码比特的优先级和码率，统一地分配编码比特给第一交织器250和第二交织器260。同时，第一交织器250和第二交织器260分别地交织从分配器240分配的编码比特，并且提供并行的交织后编码比特到P/S转换器270。P/S转换器270根据码率和调制技术，把并行提供的交织编码比特转换成以适当比特流形式的串行数据。所以，在控制器控制下，P/S转换器270应当能够按照码率和调制技术，选择两个串行输入一个可变的周期。
同时，图3到图5，示例了使用两个物理-分离的交织器应用SMP技术的举例。
参照图3，在码率是1/2，并且系统(S)比特和奇偶校验(P)比特被适当地分配给两个交织器250和260的情况下，通过调制器280，分别地将系统比特和奇偶校验比特映射到每个符号的具有高可靠性的H位置和具有低可靠性的L位置，这里，分配器240是可选的，并且P/S转换器270仅用作多路复用器(MUX)。
参照图4，在码率是3/4，并且两个交织器250和260足够地接收系统比特和奇偶校验比特的情况下，结合图3所述的调制器280的输出模式能成为最佳。同样，图4中的分配器240也是可选的。如图4所示，由于对于64QAM需要两个模式，P/S转换器270必须根据调制级控制它的操作。例如，P/S转换器270对于一个初始符号，每5个系统比特输出1个奇偶校验比特，并且对于下一符号，4个系统比特输出2个奇偶校验比特。对于对调制技术和码率正确的操作，P/S转换器270扮演一个重要角色。
参照图5，在第一缓冲器250的尺寸小于系统比特的总数目的情况下，第二缓冲器260必须接收超出数目的系统比特。如所示，在16QAM的情况下，没有输出模式违反SMP的一般观念。然而，在64QAM的情况下，形成一些模式，于是系统比特可被映射到比奇偶校验比特具有更高可靠性的比特位置。理由是因为第二缓冲器260的输入比特被随机交织后，P/S转换器270不能区别存储在第二缓冲器260中的系统比特和奇偶校验比特。
从图3到图5可以明白，如果缓冲器的尺寸(缓冲器尺寸＝系统比特的数目+奇偶校验比特的数目)被最小化，不能最佳映射用于64QAM的符号模式。换句话说，在交织缓冲器被物理分离的情况下，如果应用64QAM的高-级调制技术，为了创造最佳的映射模式，需要充分增加所有码率的两个缓冲器的尺寸。然而，在低于16QAM的调制级的调制技术情况下，即使缓冲器的尺寸被最小化，也能产生最佳映射模式。
在这里，本发明提供了一种方法，如结合图5所述，用于在使用低于16QAM的调制级的调制技术的情况下，最小化缓冲器的尺寸，以便最小化硬件复杂性。另外，本发明提供一种方法，用于修改现有的3GPP Rel99交织算法。
图6是一个流程图，示例依据本发明的一个实施例的方法，用于使用物理-分离的交织器应用SMP技术。下面将参考图6，描述用于使用物理-分离的交织器应用SMP技术的方法。
参考图6，使用一个具有列间置换(或列置换)函数的块交织器进行交织，该交织器接收up，1，up，2，up，3，...up，U(步骤612)。这里，p代表物理信道的数目，和U代表一个物理信道的每帧的比特数目。
(1)首先，列的总数C2被设置为30(步骤614)。列从左到右被分配列号0，1，2，...，C2-1。
(2)确定指示矩阵的行，满足U≤R2×C2的条件的最小整数R2。矩阵行从顶到底被分配行号0，1，2，...，R2-1(步骤616)。
(3)根据公式(1)，在R2×C2的矩形矩阵中，开始从第0行和第0列的位置yp，1，逐行输入up，1，up，2，up，3，...up，U，(步骤618)
公式(1)
y p , 1 y p , 2 y p , 3 · · · y p , C 2 y p , ( C 2 + 1 ) y p , ( C 2 + 2 ) y p , ( C 2 + 3 ) · · · y p , ( 2 × C 2 ) · · · · · · · · · · · · · · · · · · · · · y p , ( ( R 2 - 1 ) × C 2 + 1 ) y p , ( ( R 2 - 1 ) × C 2 + 2 ) y p , ( ( R 2 - 1 ) × C 2 + 3 ) · · · y p , ( R 2 × C 2 )
这里，对于k＝1，2，...，U，yp，k＝up，k。如果R2×C2＞U(步骤620)，那么yp，k＝0或1(对于k＝U+1，U+2，...，R2×C2)的伪比特被插入(步骤622)。该伪比特在被列置换(步骤624)后被删除(步骤626)
(4)按照一个规则执行列置换(步骤624)后，结果比特yp，k ′被表示如
公式(2)
y ′ p , 1 y ′ p , ( R 2 + 1 ) y ′ p , ( 2 × R 2 + 1 ) · · · y ′ p , ( ( C 2 - 1 ) × R 2 + 1 ) y ′ p , 2 y ′ p ( R 2 + 2 ) y ′ p , ( 2 × R 2 + 2 ) · · · y ′ p , ( ( C 2 - 2 ) × R 2 + 2 ) · · · · · · · · · · · · · · · · · · · · · y ′ p , R 2 y ′ p , ( 2 × R 2 ) y ′ p , ( 3 × R 2 ) · · · y ′ p , ( ( C 2 × R 2 ) )
(5)块交织器的输出从列-置换的矩阵R2×C2逐列读取(步骤628)，通过vp，1.，vp，2，vp，3....vp，U表示输出。
然而，在通常的SMP技术中，由于两个交织器被物理分离，需要用于适当地分配数目根据码率可变的系统比特和奇偶校验比特到两个交织器的分配器。如果不提供分配器，每个交织器必须具有一个缓冲器，能够存储整个输入编码比特。理由是因为在一个支持HARQ(混合自动重发请求)技术的高速分组传输系统中，当要求时在重发过程中，仅可以发送系统比特或奇偶校验比特。
同时，在两个交织器被物理分离的情况下，为了将来自两个分离的交织器中的每一个的输出转换为一个比特流，需要一个由来自外部设备的控制信号控制的串-并(S/P)转换器。
2、逻辑分离方法的第一实施例
现在，将描述通过逻辑分离包括在一个交织器中的缓冲器来实现SMP技术的第一实施例。
2.1依据第一实施例的发射机的结构
图7示例了依据本发明的第一实施例，通过逻辑分离包括在一个交织器中的缓冲器来实现SMP技术的发射机的结构。
参考图7，一个交织器710包括有一个具有规定区域的缓冲器。该缓冲器的规定区域意味由从编码器(未示出)接收的编码比特总数确定的部分区域。在下文中，由编码比特的总数确定的规定区域将被定义为“使用区”(或使用中的区域)。交织器710根据构成编码比特的具有第一优先级的比特(在下文中，称为“系统比特”)与具有第二优先级的比特(在下文中，称为“奇偶校验比特”)的比率，将确定的使用区分成两个虚拟写区域，第一写区域和第二写区域。这里，根据编码器所使用的码率，确定系统比特与奇偶校验比特的比率。例如，如果码率是1/2，使用区被均等地分成两个具有相同尺寸的虚拟写区域，且两个区域中的一个被定义为第一写区域和另一个区域被定义为第二写区域。图8A和8B示例了交织器710的一个例子，其中第一写区域和第二写区域在尺寸上相同。然而，如果码率是3/4，使用区被均等地分成四个具有相同尺寸的写区域，并且该四个区域的三个被定义为第一写区域，剩余的一个区域被定义为第二写区域。图9A和9B示例了交织器710的一个例子，其中第一写区域和第二写区域在尺寸上是不对称的。假定在图7中，对于编码率1/2，交织器710把使用区同等地分成第一写区域和第二写区域。
一旦从编码器收到编码比特，交织器710在第一写区域中，顺序地写入编码比特中的系统比特，并在第二写区域中，顺序地写入奇偶校验比特。这里，交织器710在第一写区域中写系统比特之后，将伪比特插入到剩余区域中，并在第二写区域中写奇偶校验比特之后，将伪比特插入到剩余区域中。写系统比特的示例方法和写奇偶校验比特的示例方法被示例在图8A到10D中。
在以这种方式写系统比特和奇偶校验比特完成后，交织器710通过列置换，交织在使用区中存储的包括伪比特的编码比特。所述列置换逐列置换使用区中的编码比特，于是写入的系统比特不会和奇偶校验比特混合。
此外，交织器710同等地把使用区分成第一读取区域和第二读取区域，以便读取写入的编码比特。因此，如果码率是1/2，第一读取区域与第一写区域相同，并且第二读取区域与第二写区域相同。这样，只有系统比特被事先写入第一读取区域中，以及只有奇偶校验比特被事先写入第二读取区域中。然而，如果码率是3/4，第一写区域包括第一读取区域和第二读取区域的一部分，并且第二读取区域的剩余部分成为第二写区域。这样，只有系统比特被事先写入第一读取区域中，并且系统比特和奇偶校验比特被事先逐行写入第二读取区域中。
交织后，交织器710顺序地读取写入第一读取区域和第二读取区域的编码比特。从第一读取区域和第二读取区域读取编码比特的示例方法被示例在图11A和11B。在这里，分别描述用于交织的列置换操作和读取操作。然而，对于本领域的技术人员来说，列置换操作和读取操作可以通过改变读取的级而被结合成一个操作是显而易见的。
从交织器710的第一读取区域和第二读取区域读取的编码比特，被提供给一个多路复用器(MUX)720。该MUX 720以规定的比率多路复用来自第一读取区域和第二读取区域的编码比特，并且输出一个比特流。根据调制器730所使用的调制技术，确定用于多路复用来自第一读取区域的编码比特和来自第二读取区域的编码比特的比率。例如，如果调制技术是16QAM，4个编码比特被映射到一个符号。在这种情况下，MUX 720多路复用来自第一读取区域的2个编码比特和来自第二读取区域的2个编码比特，用于每个符号。
被MUX 720多路复用的编码比特被提供给调制器730。调制器730执行关于被多路复用的编码比特的符号映射。例如，当使用16QAM的调制技术时，调制器730将2个从第一读取区域读取的编码比特，映射到一个特殊符号的具有高可靠性(下文被称作“第一可靠性”)的比特。此外，调制器730将2个从第二读取区域读取的编码比特映射到该符号的具有低可靠性(下文被称作“第二可靠性”)的比特。
如上所述，本发明提供一种方法，用于通过逻辑分离一个交织器，交织系统比特和奇偶校验比特，于是调制器可以通过SMP技术执行符号映射。
2.2编码比特的写入
按照本发明的一个实施例，在包括在交织器710中的缓冲器中写编码比特的方法，能被分成一种使用伪比特的情况，和另一种不使用伪比特的情况。伪比特被用于填充在缓冲器的使用区写编码比特后的剩余区域，所述缓冲器的使用区根据从编码器提供的编码比特的总数而确定。在经过用于交织的列置换后删除所述伪比特。
在描述用于写编码比特的方法前，将描述用于确定是否使用伪比特的方法。
根据从编码器接收的编码比特的总数U是否是构成使用区的缓冲器矩阵的列的总数C2的倍数，确定是否使用伪比特。这里，可以根据交织器中的缓冲器的尺寸事先确定C2。此外，被用于确定使用区的行的总数R2，可以根据编码比特的总数U而确定，如被事先确定的C2。因此，通过C2和R2(C2×R2)的乘积确定使用区。另外，可以通过比较C2和R2的乘积和U，确定是否使用伪比特。例如，如果当U是C2的倍数而满足U＝C2×R2的条件时，那么不使用伪比特。然而，如果当U不是C2的倍数，而满足U＜C2×R2的条件时，那么使用伪比特。
2.2.1不使用伪比特
图8A，8B，9A和9B示例了在不使用伪比特的情况下，在交织器710中写编码比特的方法。特别地，图8A和8B示例了编码器使用1/2码率的情况，并且图9A和9B示例了编码器使用3/4码率的情况。
首先，将描述当调制器的码率是1/2时，以相同的比率接收系统比特和奇偶校验比特的情况。
图8A示例了在码率是1/2的情况下，在使用区的末端开始写入奇偶校验比特的方法，并且图8B示例了在码率是1/2的情况下，在使用区的第二写区域的首部开始写入奇偶校验比特的方法。
参考图8A，使用区，包括在交织器710中的缓冲器的全部区域的一部分，根据从编码器接收的编码比特的总数U被确定。以这样一种方式确定使用区，如果U除以预定义的C2后没有余数存在，通过除法获得的商被定义为行的总数R2。然而，除法后如果存在余数，通过对商加1而确定R2。使用区可被定义为示例在图8A中的第一写区域和第二写区域的和，并且通过等同地把使用区分成两个区域而确定第一写区域和第二写区域。在图8A的写方法中，不需要明确地物理分离第一写区域和第二写区域。理由是因为编码比特中的系统比特被在使用区的首部开始写入(由黑箭头表示)，而编码比特中的奇偶校验比特被在使用区的末端开始写入(由白箭头表示)。换句话说，系统比特按在使用区的(0，0)开始的正方向被写入，而奇偶校验比特按在使用区的(R2-1，C2-1)开始的反方向被写入。这里，C2表示在使用区中构成缓冲器矩阵的列的总数，和R2表示在使用区中构成缓冲器矩阵的行的总数。因此，当编码比特被完全地写入使用区中时，第一写区域和第二写区域可通过写入其中的编码比特而被容易地分离。
参考图8B，使用区，包括在交织器710中的缓冲器全部区域的一部分，根据从编码器接收的编码比特的总数U而确定。使用区能被定义为示例在图8B中的第一写区域和第二写区域的和，并且通过等同地把使用区分成两个区域而确定第一写区域和第二写区域。在确定第一写区域和第二写区域后，编码比特中的系统比特被在第一写区域的首部开始写入(由黑箭头表示)，并且编码比特的奇偶校验比特被在第二写区域的首部开始写入(由白箭头表示)。换句话说，系统比特在使用区的(0，0)处开始按正方向被写入，而奇偶校验比特在使用区的(y，z)处开始按正方向被写入。这里，由于码率是1/2，y＝R2/2和z＝0。
下面将描述当编码器的码率是3/4时，以3∶1的比率接收系统比特和奇偶校验比特的情况。
图9A示例了在码率是3/4的情况下，在使用区的未端开始写奇偶校验比特的方法，并且图9B示例了在码率是3/4的情况下，在使用区的第二写区域的首部开始写入奇偶校验比特的方法。
参考图9A，使用区，包括在交织器710中的缓冲器全部区域的一部分，根据从编码器接收的编码比特的总数U而确定。使用区被确定，以这样一种方式，通过U除以预定义的C2获得的商被定义为R2。使用区可被定义为图9A所示的第一写区域和第二写区域的和。在图9A的写方法中，不需要明确地物理分离第一写区域和第二写区域。理由是因为编码比特中的系统比特被在使用区的首部开始写入(由黑箭头表示)，而编码比特中的奇偶校验比特被在使用区的末端开始写入(由白箭头表示)。换句话说，系统比特在使用区的(0，0)处按正方向被写入，并且奇偶校验比特在使用区的(R2-1，C2-1)处按反方向被写入。通过第一写区域和第二写区域间的分界点(y，z)，分离写入使用区的系统比特和奇偶校验比特。(y，z)，在第一写区域和第二写区域间的一个分界点，是一个坐标，指定在使用区中一个特殊点。如果系统比特的总数除以C2存在一个商或获得一个余数，y被定义为通过对商加1而确定的值，并且z成为该余数。因此，第一写区域可被定义为从使用区的(0，0)到(y，z)的一个区域，第二写区域可被定义为从使用区的(y，z)到(R2-1，C2-1)的一个区域。
参考图9B，使用区，包括在交织器710中的缓冲器全部区域的一部分，根据从编码器接收的编码比特的总数U而确定。使用区可被定义为在图9B示例中的第一写区域和第二写区域的和。第一写区域和第二写区域被确定后，编码比特中的系统比特被在第一写区域的首部开始写入(由黑箭头表示)，编码比特中的奇偶校验比特被在第二写区域的首部开始写入，也就是，在(y，z)处开始(由白箭头表示)。换句话说，系统比特在使用区的(0，0)处开始按正方向被写入，并且奇偶校验比特在使用区的(y，z)处开始按正方向被写入。如上所述，如果系统比特的总数除以C2存在一个商或获得一个余数，y被定义为通过对商加1而确定的值，并且z成为该余数。
2.2.2使用伪比特
尽管将参考3/4码率描述使用伪比特写编码比特的方法，对于本领域的技术人员来说显而易见的是，同样的方法能被应用到1/2码率。
如上所述，当系统比特和奇偶校验比特被完全写入使用区后存在空区域时，使用伪比特。这就是，当U不是C2的倍数时使用伪比特。根据使用区中将插入伪比特的位置，以不同的方式实现插入伪比特的方法。图10A到10D示例了根据伪比特的位置，写编码比特的方法。可根据奇偶校验比特被写入第二写区域中的方向，和奇偶校验比特的写开始点而确定伪比特的位置。
图10A示例了一种写编码比特的方法，其中，伪比特按反方向被写入，并且从第二写区域的末端由伪比特移位的点被定义为开始点。图10B示例了一种写编码比特的方法，其中，伪比特按正方向被写入，并且第二写区域的首部被定义为开始点。图10C示例了一种写编码比特的方法，其中，伪比特按反方向被写入，并且第二写区域的末端被定义为开始点。图10D示例了一种写编码比特的方法，其中，伪比特按正方向被写入，并且从第二写区域的首端由伪比特移位的点被定义为开始点。
参考图10A，使用区，包括在交织器710中的缓冲器全部区域的一部分，根据从编码器接收的编码比特的总数U而确定。使用区被定义为图10A示例中的第一写区域和第二写区域的和。在图10A写方法中，伪比特被定位在第二写区域的末端，不需要去明确地物理分离第一写区域和第二写区域。理由是因为编码比特中的系统比特被在使用区的首部开始写入(由黑箭头表示)，而编码比特中的奇偶校验比特被在使用区的末端开始写入(由白箭头表示)。换句话说，系统比特在使用区的(0，0)处按正方向开始被写入，而奇偶校验比特在使用区的(R2-1，x)处按反方向开始被写入。可以通过从相应于C2-1的列数减去伪比特的数，而计算x。因此，如上所述，写入使用区中的系统比特和奇偶校验比特通过第一写区域和第二写区域间的边界点(y，z)而被分离。
参考图10B，以如上述方法同样的方式，写入系统比特。然而，奇偶校验比特在第一写区域和第二写区域间边界(y，z)处按正方向开始被写入。这里，考虑到将被插入的伪比特，(y，z)可被更新定义。奇偶校验比特被完全写入后，伪比特被插入至存在于第二写区域末端的一个剩余区域中。
参考图10C，在第一写区域的首部开始按正方向写入系统比特，并且在第二写区域的末端开始按反方向写入奇偶校验比特，因此，伪比特被插入在写入系统比特后剩余的一个区域中和写入奇偶校验比特后剩余的一个区域中。
参考图10D，在第一写区域的首部开始按正方向写入系统比特，并且在系统比特的写入被预期完成的点和伪比特被插入的点之间的一个区域的末端开始，按正方向写入奇偶校验比特。因此，伪比特被插入至第一写区域的一部分和第二写区域的一部分。
2.3编码比特的读取
在其中写入编码比特的交织器710中的缓冲器的使用区，被分离成两个用于读取的虚拟读取区域。通过同等地把使用区分成两个具有相同尺寸的区域，而分离这两个读取区域。交织器710读取写在被分离的第一读取区域和第二读取区域中的编码比特。
图11A和11B示例了通过交织器710从第一读取区域和第二读取区域读取编码比特的方法。特别的，图11A示例了读取在1/2码率写入的编码比特的方法，和图11B示例了读取在3/4码率写入的编码比特的方法。
参考图11A和11B，交织器710顺序地逐列读取写入第一读取区域中的编码比特。此外，交织器710顺序地也是逐列读取写入第二读取区域中的编码比特。作为结果，在图11A的情况下，仅系统比特被从第一读取区域中读取，以及只有奇偶校验比特被从第二读取区域中读取。然而，在图11B的情况下，只有系统比特被从第一读取区域中读取，以及系统比特和奇偶校验比特被从第二读取区域中读取。
2.4按照第一实施例的发射机的操作
图12是一个流程图，示例了按照本发明第一实施例的交织处理。就是说，图12示例了一个改进的交织算法，用于独立地写和读取系统比特和奇偶校验比特。出于方便，这里假设以结合图10A所述的方式执行写操作。
参考图12，交织器从编码器接收U编码比特(步骤1200)。编码比特被表示为up，1，up，2，up，3，...，up，Us，和up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up。这里，p代表物理信道号，和Us和Up分别代表系统比特数和奇偶校验比特数。Us和Up的和等于一个物理信道的每帧的比特数。
(1)首先，列的总数C2被设置到30。从左到右列被分配列号0，1，2，...C2-1。确定表示一个矩阵的行R2，满足条件U＝Us+Up≤R2×C2的最小整数(步骤1202)。矩阵的行从顶到底被分配行号0，1，2，...R2-1(步骤1204)。
(2)在R2×C2矩形矩阵中，在第0行和第0列的yp，1开始，按正方向逐行写入输入up，1，up，2，up，3，...，up，Us，，和在第(R2-1)行和第a(x-1)列的点开始，按反方向，逐行写入输入up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up(步骤1206)。这里，x表示U除以C2获得的余数，并大于等于1和小于C2(1≤x＜C2)。公式(3)显示了以此方式产生的矩阵的一个例子。
公式(3)
y p , 1 y p , 2 y p , 3 · · · y p , C 2 y p , ( C 2 + 1 ) y p , ( C 2 + 2 ) y p , ( C 2 + 3 ) · · · y p , ( 2 × C 2 ) · · · · · · · · · · · · · · · · · · · · · y p , ( ( R 2 - 1 ) × C 2 + 1 ) y p , ( ( R 2 - 1 ) × C 2 + 2 ) y p , ( ( R 2 - 1 ) × C 2 + 3 ) · · · y p , ( R 2 × C 2 )
这里，yp，k＝up，k，对于k＝1，2，...，U。如果R2×C2＞U(步骤1208)，则yp，k的伪比特＝0或1(对于k＝U+1，U+2，...，R2×C2)被插入(步骤1210)。在经过列置换之后伪比特被删除(步骤1212)。
(3)在根据一个规则执行列置换之后(步骤1212)，结果比特被分成具有较高可靠性的一个H部分和具有较低可靠性的一个L部分，和用yp，k H和yp，k L如下表示。
公式(4)
y p , 1 H y p , ( R 2 / 2 + 1 ) H y p , R 2 + 1 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) H y p , 2 H y p , ( R 2 / 2 + 2 ) H y p , R 2 + 2 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) H · · · · · · · · · · · · · · · y p , R 2 / 2 H y P , R 2 H y p , 3 × R 2 / 2 H · · · y p , ( C 2 × R 2 / 2 ) H y p , 1 L y p , ( R 2 / 2 + 1 ) L y p , R 2 + 1 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) L y p , 2 L y p , ( R 2 / 2 + 2 ) L y p , R 2 + 2 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) L · · · · · · · · · · · · · · · y p , R 2 / 2 L y p , R 2 L y p , 3 × R 2 / 2 L · · · y p , ( C 2 × R 2 / 2 ) L
(4)通过相等地把列置换的R2×C2矩阵分成具有较高可靠性的一个部分和具有较低可靠性的一个部分，块交织器的输出逐列被读取两个比特(步骤1216)。通过vp，1，vp，2，vp，3，...，vp，Us，表示输出。
3.逻辑分离方法的第二实施例
图13示例了按照本发明的第二实施例，用于通过逻辑分离包括在一个交织器中的缓冲器而实现SMP技术的发射机的一种结构。
参考图13，交织器1310包括具有一个规定区域的缓冲器。该缓冲器的规定区域定义了通过从编码器(未示出)接收的编码比特的总数而确定的一个使用区。交织器1310按照构成编码比特的系统比特与奇偶校验比特的比率，把该使用区分成第一写区域和第二写区域。这里，根据编码器所使用的码率确定系统比特与奇偶校验比特的比率。在图13中假设交织器被设计为支持1/2码率。
一旦从编码器收到编码比特，交织器1310在第一写区域中顺序地写入编码比特中的系统比特，和在第二写区域中顺序地写入奇偶校验比特。这里，交织器1310把伪比特插入至在第一写区域中写入系统比特之后剩余的区域中，和把伪比特插入至在第二写区域中写入奇偶校验比特之后剩余的区域中。
以此方式完成了写系统比特和奇偶校验比特之后，交织器1310通过列置换，交织存储在使用区中包括伪比特的编码比特。列置换逐列地置换使用区中的编码比特，于是，被写入的系统比特不会与被写入的奇偶校验比特相混合。在列置换之后，交织器1310置换构成第一写区域的行中的下半列和构成第二写区域的行中的上半列。作为结果，在第一写区域和第二写区域中被写的编码比特能以一个根据SMP技术的比特流的形式正确地被读取。行间的置换的例子(或行置换)被示例在图14A和14B中。特别的是，图14A示例了对于1/2码率的行置换，和图14B示例了对于3/4码率的行置换。
此后，交织器1310顺序的读取被写入的编码比特。通过交织器1310读取编码比特的示例方法被示例在图15A和15B中。特别地，图15A示例了一个方法，用于读取编码比特，其中使用1/2码率，和图15B示例了读取编码比特的方法，其中使用了3/4码率。
在这里，已经分别描述了用于交织的列置换操作和读取操作。然而，对于本领域技术人员显而易见的是，通过改变读取的次序，列置换和读取操作能被统一成一个操作。
如上所述，通过交织器1310读取的编码比特具有应用SMP技术所需的格式。因此，从交织器1310输出的编码比特被提供给调制器1320，在那里它们通过SMP技术而经过符号映射。
如上所述，本发明通过逻辑分离一个交织器而交织系统比特和奇偶校验比特，于是调制器可通过SMP技术而执行符号映射。此外，为了排除在第一实施例中使用的MUX，需要修改Rel99读取算法。就是说，如果改变算法MUX能被排除，于是被写入两个写区域中的编码比特应该被两个比特读取。换句话说，在逻辑分离交织缓冲器的情况下，通过简单地以上述方式修改读取算法，能够排除用于MUX的硬件设备。下面将描述的新颖的算法，包括读取算法的修改。此外，在缓冲器矩阵的R2是4的倍数情况下，通过行置换而代替使用MUX，能够实现现有的读取算法，用于读取交织器中的整个的缓冲器。
图15A和15B分别示例了对于1/2和3/4码率，基于行置换的调制器的符号模式。参考图15A和15B，两个模式均不违犯根据优先级不同地映射可靠性的SMP技术概念。当应用连续实际数据量时，能够获得与第一实施例相同的结果。
图16是一个流程图，示例了按照本发明第二实施例的一个交织处理。参考图16，具有列置换功能的块交织器被用于交织。交织器接收up，1，up，2，up，3，...，up，Us，和up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up(步骤1600)。这里，p代表物理信道号，和Us和Up代表系统比特数和奇偶校验比特数。Us和Up的和等于一个物理信道每帧的比特数。
(1)首先，列的总数C2被设置为30。从左到右列被分配列号0，1，2，...C2-1。确定表示矩阵的行R2，满足条件U＝Us+Up≤R2×C2的最小整数(步骤1602)。矩阵的行从顶到底被分配行号0，1，2，...R2-1(步骤1604)。
(2)在R2×C2矩形矩阵中，在第0行和第0列的yp，1开始，逐行按正方向写入输入up，1，up，2，up，3，...，up，Us，，和在第(R2-1)行和第a(x-1)列的点开始，逐行按反方向写入输入up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up(步骤1606)。这里，x表示U除以C2获得的余数，并大于等于1和小于C2(1≤x＜C2)。公式(5)示出了以此方式产生的矩阵的一个例子。
公式(5)
y p , 1 y p , 2 y p , 3 . . . · · · y p , C 2 y p , ( C 2 + 1 ) y p , ( C 2 + 2 ) y p , ( C 2 + 3 ) . . . · · · y p , ( 2 × C 2 ) · · · · · · · · · · · · · · · · · · · · · y p , ( ( R 2 - 1 ) × C 2 + 1 ) y p , ( ( R 2 - 1 ) × C 2 + 2 ) y p , ( ( R 2 - 1 ) × C 2 + 3 ) . . . · · · y p , ( R 2 × C 2 )
这里，yp，k＝up，k，对于k＝1，2，...，U。如果R2×C2＞U(步骤1608)，则yp，k的伪比特＝0或1(对于k＝U+1，U+2，...，R2×C2)被插入(步骤1610)。
(3)在按照一个规则执行列置换之后(步骤1612)，结果比特被分成具有较高可靠性的一个H部分和具有较低可靠性的一个L部分，和用yp，k H和yp，k L如下表示。
公式(6)
y p , 1 H y p , ( R 2 / 2 + 1 ) H y p , R 2 + 1 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) H y p , 2 H y p , ( R 2 / 2 + 2 ) H y p , R 2 + 2 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) H · · · · · · · · · · · · · · · y p , R 2 / 2 H y P , R 2 H y p , 3 × R 2 / 2 H · · · y p , ( C 2 × R 2 / 2 ) H y p , 1 L y p , ( R 2 / 2 + 1 ) L y p , R 2 + 1 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) L y p , 2 L y p , ( R 2 / 2 + 2 ) L y p , R 2 + 2 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) L · · · · · · · · · · · · · · · y p , R 2 / 2 L y p , R 2 L y p , 3 × R 2 / 2 L · · · y p , ( C 2 × R 2 / 2 ) L
(4)具有低可靠性的行与具有高可靠性的行被置换，于是具有高可靠性的行和具有低可靠性的行通过两行重复，如下(步骤1614)。在经过行列置换(步骤1614)之后，伪比特被删除(步骤1616)。
公式(7)
y p , 1 H y p , ( R 2 / 2 + 1 ) H y p , R 2 + 1 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) H y p , 2 H y p , ( R 2 / 2 + 2 ) H y p , R 2 + 2 H · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) H y p , 1 L y p , ( R 2 / 2 + 1 ) L y p , R 2 + 1 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 1 ) L y p , 2 L y p , ( R 2 / 2 + 2 ) L y p , R 2 + 2 L · · · y p , ( ( C 2 - 1 ) × R 2 / 2 + 2 ) L · · · · · · · · · · · · · · · y p , R 2 / 2 - 1 H y p , R 2 - 1 H y p , 3 × R 2 / 2 - 1 H · · · y p , ( C 2 × R 2 / 2 - 1 ) H y p , R 2 / 2 H y p , R 2 H y p , 3 × R 2 / 2 H · · · y p , ( C 2 × R 2 / 2 ) H y p , R 2 / 2 - 1 L y p , R 2 - 1 L y p , 3 × R 2 / 2 - 1 L · · · y p , ( C 2 × R 2 / 2 - 1 ) L y p , R 2 / 2 L y p , R 2 L y p , 3 × R 2 / 2 L · · · y p , ( C 2 × R 2 / 2 ) L
(5)块交织器的输出从列-置换、行-置换后的R2×C2矩阵中逐列被读取(步骤1618)。通过vp，1，vp，2，vp，3，...，vp，Us表示输出。
3.按照本发明的接收机
现在，将作出一个接收机的描述，该接收机对应于通过逻辑分离包括在一个交织器中的缓冲器实现SMP技术的发射机。该接收机具有图2所示的发射机对称的结构。在图17和18中示例了接收机的去交织器。
由于一个接收的信号是以通过发射机中的调制器而调制的符号的形式，接收的信号首先被一个解调器解调和接着提供给一个去交织器。去交织器具有图2所示的交织器的对称结构。串行输入比特必须被变换成并行比特，以便它们能被写在交织缓冲器的上部和下部区域中。逻辑分离的缓冲器以交织器的相反操作执行去交织，并且分配器把输出比特分配为系统比特和奇偶校验比特。率匹配器确定通过发射机进行匹配的比特的位置，并在确定的位置中插入0，以便其他的比特能被应用到解调器的一个适当的输入端。解调器，用于解码由发射机中的编码器编码的比特的设备，校正信道上发生的差错。校正差错后的输出通过CRC校验器经过CRC校验，以便确定是否发射的信号被正确地接收。如果检测到一个差错，接收机发送一个重发请求给发射机。由于高速分组传输系统使用各种调制级和码率，通过一个控制器控制每个元件。
3.1按照第一实施例的接收机的结构
图17示例了按照本发明第一实施例的接收机的结构。该接收机对应于结合图7所述的发射机。
参考图17，通过解调器1710被解码的数据比特由一个多路分接器(DEMUX)1720被去多路分接。DEMUX 1720根据调制技术，多路分接规定数目的多个输入比特，并且把多路分接后的比特提供给去交织器的缓冲器1730中的第一写区域和第二写区域。例如，如果调制技术是16QAM，DEMUX1720以2比特为单位提供输入比特到缓冲器1730中的第一和第二写区域的每一个。然而，如果调制技术是64QAM，DEMUX 1720以3比特为单位提供输入比特到第一和第二区域的每一个。
如果码率是1/2，系统比特和奇偶校验比特被分别提供给第一和第二写区域。然而，如果码率是3/4，只有系统比特被提供给第一写区域，以及系统比特和奇偶校验比特被提供给第二写区域。
被写入交织器的缓冲器1730中的数据比特，以与交织器相反的操作被去交织，分别产生系统比特和奇偶校验比特。
3.2按照第二实施例的接收机的结构
图18示例了按照本发明第二实施例的接收机的结构。该接收机对应于结合图13所述的发射机。
参考图18，由解调器1810解码的数据比特被提供给去交织器的缓冲器1820中的第一写区域和第二写区域，而不被多路分接器多路分接。如结合图13所述的，由于存储在缓冲器1310中的编码比特在交织处理中被进行行置换，发射机通过规定的读取方法执行多路复用，而没有多路复用器。同样，接收机也能通过对接收的比特执行行置换而执行去交织而不用多路分接处理。
例如，如果调制技术是16QAM，被写入缓冲器1820中的比特，以两行为单位，在第一写区域和第二写区域之间进行行置换。然而，如果调制技术是64QAM，被写入缓冲器1820中的比特，在第一写区域和第二写区域之间，以三行为单位进行行置换。
被写入去交织器的缓冲器1820中的数据比特，以与交织器相反的操作被去交织，分别产生系统比特和奇偶校验比特。
当交织器被逻辑地分离，基于本发明所建议的去交织算法，去交织器具有图17和18所示的结构。去交织算法被示例在图19中。
3.3按照本发明的接收机的操作
图19是一个流程图，示例了按照本发明的实施例的去交织处理过程。按照由发射机中的交织器执行的交织处理，执行去交织处理稍微有所不同。为了最后生成原始的系统比特和奇偶校验比特，接收的比特以对应于由发射机执行的每个方法的方法被去交织。
参考图19，将作出按照本发明的实施例的接收机中的去交织器的操作。去交织器接收up，1，up，2，up，3，...，up，Us，和up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up(步骤1900)
(1)首先，列的总数C2被设置为30。从左到右列被分配列号0，1，2，...C2-1。确定表示矩阵的行R2，满足条件U＝Us+Up≤R2×C2的最小整数(步骤1902)。矩阵的行从顶到底被分配行号0，1，2，...R2-1(步骤1904)。
(2)在R2×C2矩形矩阵中，在第0行和第0列的yp，1开始，按正方向逐行写入输入up，1，up，2，up，3，...，up，Us，，和在第(R2-1)行和第a(x-1)列的点开始，按反方向逐行写入输入up，Us+1，up，Us+2，up，Us+3，...，up，Us+Up(步骤1906)。这里，x表示U除以C2获得的余数，并大于等于1和小于C2(1≤x＜C2)。如果R2×C2＞U(步骤1908)，则yp，k的伪比特＝0或1(对于k＝U+1，U+2，...，R2×C2)被插入(步骤1910)。在经过列置换之后伪比特被删除(步骤1912)。
(3)在按照一个规则执行列置换之后(步骤1912)，结果比特被分成系统比特部分(S)和奇偶校验比特(P)部分。
(4)通过把列置换的R2×C2矩阵分成系统比特部分和奇偶校验比特部分，去交织器的输出被逐列读取2比特(步骤1916)。
如上所述，本发明提供了一种方法，用于在映射具有较高优先级的比特到符号的较高可靠性的位置过程中有效地执行交织，从而防止了增加硬件复杂性并保持了与现有交织技术的兼容性。由于根据优先级不同地映射可靠性的SMP技术显示了理论上的足够作用，这对于实现SMP技术是很重要的。当应用本发明于高速分组传输系统，特别是HSDPA或1xEV-DV系统时，可通过算法的较小修改和硬件的较小增加而被实现，同时保持它的增益。
尽管参考确定的优选实施例示出和描述了本发明被，但对本领域普通技术人员来说应该明白，在不脱离所附权利要求定义的本发明的精神和范围的情况下，可以作出形式上和细节的各种改变。

Claims (73)

1.一种方法，用于交织在移动通信系统的发射机中，在规定的码率编码的编码比特，该移动通信系统的发射机具有一个由多个行和列组成的缓冲器，用于写入编码比特，该方法包括步骤：
根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器分为第一写区域和第二写区域；
在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较低优先级的编码比特流；
根据一个给定的规则，置换缓冲器中的列；
把缓冲器中的行分成具有相等大小的第一读取区域和第二读取区域；和
从第一读取区域和第二读取区域，交替地读取等于由一个规定的调制技术确定的数的多个比特，以此方式，在第一读取区域和第二读取区域的每一个的行中，按列方向，从第一行到最后一行顺序地读取比特。
2.如权利要求1所述的方法，还包括步骤：将从所述第一读取区域读取的编码比特映射到符号的具有第一可靠性的位置，和将从所述第二读取区域读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
3.如权利要求1所述的方法，其中，如果用于调制编码比特的调制技术是16正交调幅，从第一读取区域读取的比特和从第二读取区域读取的比特每次被交替地读取2比特。
4.如权利要求1所述的方法，其中，如果用于调制编码比特的调制技术是64正交调幅，则从第一读取区域读取的比特和从第二读取区域读取的比特每次被交替地读取3比特。
5.如权利要求1所述的方法，其中，伪比特被插入到写入编码比特之后剩余未使用的缓冲器位置中。
6.如权利要求5所述的方法，其中，所述伪比特被插到第一写区域和第二写区域之间。
7.如权利要求5所述的方法，其中，所述伪比特被插入至第二写区域的编码比特之后。
8.如权利要求1所述的方法，其中，具有较高优先级的编码比特是系统比特。
9.如权利要求1所述的方法，其中，具有较低优先级的编码比特是奇偶校验比特。
10.如权利要求1所述的方法，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
11.一种方法，用于交织在移动通信系统的发射机中，在一个规定的码率编码的编码比特，所述发射机具有一个由多个行和列组成的缓冲器，用于写入编码比特，该方法包括步骤：
根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器分成第一写区域和第二写区域；
在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有较低优先级的编码比特流；
根据一个给定的规则，置换缓冲器中的列；
把缓冲器中的行分成具有相等大小的第一读取区域和第二读取区域；
在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换等于由一个规定的调制技术确定的数的多个行；和
按列方向，从第一行到最后一行，顺序地读取整个缓冲器中的行。
12.如权利要求11所述的方法，还包括步骤：将从第一读取区域读取的编码比特映射到符号的具有第一可靠性的位置，和将从第二读取区域读取的编码比特映射到具有第二可靠性的位置，所述第二可靠性低于第一可靠性。
13.如权利要求11所述的方法，其中，如果用于调制编码比特的调制技术是16正交调幅，从第一读取区域读取的比特和从第二读取区域读取的比特每次被交替地读取2比特。
14.如权利要求11所述的方法，其中，如果用于调制编码比特的调制技术是64正交调幅，则从第一读取区域读取的比特和从第二读取区域读取的比特每次被交替地读取3比特。
15.如权利要求11所述的方法，其中，伪比特被插入到写入编码比特之后剩余未使用的缓冲器位置中。
16.如权利要求15所述的方法，其中，所述伪比特被插到第一写区域和第二写区域之间。
17.如权利要求15所述的方法，其中，所述伪比特被插入至第二写区域的编码比特之后。
18.如权利要求11所述的方法，其中，具有较高优先级的编码比特是系统比特。
19.如权利要求11所述的方法，其中，具有较低优先级的编码比特是奇偶校验比特。
20.如权利要求11所述的方法，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
21.一种方法，用于交织在移动通信系统的发射机中，在一个规定的码率编码的编码比特，所述发射机具有一个由多个行和列组成的缓冲器，用于写入编码比特，该方法包括步骤：
根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器分成第一写区域和第二写区域；
在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的最后一列到第一列，顺序地写入具有较低优先级的编码比特流；
根据一个给定的规则，置换缓冲器中的列；
把缓冲器中的行分成具有相等大小的第一读取区域和第二读取区域；和
从第一读取区域和第二读取区域，交替地读取等于由一个规定的调制技术确定的数的多个比特，以此方式，在第一读取区域和第二读取区域的每一个的行中，按列方向，从第一行到最后一行，顺序地读取比特。
22.如权利要求21所述的方法，还包括步骤：将从所述第一读取区域读取的编码比特映射到符号的具有第一可靠性的位置，和将从所述第二读取区域读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
23.如权利要求21所述的方法，其中，如果用于调制编码比特的调制技术是16正交调幅，第一读取区域和第二读取区域的每一个的行被置换，于是，第一读取区域的行和第二读取区域的行每次2行被交替地安排在缓冲器区域中。
24.如权利要求21所述的方法，其中，如果用于调制编码比特的调制技术是64正交调幅，则第一读取区域和第二读取区域的每一个的行被置换，于是，第一读取区域的行和第二读取区域的行每次3行被交替地安排在缓冲器区域中。
25.如权利要求21所述的方法，其中，伪比特被插入到写编码比特之后剩余未使用的缓冲器位置中。
26.如权利要求25所述的方法，其中，伪比特被插到第一写区域和第二写区域之间。
27.如权利要求25所述的方法，其中，伪比特被插入至第二写区域的编码比特之后。
28.如权利要求21所述的方法，其中，具有较高优先级的编码比特是系统比特。
29.如权利要求21所述的方法，其中，具有较低优先级的编码比特是奇偶校验比特。
30.如权利要求21所述的方法，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
31.一种方法，用于交织在移动通信系统的发射机中，在一个规定的码率编码的编码比特，所述发射机具有一个由多个行和列组成的缓冲器，用于写入编码比特，该方法包括步骤：
根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器分成第一写区域和第二写区域；
在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的最后一列到第一列，顺序地写入具有较低优先级的编码比特流，以此方式，在第二写区域中，按从最后一行到第一行的反方向，写入编码比特流；
根据一个给定的规则，置换缓冲器中的列；
把缓冲器中的行分成具有相等大小的第一读取区域和第二读取区域；
在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换等于由一个规定的调制技术确定的数的多个行；和
按列方向，从第一行到最后一行，顺序地读取整个缓冲器中的行。
32.如权利要求31所述的方法，还包括步骤：将从所述第一读取区域读取的编码比特映射到符号的具有第一可靠性的位置，和将从所述第二读取区域读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
33.如权利要求31所述的方法，其中，如果用于调制编码比特的调制技术是16正交调幅，则第一读取区域和第二读取区域的每一个的行被置换，于是，第一读取区域的行和第二读取区域的行每次2行被交替地安排在缓冲器区域中。
34.如权利要求31所述的方法，其中，如果用于调制编码比特的调制技术是64正交调幅，则第一读取区域和第二读取区域的每一个的行被置换，于是，第一读取区域的行和第二读取区域的行每次3行被交替地安排在缓冲器区域中。
35.如权利要求31所述的方法，其中，伪比特被插入到写编码比特之后剩余未使用的缓冲器位置中。
36.如权利要求35所述的方法，其中，伪比特被插到第一写区域和第二写区域之间。
37.如权利要求35所述的方法，其中，伪比特被插入到第二写区域的编码比特之后。
38.如权利要求31所述的方法，其中，具有较高优先级的编码比特是系统比特。
39.如权利要求31所述的方法，其中，具有较低优先级的编码比特是奇偶校验比特。
40.如权利要求31所述的方法，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
41.一种方法，用于交织在移动通信系统的发射机中，在规定的码率编码的编码比特，该移动通信系统的发射机具有两个缓冲器，每个由多个行和列组成，用于写入编码比特，该方法包括步骤：
在第一缓冲器中写入编码比特中具有较高优先级的编码比特，和在第二缓冲器中写入具有较低优先级的编码比特，以此方式，按行方向，从第一缓冲器的列中的第一列到最后一列，顺序地写入具有较高优先级的编码比特流，和按行方向，从第二缓冲器的列中的第一列到最后一列，顺序地写入具有较低优先级的编码比特流；
根据一个给定的规则，置换第一缓冲器和第二缓冲器的列；和
从第一缓冲器和第二缓冲器，交替地读取等于由一个规定的调制技术确定的数的多个比特，以此方式，按列方向，从第一缓冲器和第二缓冲器的每一个的行中的第一行到最后一行，顺序地读取比特。
42.如权利要求41所述的方法，还包括步骤：将从所述第一缓冲器读取的编码比特映射到符号的具有第一可靠性的位置，和将从所述第二缓冲器读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
43.如权利要求41所述的方法，其中，如果用于调制编码比特的调制技术是16正交调幅，从第一缓冲器读取的比特和从第二缓冲器读取的比特每次被交替地读取2比特。
44.如权利要求41所述的方法，其中，如果用于调制编码比特的调制技术是64正交调幅，则从第一缓冲器读取的比特和从第二缓冲器读取的比特每次被交替地读取3比特。
45.如权利要求41所述的方法，其中，伪比特被插入到写编码比特之后剩余未使用的缓冲器位置中。
46.如权利要求41所述的方法，其中，具有较高优先级的编码比特是系统比特。
47.如权利要求41所述的方法，其中，具有较低优先级的编码比特是奇偶校验比特。
48.如权利要求41所述的方法，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
49.如权利要求41所述的方法，还包括顺序写的步骤：如果第一缓冲器的尺寸不足够用于具有较高优先级的编码比特的总数，则按行方向，从第二缓冲器的列中的第一列写入未写入第一缓冲器中的编码比特中具有较高优先级的编码比特，和按行方向，从第二缓冲器内剩余的一个区域中的列中的第一列到最后一列，顺序地写入具有较低优先级的编码比特流。
50.如权利要求49所述的方法，其中，第一缓冲器的写区域在尺寸上与第二缓冲器的写区域相等。
51.一种装置，用于交织在移动通信系统的发射机中，在规定的码率编码的编码比特，所述发射机具有：编码器，用于把传输数据编码成规定码率的编码比特，该编码比特包括具有较高优先级的编码比特和具有较低优先级的编码比特；和由多个行和列组成的一个缓冲器，用于写编码比特，该装置包括：
一个交织器，用于根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把所述缓冲器分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的第一列到最后一列，顺序地写入具有较低优先级的编码比特流；和按照一个给定的规则，置换缓冲器区域中的列；把缓冲器区域中的行分成具有相等大小的第一读取区域和第二读取区域；和在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换等于由一个规定的调制技术确定的数的多个行。
52.如权利要求51所述的装置，进一步包括一个调制器，用于把从第一读取区域读取的编码比特映射到符号的具有第一可靠性的位置，和把从第二读取区域读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
53.如权利要求51所述的装置，其中，如果用于调制编码比特的调制技术是16正交调幅，从被包括在交织器中的缓冲器的第一读取区域和第二读取区域的每一个读取的比特每次被交替地读取2比特。
54.如权利要求51所述的装置，其中，如果用于调制编码比特的调制技术是64正交调幅，则从被包括在交织器中的缓冲器的第一读取区域和第二读取区域的每个读取的比特每次被交替地读取3比特。
55.如权利要求51所述的装置，其中，交织器把伪比特被插入到写编码比特之后剩余未使用的缓冲器位置中。
56.如权利要求55所述的装置，其中，交织器把伪比特插到第一写区域和第二写区域之间。
57.如权利要求55所述的装置，其中，交织器把伪比特插入到第二写区域的编码比特之后。
58.如权利要求51所述的装置，其中，具有较高优先级的编码比特是系统比特。
59.如权利要求51所述的装置，其中，具有较低优先级的编码比特是奇偶校验比特。
60.如权利要求51所述的装置，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
61.一种装置，用于交织在移动通信系统的发射机中，在规定的码率编码的编码比特，所述发射机具有：编码器，用于把传输数据编码成规定码率的编码比特，该编码比特包括具有较高优先级的编码比特和具有较低优先级的编码比特；和由多个行和列组成的一个缓冲器，用于写编码比特，该装置包括：
一个交织器，用于根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器区域分成第一写区域和第二写区域；在第一写区域中，按行方向，从列中的第一列到最后一列，顺序写入具有较高优先级的编码比特流，和在第二写区域中，按行方向，从列中的最后一列到第一列，顺序地写入具有较低优先级的编码比特流，以此方式，在第二写区域中，按从最后一行到第一行的反方向写入编码比特流；根据给定的规则，置换缓冲器区域中的列；把缓冲器区域中的行分成具有相等大小的第一读取区域和第二读取区域；和在第一读取区域和第二读取区域之间，在第一读取区域和第二读取区域的每一个的行中，置换等于由一个规定的调制技术确定的数的多个行。
62.如权利要求61所述的装置，进一步包括一个调制器，用于把从缓冲器的第一读取区域读取的编码比特映射到一个符号的具有第一可靠性的位置，和把从缓冲器的第二读取区域读取的编码比特映射到具有第二可靠性的位置，该第二可靠性低于第一可靠性。
63.如权利要求61所述的装置，其中，如果用于调制编码比特的调制技术是16正交调幅，用于置换缓冲器的第一读取区域和第二读取区域的行的交织器，每次2行交替地安排缓冲器区域中的第一读取区域和第二读取区域的每一个的行。
64.如权利要求61所述的装置，其中，如果用于调制编码比特的调制技术是64正交调幅，用于置换缓冲器的第一读取区域和第二读取区域的行的交织器，每次3行交替地安排缓冲器区域中的第一读取区域和第二读取区域的每一个的行。
65.如权利要求61所述的装置，其中，伪比特被插入到写编码比特之后剩余未使用的缓冲器位置中。
66.如权利要求65所述的装置，其中，交织器把伪比特插入到第一写区域和第二写区域之间。
67.如权利要求65所述的装置，其中，交织器把伪比特插入到缓冲器区域中的第二写区域的编码比特之后。
68.如权利要求61所述的装置，其中，具有较高优先级的编码比特是系统比特。
69.如权利要求61所述的装置，其中，具有较低优先级的编码比特是奇偶校验比特。
70.如权利要求61所述的装置，其中，根据规定的码率，确定具有较高优先级的编码比特与具有较低优先级的编码比特的比率。
71.一种方法，用于去交织在移动通信系统的接收机中通过一个规定的解调技术解调的编码比特，该接收机具有一个由行和列组成的缓冲器，用于写入编码的比特，该方法包括步骤：
在规定的周期多路分接编码比特；
把缓冲器分成具有相等大小的第一写区域和第二写区域；
顺序地把一个多路分接的输出写到第一写区域中和顺序地把另一个多路分接的输出写到第二写区域中；
根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把缓冲器分成第一读取区域和第二读取区域；和
根据具有较高优先级的编码比特与具有较低优先级编码比特的比率，从第一读取区域和第二读取区域中读取编码比特。
72.一种装置，用于去交织在移动通信系统的接收机中通过一个规定的解调技术解调的编码比特，该接收机具有一个由行和列组成的缓冲器，用于写编码的比特，该装置包括：
一个去交织器，用于把缓冲器的使用区分成具有相等大小的第一写区域和第二写区域；顺序地把一个多路分接的输出写到第一写区域中和顺序地把另一个多路分接的输出写到第二写区域中；根据编码比特中具有较高优先级的编码比特与具有较低优先级的编码比特的比率，把该使用区分成第一读取区域和第二读取区域；和根据具有较高优先级的编码比特与具有较低优先级编码比特的比率，从第一读取区域和第二读取区域中读取编码比特。
73.如权利要求72所述的装置，进一步包括一个多路分接器，用于在规定的周期上多路分接解调的比特，并提供多路分接的比特到去交织器。
CNB02159600XA 2001-12-21 2002-12-21 Hsdpa移动通信系统中符号映射的交织装置和方法 Expired - Lifetime CN1274101C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR83064/01 2001-12-21
KR83064/2001 2001-12-21
KR20010083064A KR100584426B1 (ko) 2001-12-21 2001-12-21 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101162998A Division CN100499442C (zh) 2001-12-21 2002-12-21 通信系统中发送和接收数据的设备和方法

Publications (2)

Publication Number Publication Date
CN1433178A CN1433178A (zh) 2003-07-30
CN1274101C true CN1274101C (zh) 2006-09-06

Family

ID=36751711

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB02159600XA Expired - Lifetime CN1274101C (zh) 2001-12-21 2002-12-21 Hsdpa移动通信系统中符号映射的交织装置和方法
CNB2005101162998A Expired - Lifetime CN100499442C (zh) 2001-12-21 2002-12-21 通信系统中发送和接收数据的设备和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005101162998A Expired - Lifetime CN100499442C (zh) 2001-12-21 2002-12-21 通信系统中发送和接收数据的设备和方法

Country Status (5)

Country Link
US (1) US7200792B2 (zh)
EP (1) EP1324527A1 (zh)
JP (1) JP3748550B2 (zh)
KR (1) KR100584426B1 (zh)
CN (2) CN1274101C (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744347B1 (ko) * 2001-10-29 2007-07-30 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 데이터 송/수신장치 및 방법
US7250939B2 (en) 2002-03-19 2007-07-31 Aol Llc Display motion multiplier
US7236480B2 (en) * 2002-06-07 2007-06-26 Sandbridge Technologies, Inc. Method of first interleaving of a two interleaver transmitter
KR100462555B1 (ko) * 2002-07-22 2004-12-17 한국전자통신연구원 채널 가역성을 이용하는 통신시스템에서의인터리빙/디인터리빙 장치 및 그 방법
KR100520159B1 (ko) * 2003-11-12 2005-10-10 삼성전자주식회사 다중 안테나를 사용하는 직교주파수분할다중 시스템에서간섭신호 제거 장치 및 방법
JP4539107B2 (ja) * 2004-02-12 2010-09-08 富士通株式会社 送信装置、ビット配置方法
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US7702968B2 (en) 2004-02-27 2010-04-20 Qualcomm Incorporated Efficient multi-symbol deinterleaver
JP4252596B2 (ja) * 2004-03-03 2009-04-08 三菱電機株式会社 パケット転送装置
RU2007105496A (ru) * 2004-07-14 2008-08-20 Мацусита Электрик Индастриал Ко., Лтд. (Jp) Устройство радиопередачи и способ радиопередачи в системе связи с несколькими несущими
JPWO2006030479A1 (ja) * 2004-09-13 2008-05-08 松下電器産業株式会社 Ｍｉｍｏ−ｏｆｄｍシステムにおけるターボ符号化ビット割当てシステム及びターボ符号化ビット割当て再送信方法
CA2869452C (en) * 2004-10-12 2016-01-19 Tq Delta, Llc Resource sharing in a telecommunications environment
EP1875645B1 (en) * 2005-04-28 2009-01-14 Panasonic Corporation Repetition-dependent mapping for higher order modulation schemes
US20090022079A1 (en) * 2005-05-04 2009-01-22 Fei Frank Zhou Method and apparatus for providing enhanced channel interleaving
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes
JP4846785B2 (ja) * 2006-03-24 2011-12-28 三菱電機株式会社 インタリーブ方法
EP2173071B1 (en) 2006-04-12 2013-06-26 TQ Delta, LLC Packet retransmission and memory sharing
CN101106440B (zh) * 2006-07-14 2011-08-10 中兴通讯股份有限公司 一种混合自动重传请求比特收集和交织的方法和装置
CN100578998C (zh) * 2006-10-31 2010-01-06 华为技术有限公司 高速下行共享信道编码复用方法及系统
US8117514B2 (en) * 2006-11-13 2012-02-14 Qualcomm Incorporated Methods and apparatus for encoding data in a communication network
CN101237388B (zh) * 2007-01-31 2012-02-15 华为技术有限公司 优先级队列配置方法、系统和设备
US8356234B2 (en) * 2007-06-15 2013-01-15 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a mobile communication system
KR101409571B1 (ko) * 2007-06-15 2014-06-23 삼성전자주식회사 이동통신시스템의 데이터 송/수신 장치 및 방법
CN101453292B (zh) * 2007-11-30 2011-09-28 大唐移动通信设备有限公司 信道交织方法及装置
JP2010004416A (ja) * 2008-06-23 2010-01-07 Fujitsu Ltd 移動無線装置
EP2150001B1 (en) * 2008-08-01 2019-10-23 Telefonaktiebolaget LM Ericsson (publ) Technique for rate matching in a data transmission system
WO2010039013A2 (en) * 2008-10-01 2010-04-08 Lg Electronics Inc. Symbol-level random network coded cooperation with hierarchical modulation in relay communication
CN101895374B (zh) * 2010-07-20 2012-09-05 华为技术有限公司 速率匹配方法及装置
JP5908107B2 (ja) * 2011-11-21 2016-04-26 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 層認識のある前方誤り訂正のためのインターリーブ
CN103929271B (zh) * 2014-03-28 2017-04-19 中国科学院自动化研究所 一种lte系统速率匹配的并行实现方法和装置
US20170134126A1 (en) * 2015-11-06 2017-05-11 Qualcomm Incorporated System and method for encoding and decoding header data portion of a frame
US10201026B1 (en) 2016-06-30 2019-02-05 Acacia Communications, Inc. Forward error correction systems and methods
US11296823B2 (en) * 2017-05-30 2022-04-05 Qualcomm Incorporated Priority based mapping of encoded bits to symbols
CN109150199A (zh) 2017-06-17 2019-01-04 华为技术有限公司 一种极化Polar码的交织处理方法及装置
CN109150378B (zh) * 2017-06-16 2021-04-09 华为技术有限公司 一种数据处理方法及数据处理装置
CN110663205B (zh) 2017-06-16 2021-07-09 华为技术有限公司 一种数据处理方法及数据处理装置
US10615913B2 (en) 2017-09-13 2020-04-07 Ciena Corporation Forward error correction with compression coding
CN109787707B (zh) * 2017-11-10 2021-05-18 华为技术有限公司 交织方法和交织装置
US20200403640A1 (en) * 2018-01-12 2020-12-24 Lg Electronics Inc. Method for performing interleaving and interleaver
US10505676B1 (en) 2018-08-10 2019-12-10 Acacia Communications, Inc. System, method, and apparatus for interleaving data
US10644835B1 (en) * 2018-10-12 2020-05-05 Samsung Electronics Co., Ltd. System and method for interleaving distributed CRC in polar codes for early termination
KR102478169B1 (ko) 2020-04-03 2022-12-16 한국전자통신연구원 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템
WO2022263590A1 (en) 2021-06-18 2022-12-22 Signify Holding B.V. A method to facilitate adaptive bit loading by insertion of dummy bits prior to interleaving

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689439A (en) * 1995-03-31 1997-11-18 Lucent Technologies, Inc. Switched antenna diversity transmission method and system
CA2277474C (en) * 1997-11-10 2004-04-06 Akira Shibutani Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
WO2000064058A1 (fr) * 1999-04-16 2000-10-26 Fujitsu Limited Codeur et decodeur
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
JP2001332980A (ja) 2000-05-19 2001-11-30 Sony Corp インタリーブ装置及びインタリーブ方法
KR100539862B1 (ko) 2001-04-04 2005-12-28 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 데이타 송/수신장치및 방법
US7068701B2 (en) * 2001-04-16 2006-06-27 Motorola, Inc. Data transmission and reception within a spread-spectrum communication system
US7260770B2 (en) * 2001-10-22 2007-08-21 Motorola, Inc. Block puncturing for turbo code based incremental redundancy
WO2003040920A1 (en) * 2001-11-05 2003-05-15 Nokia Corporation Partially filling block interleaver for a communication system

Also Published As

Publication number Publication date
CN100499442C (zh) 2009-06-10
CN1433178A (zh) 2003-07-30
US7200792B2 (en) 2007-04-03
EP1324527A1 (en) 2003-07-02
KR20030052923A (ko) 2003-06-27
KR100584426B1 (ko) 2006-05-26
US20030120995A1 (en) 2003-06-26
JP2003224615A (ja) 2003-08-08
CN1770675A (zh) 2006-05-10
JP3748550B2 (ja) 2006-02-22

Similar Documents

Publication Publication Date Title
CN1274101C (zh) Hsdpa移动通信系统中符号映射的交织装置和方法
CN1206829C (zh) 码分多址移动通信系统中发送和接收数据的设备和方法
CN1113295C (zh) 错误校正编码方法及其设备
CN1136660C (zh) 串行链接卷积码编码器及其中的交错器和交错方法
CN1213561C (zh) 利用混合自动重复请求发送或接收数据分组的方法
CN1306781C (zh) 在vsb发送系统中具有增强型多路复用数据的数字发送系统
CN1256812C (zh) 透平编码器和信道编码方法
CN1314222C (zh) 在码分多址通信系统中信道编码和多路复用的设备和方法
CN1160918C (zh) 在移动通信系统中传输分组数据
CN1553602A (zh) 移动通信系统中插入填充比特的设备和方法
CN1136663C (zh) 用于通信系统的交织/解交织设备和方法
CN1655491A (zh) 使用比特排列方法的传输装置
CN1430362A (zh) 移动通信系统中用于分组重发的方法和发送/接收设备
CN1434647A (zh) 码分多址移动通信系统中数据重发和解码的装置及方法
CN1422021A (zh) 在移动通信系统中用于分组重发的发送/接收装置和方法
CN1960357A (zh) 多载波数字移动多媒体广播系统及其数字信息传输方法
CN1379561A (zh) 在cdma移动通信系统中传输/接收数据的系统和方法
CN1258887C (zh) 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法
CN1314750A (zh) 基于时空分组编码的发送天线分集编码方法和分集发送机
CN1376000A (zh) 利用自动重复请求通过反向链路重发数据的方法
CN1960358A (zh) 一种多载波数字移动多媒体广播的数字信息传输方法
CN1309196C (zh) 传输方法
CN1402459A (zh) 符号映射传输格式组合指示符位的设备和方法
CN1520045A (zh) 通信系统中的交织器和交织方法
US20100197302A1 (en) Techniques for extracting a control channel from a received signal in a wireless communication system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060906