CN1258887C - 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法 - Google Patents

使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法 Download PDF

Info

Publication number
CN1258887C
CN1258887C CNB008135444A CN00813544A CN1258887C CN 1258887 C CN1258887 C CN 1258887C CN B008135444 A CNB008135444 A CN B008135444A CN 00813544 A CN00813544 A CN 00813544A CN 1258887 C CN1258887 C CN 1258887C
Authority
CN
China
Prior art keywords
bit
data
code sign
register
interleaver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008135444A
Other languages
English (en)
Other versions
CN1377522A (zh
Inventor
R·森宁
G·胡尔曼－波洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1377522A publication Critical patent/CN1377522A/zh
Application granted granted Critical
Publication of CN1258887C publication Critical patent/CN1258887C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明涉及用于存储代码符号和附加控制信息到通信系统的编码器的处理装置中的方法。具体地，本发明涉及存储代码符号连同附加控制信息到交织器的交织存储器(IM)。按照本发明，组合装置(COM)把形成各个代码符号的各个数据比特(I，Q)与它们相关的控制比特组合成预定数目(K)比特的控制信息/代码符号数据字。控制信息/代码符号编码装置(CI/CS-ENC)把控制信息/代码符号数据字编码成较小数目比特的编码数据字。具有较小数目比特的这个数据字被存储在交织存储器(IM)的特定的存储单元。

Description

使用符号和附加信息的编码存储来 交织输入数据比特序列的交织器和方法
                        技术领域
本发明涉及用于交织每个都包含多个数据比特的代码符号连同附加信息的数据比特的输入数据比特序列的交织器，所述附加信息具体是控制信息，包含多个控制比特，表示用于每个代码符号的控制功能。本发明也涉及用于交织这样的数据比特序列的方法。而且，本发明涉及其中代码符号连同控制信息一起被处理的发射机。
因此，一般地，本发明涉及连同附加控制信息一起处理数据符号。虽然在只有一个用户信道要考虑时数据信息连同控制信息一起贮存是相对较简单的，但当有大量用户信道(提供用比特计的数据信息)要与控制信息相组合以及要在发送以前被存储时，发射机中的贮存问题变得相当严重。
                        背景技术
数据信息必须在发送之前与控制信息相组合的事实是一个通常与电信系统有关的共同问题。具体地，当大量用户信道需要被处理时(这正是CDMA系统中的情形)，这个问题变得很严重。可应用本发明的CDMA系统的基站收发信台BTS总的被显示于图1。
概要地，图1的方框图显示CDMA系统的基站收发信台BTS，它包括基带发射机TX，基带接收机RX和HF(高频)区。在发射机TX中，例如用户数据以ATM分组形式通过ATM交换机和相应的接口ATM IFX/IFC被输入到信道编码器单元ENC。编码的(以及也是交织的)数据然后由基带发射机单元BBTX进行调制和扩展。调制的数据然后在单元TRX-DIG中被滤波和被变换成模拟信号，在单元TRX-RF中被上变频到想要的载波频率，以及被功率放大器单元MCPA放大，最后通过双工滤波器发送到天线ANT。
在高频区的接收部分，在每个扇区中共同使用两个天线(分集接收)来接收信号，该信号然后在单元LNA中被放大，在单元TRX-RF中被下变频，在TRX-DIG中被A/D变换和被滤波。然后，数据被接收机单元BBRX中的RAKE接收机/解扩器解调，同时在单元BBRA中检测和解调随机接入信道(由中间滤波器单元BBIF分支)。用户数据然后在译码器单元DEC中被译码，以及通过ATM接口ATM IFX/IFC发送到ATM交换机。
在CDMA基站收发信台BTS中，比特交织和去交织分别在基带发射机TX的编码器ENC中和在基带接收机RX的译码器DEC中完成。
图2显示编码器ENC的功能性总览，其中各个用户信道US1，US2，US3的多个数据作为包括各个数据比特序列的顺序分组在②处被输入到ATM接口现场可编程门阵列FPGA ATM-IN。在FPGACCOD-TCH中进行信道编码后，在③处在FPGA INTER-MOD中执行交织。也就是，在图2上，在②处，NUSCH个用户信道(例如多到300个不同的信道)输入用户数据US，而用于控制所述数据比特序列的传输的控制信息CI在数字信号处理器DSP①处被输入，或通常由FPGA INTER-MOD③输入。数据比特加它们相关的控制信息在FPGA调制器FPGA INTERMOD③中通过使用在④处所示的3个RAM的存储器装置和接口FPGA RAM-IF1而被交织和时间对准。交织的和时间对准的数据然后通过FPGA BBTX-OUT⑤被发送到基带发射机单元BBTX。
因此，除了信道编码与交织以外，图2的编码器ENC把来自用户信道US1，US2，US3…的数据符号与控制信息CI相组合，此后组合的信息被提供到基带发射机单元BBTX。
数据比特是以代码符号的形式提供的，代码符号代表数字调制方案(诸如QPSK或16QAM)的字母表的一个单元。与每个代码符号有关的控制信息被使用来控制基带发射机单元BBTX内的其它处理部件。通常BBTX单元把每个代码符号扩展到共同的码片速率，以及执行与CDMA代码的乘法和用特定的发射功率加权。
而且，在这样的发射机中，用户信道的数据信息以单个帧被发射。当存在几个用户信道时，诸如通常在移动无线通信系统中的情形，则几个用户信道每个提供数字数据信息，该信息要被插入到在基站的发射机和移动台之间的无线链路上的特定帧中。每个数据帧可以包括顺序地到达的几个用户信道的数据分组。在代码符号被形成和对于所有的用户信道并行地提供到单元BBTX的CDMA调制器之前，每个分组被分开地编码和交织。对CDMA调制器的并行处理是必须的，因为CDMA技术中，所有的信道在传输之前被相加在一起。
因此每个分组包含属于一个用户信道的预定数目的数据比特(例如Mi比特)的数据比特序列。从每个分组中输入数据比特序列形成的各个代码符号可以包含例如N＝2个数据比特，代表QPSK调制的4个可能的状态(即，一个I比特和一个Q比特)，以及控制信息CI可以包含例如L＝4个控制比特，表示对于相应的代码符号的特定控制功能。
如上所述，在图2上，各个用户信道US1，US2，US3，...的多个数据作为包括各个数据比特序列的顺序分组在②处被输入。然后在FPGA INTER-MOD③和存储器装置④中执行交织。此外，控制信息CI被输入到DSP①。替换地，DSP①或甚至FPGA③本身可以生成控制信息CI。控制信息与数据比特相组合，以及还在FPGA③连同在④处所示的3个RAM的存储器装置中被交织和被时间对准。具有代码符号形式的数据比特(代表数字调制方案的一个状态)连同相关的控制信息一起然后通过FPGA BBTX-OUT⑤被发送到基带发射机单元BBTX。
虽然图1，2显示CDMA发射机的特定的结构，但一般地，使用按帧处理数据分组的数字发射机可概括地显示于图3。也就是，数据源DS把具有分组形式的数字数据US提供给信道编码器CC。信道编码器CC可以是卷积编码器，然而，也可以使用其它码，例如块码，涡轮码(tubro code)等等。如果编码器是卷积编码器，则它利用由编码器多项式预先规定的特定的比率和约束长度。例如，图1，2的信道编码器ENC使用具有比率r＝1/2和约束长度c＝9的卷积编码器。
由信道编码器CC输出的信道编码的数字数据再次是数据分组，包括含有Mi个数据比特的数据比特序列BS。
从数据比特序列的各个数据比特，根据所使用的数字调制方案，构成每个包含N个数据比特的代码符号。写/读装置W/R包含选择装置SM，用于从输入的数据比特序列BS中提取或选择数据比特，它们各自互相从属，以便形成这样的代码符号。
在组合装置COM中，代码符号与它们的相应的控制信息CI相组合(例如见图4)。然后，控制信息和代码符号作为数据比特序列被提供到交织器，后者包括用于执行交织的交织存储器IM。交织是移动通信系统中重要的处理步骤，用来更容易地补偿由平衰落引入的错误。
写/读装置W/R包括写装置WM，它把与控制信息相组合的代码符号写入到交织存储器的存储器单元，以及读装置RM，它按照交织方案读出所存储的信息。包含特定数目Mi/N的代码符号的交织的数字数据序列BS′被输出到基带发射机单元BBTX的数字调制器MOD，后者执行交织的代码符号的调制。例如，如果调制器使用QPSK调制，则把比特作为包含两个比特的代码符号(即，一个I比特和一个Q比特)提供到调制器。图1所示的CDMA发射机TX在调制器BBTX中使用QPSK调制。然而，可以使用其它的数字调制方案，它们需要供应包含不同数目的数据比特的代码符号。例如，16QAM方法需要每个四比特的代码符号，以及4QAM方法需要每个二比特的代码符号。
也可从图3上看到的，控制信息连同代码符号一起由读装置RM从交织存储器IM读出，以及例如被提供到调制器MOD。例如，控制信息的控制比特可以表示帧开始FS，时隙开始SS，标记MA和/或用于各个代码符号的电源比特PW。具体地，电源比特PW是由调制器MOD使用的重要的控制信息。虽然图3只显示控制信息提供到调制器MOD，但这个信息当然也可以在发射机的其它单元中被使用。
正如参照图3描述的，基带发射机TX的编码器ENC包括信道编码器CC，组合装置COM，以及由交织装置IM和写/读装置W/R组成的处理装置。然而，在组合装置COM中组合控制信息和代码符号后，处理装置也可以根据在发射机中对于具体的调制技术想要的具体处理而采取不同的形式。然而，传统上，控制信息(即控制比特)和代码符号在处理装置中分开地被处理。
本发明不应当限于具体的CDMA系统或图1，2，3所示的发射机，而是任何其它处理方案可应用于本发明，只要需要一起处理控制信息和代码符号各自的数据比特的话。
控制信息和代码符号的贮存问题
在处理装置中处理代码符号和控制比特的过程中，常常需要至少执行信息在处理装置的存储器中的中间贮存，例如由于交织处理。这样的贮存要求例如可以由交织存储器IM来满足。
虽然在传输之前如何存储数据信息连同控制信息的问题是在只考虑一个用户信道时已经出现的一般的问题，但是，当然，在如图1，2，3所示处理很多用户信道时(例如，多到300个)这个问题会变得非常严重。在一个帧的每个时间间隔内(例如T＝10ms)要被处理的数据量变得非常大。所以，对执行信道编码、比特交织和时间对准的处理时间和/或存储器的需求会是非常过分的。
图4显示在存储器中，例如在图2所示的RAM存储器或在图3所示的交织存储器IM中，数据比特连同控制比特的常规贮存。这样的组合的贮存是通过传统的组合装置COM达到的，正如图3所示的。数据比特和相关的控制比特按行列出，其中每行由地址来标识。如果大量用户信道的数据必须被存储，则优选地在把数据存储到RAM之前形成代码符号，以及把控制比特与这样的代码符号相组合。只要控制信息是与通过空中接口最后发送的代码符号有关的，这就是有可能的。所以，在一行上的一组两个数据比特代表要被发送的数据比特序列的一个代码符号。
如图4的例子所显示的，每个数据符号(包括两个数据比特)连同包含控制信息的四个控制比特一起被使用，以及如果存储器位置只有4比特的预定的宽度，则6比特的完整的信息不能被存储在其中，因此，控制信息和数据符号必须被存储在不同的存储器单元(或不同的存储器)。
另外，如果许多用户信道的数据符号和大量控制信息必须被存储，则必须有大存储器，即：大的地址空间和每个地址许多比特。因为可能希望为尽可能多的用户信道存储数据符号连同控制信息而同时保持RAM尺寸和RAM数目为很小，所以存储器应当被配置成使得尽可能多的存储器位置是可供使用的。例如，64kbit存储器可被配置成具有4比特宽度的16kbit的地址空间，而同样的存储器只具有8比特宽度的8kbit的地址空间。因此，如果特定长度的数据符号要连同大量控制信息一起被存储，则显然必须使用大的存储器或更多的存储器，或在预定尺寸的存储器中只可处理少量的用户信道。
图5显示代码符号等的每个比特d0，d1...传统上是如何被存储在交织存储器IM(或通常在处理装置的存储器)的分开的存储单元IM00，IM01的。已经分开存储数据符号的每个单比特，因此需要大的存储器。然而，如果还需要把控制比特连同数据比特一起存储在交织存储器中，则当然情形会变得更严重。而且，大的存储器自然会增加到这个存储器的读/写存取时间，这正如下面说明的。而且，如果控制信息(比特)属于要被发送的各个代码符号以及每个输入数据比特被分开地存储，则控制信息必须被存储N次(例如，对于QPSK，N＝2)。
包括M个数据比特d0，d1...dM-1的输入数据比特序列BS的典型的交织被显示在图5上。图5显示交织矩阵IM(即，在交织存储器中)，它对于执行数据比特的交织是逐行写入和逐列读出的。假设输入数据比特序列BS包含M个数据比特，而每个比特被存储在它本身的存储单元中，则交织矩阵IM必须在交织存储器IM中具有至少M个存储单元IM00，IM01，等等。列数Nw和行数NR实际上取决于交织深度，这里表示为在写数据比特跳到下一行之前的列的数目。交织深度在交织器中常常是预先规定的，如果交织深度是Nw，则M个数据比特的贮存需要NR＝[M/Nw]行。
传统上，如图5所示，输入数据比特序列BS的每个数据比特di被存储在由各个行和列地址规定的一个存储单元IMnw，nr，nw＝0，1，2...Nw-1，以及nr＝0，...NR-1。如上所述，交织过程本身包含往和从图5的交织矩阵写和读的过程。当处理是按帧的方式执行时，对于所有信道的每个过程(写或读)必须在一个帧的时间间隔内完成，但两个过程必须足够快以便能够在一个帧的时间间隔内处理系统中所有用户的大量的数据分组，即使用户信道US的数目是非常大时。
例如，在图5，一个分组的所有的数据比特从第0行开始逐行地被写入，以及所有的输出比特从第0列开始逐列地被读出。假设比特交织矩阵的维数是M＝NR*NW(列数*行数)，则交织矩阵必须在一个帧的预定的时间间隔内被包含在一个帧中的数据比特序列完全填充。此后，该过程在下一个帧重复进行，再次从第0行开始。所以，在上述的10ms的时间间隔内，每个矩阵必须被访问(写入或读出)NR*NW次。当分组顺序到达时这个写入或读出也顺序地完成。
在读出期间的传统的方法中，读装置RM把作为由数字调制方法所需要的代码符号的数据比特输出到调制器MOD。例如，读装置RM可以在两个读周期之后通过访问它的相应的两个分开的存储单元而组合比特d0和dNw，然后把该比特作为代码符号提供到调制器MOD。
将会看到，如果用户信道数目很大，则因为所有的交织器矩阵被顺序地访问，所以相当大的时间量被使用来读和写。当使用大量用户信道时或当输入数据分组包括很大数目M的数据比特时，访问矩阵的时间以及用于贮存矩阵的贮存需求因此会非常大。如果例如每个数据分组具有M个比特以及U个分组在一个帧内到达，则总的比特数目或者是U*M个比特(当每个分组具有相同的长度时)，或者是
Figure C0081354400131
个比特(当分组具有不同的长度时)，对于u＝1...U。
虽然为了说明起见图5只显示数据比特d的贮存，但是当然，如果包含M个数据比特的输入数据比特序列被扩展成也包括分别对于图4所示代码符号的每个数据比特的多个控制比特，则关于贮存需求的情形变得更严重。
现有技术文件DE 42 19 400 A1涉及到数字无线传输以及揭示了包含控制比特与数据比特组合的信息块在卷积编码器中经受卷积编码。卷积编码的信息块然后被提供到交织器，在其中它们被交织。
                        发明内容
如上所述，一般地或具体地，对于CDMA系统，要被发送的每个代码符号连同它的相关的控制信息一起被存储。如果对于每个代码符号，控制信息相当大，则存储单元的宽度可能是不够的(当需要预定的地址空间时)，因为每组控制比特必须连同它的相关的数据比特一起(即，以代码符号的形式)被存储。在具有大量控制比特的情形下，存储器不能提供每个地址足够数目的比特，这样，必须执行附加的读/写存取，这额外地增加存取时间和存储器需求。换句话说，如果存储单元的宽度是足够的，则RAM可能没有足够的地址空间，即没有足够数目的可寻址的存储单元，来处理所有用户信道的所有数据。
所以，本发明的目的是提供允许以高处理速度贮存和传输大量用户信道的代码符号连同它的相应的控制信息而不需要处理区中的大存储器的交织器、发射机、和方法。
本目的是通过用于交织M个数据比特的输入数据比特序列的交织器解决的，该数据比特序列包括代码符号，每个包含数目N的数据比特，连同控制信息，该控制信息包含数目L的控制比特，表示对于每个代码符号的特定状态，该交织器包括组合装置，用于把每个代码符号的各自的N个数据与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；控制信息/代码符号编码装置，用于把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及交织存储器，用于把所述编码的数据字存储在它的存储单元中。
该交织器还包括写/读装置，用于把所述编码数据字按行方向写入到在特定的存储单元的、所述交织存储器内的交织矩阵，和用于按列方向从所述交织矩阵读出所述编码数据字，以及控制信息/代码符号译码装置，用于按照与所述预定的编码方案相反的方案把从所述交织存储器的所述交织矩阵读出的所述K比特数据字译码成所述N比特代码符号和所述L比特控制比特。L＝4和N＝2，其中所述控制比特表示对于由所述2个数据比特组成的代码符号的帧开始，时隙开始，标记，电源比特。一个控制比特表示所述代码符号的发送电源接通/关断控制。每个存储单元分别存储一个数据字，包含由所述写/读装置的选择装置从所述输入数据比特序列中选择的预定数目N的数据比特和所述控制比特的所述编码的组合。M数据比特的所述输入数据比特序列包含数据比特组，每组包括预定数目的比特，是通过在所述交织存储器之前的卷积编码器中使用预定的编码率来卷积编码各个数据比特而得到的。
所述交织存储器具有Nw×NR/K个存储单元，用于存储所述编码数据字的K个数据比特，其中Nw表示相应于交织深度的列数，K表示形成一个所述数据字的预定数目的数据比特，以及NR/K表示在所述交织存储器中的行数。
所述写/读装置包括选择装置，用于通过从输入数据比特序列的第[nw+(n-1)Nw+nRNw·N]位置处选择N个相应数据比特而构建代码符号，其中n＝1，2...N表示代码符号的第n个数据比特，nw＝0，1...Nw-1表示通过对代码符号与附加的控制比特进行组合编码而得到的数据字在交织矩阵中的列地址，以及nR＝0，1...(NR/K)-1表示该数据字在交织矩阵中的行地址。
所述选择装置从所述输入数据比特序列中选择用于所述代码符号的数据比特，以及把所述选择的代码符号数据比特提供到所述组合装置，以及对于每个代码符号的N＝2数据比特和偶数Nw包括：两个移位寄存器库，每个包括长度Nw的第一和第二移位寄存器，其中所述输入数据比特序列的偶数和奇数编号的数据比特分别被存储在所述第一和第二移位寄存器库的所述第一寄存器；选择/写装置，用于在每个写周期交替地从第一和第二寄存器库的第一寄存器选择最低有效比特位置和Nw/2位置的2个数据比特以及用于把所述2个选择的比特作为一个代码符号提供到所述组合装置，以便与所述各个控制比特相组合；移位装置，用于把在上一个写周期被读出的寄存器和寄存器库的第二寄存器移位，而同时把下一个输入数据比特序列的下一个奇数和偶数比特读入到每个寄存器库的各个第二寄存器；以及其中在Nw个交替的数据比特选择和移位周期后每个库中的寄存器的功能被倒置，使得在每个库中响应的第二寄存器被用作第一寄存器，而第一寄存器被用作为第二寄存器。
所述选择装置从所述输入数据比特序列中选择用于所述代码符号的数据比特，以及把所述选择的代码符号数据比特提供到所述组合装置，以及对于每个代码符号的N＝2数据比特和奇数Nw包括：两个移位寄存器库，每个包括长度Nw的第一和第二移位寄存器，其中所述输入数据比特序列的偶数和奇数编号的数据比特分别被存储在所述第一和第二移位寄存器库的所述第一寄存器；选择/写装置，用于在每个写周期交替地从第一库的第一寄存器的最低有效比特位置和从第二库的第一寄存器的中心位置，或从第一库的第一寄存器的中心位置和从第二库的第一寄存器的最低有效比特位置选择2个数据比特，以及用于把所述2个选择的比特作为一个代码符号提供到所述交织存储器的各个存储单元；移位装置，用于把在上一个写周期被读出的两个寄存器和还没有读出的、寄存器库的寄存器移位，而同时把下一个输入数据比特序列的下一个奇数和偶数比特读入到每个寄存器库的各个第二寄存器；以及其中在Nw个交替的数据比特选择和移位周期后每个库内的寄存器的功能被倒置，使得在每个库中响应的第二寄存器被用作第一寄存器，而第一寄存器被用作为第二寄存器。本目的也是通过用于发送M个数据比特的数据比特序列的发射机解决的，该数据比特序列包括代码符号，每个包含数目N的数据比特，连同控制信息，该控制信息包含数目L的控制比特，表示对于每个代码符号的特定状态，该发射机包括组合装置，用于把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；控制信息/代码符号编码装置，用于把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及处理装置，用于按照所述编码的数据字的控制信息处理它们的所述代码符号。
所述处理装置包括调制装置，用于按照由各个控制比特表示的、代码符号的特定状态调制所述译码的代码符号。
而且，本目的是通过用于交织M个数据比特的输入数据比特序列的方法解决的，该数据比特序列包括代码符号，每个包含数目N的数据比特，连同控制信息，该控制信息包含数目L的控制比特，表示对于每个代码符号的特定状态，该方法包括以下步骤：把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及把所述编码的数据字存储在存储器的存储单元中。
把所述编码数据字按行方向写入到在特定的存储单元处的所述交织存储器内的交织矩阵和按列方向从所述交织矩阵读出所述编码数据字，以及按照与所述预定的编码方案相反的方案把从所述交织存储器的所述交织矩阵读出的所述K比特数据字译码成所述N比特代码符号和所述L比特的控制比特。
按照由各个控制比特表示的、代码符号的特定状态处理译码的代码符号。
L＝4和N＝2，其中所述控制比特表示对于由所述2个数据比特组成的代码符号的帧开始，时隙开始，标记，电源比特。
一个控制比特表示所述代码符号的发送电源接通/关断控制。
本目的也是用于发送M个数据比特的数据比特序列的方法解决的，该数据比特序列包括代码符号，每个包含数目N的数据比特，连同控制信息，该控制信息包含数目L的控制比特，表示对于每个代码符号的特定状态，该方法包括以下步骤：把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；按照所述编码的数据字的控制信息处理它们的所述代码符号；以及发送所述处理的代码符号。
本发明特别提供的主要优点在于，在给定的贮存装置中的每个存储单元的宽度可以保持为很小。
按照本发明的第一方面，组合装置被使用来把每个代码符号的数据比特与相关的控制比特组合成控制信息/代码符号数据字。控制信息/代码符号编码装置按照预定的编码方案把这个数据字编码成较少比特的数据字。这个编码的数据字然后被存储在处理区中使用的存储器的存储单元中。所以，不使用更多的、具有较大的数据宽度和较少的可寻址的存储器空间的RAM，而是按照本发明的数据符号和控制信息将被编码而使用可提供的比特宽度。也就是，与在一个可寻址的存储单元只存储控制比特(例如，四个比特)连同一个数据符号(例如，一个符号的两个比特)相反，本发明是基于组合(编码)数据比特连同控制比特，以及特定的组合(编码)表示专用于各个代码符号的特定的控制功能。因此，RAM的每个存储单元的较小的比特宽度可被使用，从而导致对发射机中放松的存储器要求。
在组合数据比特和控制比特以及把该组合编码成较小数目比特的数据字后，可以使用其每个存储单元具有较小数目的比特的存储器。这意味着，使用预定尺寸的存储器，每个存储单元只需要提供较少的比特，因此得到较大的地址空间。
按照本发明的第二方面，通过编码与控制比特相组合的数据比特而得到的数据字被存储在存储器的一个单个存储单元。因此，每个存储单元包括编码的实体，它将代码符号以及控制信息表示为一个字。因此，防止对于一个符号必须使用一个以上的存储单元。
把按照本发明的编码原则应用到编码器的处理装置或交织器(或更一般地，发射机)后，当写入到交织存储器的存储单元时，按照本发明的优选的交织器包括组合装置和编码装置，而当由读出装置从交织存储器读出时，译码装置被提供来译码各个数据字。有利地，分开的代码符号和控制比特可被提供到调制器，调制器根据控制比特，例如对于各个代码符号的特定的电源设置，对各个代码符号执行特定的处理。
此后，将参照本发明的实施例(如在附图中显示的和在下面的说明中更具体地解释的)说明本发明。
                       附图说明
在图上：
图1显示其中可以应用本发明的CDMA基站收发信台BTS的原理的总览；
图2显示图1所示的编码器块ENC的总览；
图3显示按照现有技术的数字发射机的原理性方框图，概略地显示被安排在信道编码器CC与数字调制器MOD之间的交织存储器IM；
图4显示按照现有技术的、存储器中数据比特与控制比特的存储；
图5显示按照现有技术的、交织矩阵中代码符号的存储；
图6显示按照本发明的交织器、编码器和发射机的实施例，具体包括按照本发明的编码装置CI/CS ENC和译码装置CI/CS DEC；
图7显示数据比特与控制比特的创造性编码，以及按照本发明的、在存储器中的相关的控制功能；
图8显示当在编码装置CI/CS ENC中编码数据时用于组合控制比特FS，SS，MA，PW连同数据比特Q，I的具体的例子；
图9显示与图8相似的编码表，具体地显示在图6所示的交织存储器IM的输出端处译码装置CI/CS-DEC的译码功能；
图10显示在交织矩阵中数据的贮存，其中存储的数据字是各个代码符号(N个数据比特)与控制比特编码的结果；
图11a显示交织存储器IM中的项目，其中每个项目表示对于N＝2和Nw＝4的情形，形成从输入数据比特序列选择的代码符号的各个数据比特的数据比特位置(控制比特未在图11a上显示)；
图11b类似于图11a地显示对于N＝4和Nw＝4的交织矩阵的项目；
图11c显示对于N＝2和奇数Nw＝7的交织矩阵的项目；
图12显示用于从输入数据比特序列选择代码符号的写/读装置W/R的实施例；
图13a显示图12所示的移位寄存器SHR的实施例，包括对于N＝2和偶数Nw的情形的两个寄存器库b0，b1，也将选择装置的实施例显示为开关装置SW1，SW2；
图13b显示图12所示的移位寄存器SHR的实施例，包括对于N＝2和奇数Nw的情形的两个寄存器库b0，b1(这里Nw＝7)；以及
图14显示使用图13a所示的寄存器库的、本发明的交织方法的实施例的流程图。
在图上，相同的或相似的参考数字到处都表示相同的或相似的部件或步骤。此后，首先将参照图6说明本发明的组合和编码原理。然而，应当看到，本发明既不限于图1，2所示的CDMA系统，本发明也不限于特定的数字调制方案的情形，诸如QPSK，16QAM等等、
在原理上，本发明既不限于按帧提供输入数据比特序列，也不限于必须具有相同长度的各个接连的帧，因为可以按照输入数据比特序列的任意长度实行交织。另外，交织深度不一定必须是偶数。
                    具体实施方式
图6显示类似于图3的配置的编码器ENC。一般地，按照本发明的、用于发送对于每个用户信道的M个数据比特的数据比特序列BS的编码器，其中数据比特序列包含数目N的数据比特的代码符号连同数目L的控制比特的控制信息CI，表示对于每个代码符号的控制功能，该编码器包括组合装置COM，控制信息/代码符号编码装置CI/CS-ENC，以及处理装置，用于处理在编码的数据字中组合的、带有其控制信息的代码符号。编码器ENC还可包括编码器CC。
处理装置可以由交织存储器IM、写/读装置W/R，以及控制信息/控制符号CI/CS译码器DEC组成。
包含这样的编码器的发射机TX包括组合装置COM，编码器CI/CS-ENC，以及处理装置，用于处理控制信息/代码符号编码装置CI/CS-ENC以及如参照图1说明的调制器BBTX的输出。
应当看到，本发明的原理在于，相对于处理控制比特和数据比特的组合装置COM与编码器CI/CS-ENC，而特定的交织存储器IM以及译码器CI/CS-DEC是关系到包括如图6所示的交织和译码的特定处理的处理装置的优选实施例。
如图6所示，写/读装置W/R的选择装置SM从包含M个数据比特的输入数据比特序列BS选择代码符号。下面描述如何能够完成该选择的优选实施例。写装置WM把由编码装置CI/CS ENC形成的数据字写入交织存储器IM，以及读装置RM从交织存储器IM读出数据字。
每个包含数目N的数据比特的代码符号连同控制信息CI(即，对于各个代码符号的控制比特)一起被输入到组合装置COM。如上所述，这样的控制比特可以表示帧开始FS，时隙开始SS，标记MA或用于代码符号的电源比特PW(这些控制比特的组合也是可能的)。控制信息CI通常是由收发信台的中央处理单元输入和确定的。然而，希望连同代码符号一起发送这样的控制信息CI(如图4和图7所示)。
组合装置COM把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字。正如在图7上看到的，数据比特与控制比特的组合规定要执行的特定的功能。想法是控制比特和数据比特不是互相分开地处理，而是以组合的方式处理，即，被编码为表示特定功能的特定的数据字。因此，更多的信息可被存储在编码的数据字中，而无论如何，存储器的宽度不必被扩展。
图7显示在每行中由组合装置形成的L+N比特的各个数据字。在这个组合过程后，控制信息/代码符号编码装置CI/CS-ENC把L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N。正如已在图7上表示的(以及在图8上更详细地显示)，仅在对于L+N比特的可能情形的总数目等于或小于可提供数据宽度的2数据宽度时，编码以减小比特数目是可能的。也就是，把控制比特和数据比特组合成一个数据字和了解不是L+N比特的所有组合都可能，会允许把数据字编码成具有较小数目的比特的数据字(或某些情形可以相同地处理)。
如果这个组合装置和控制信息/代码符号编码装置CI/CS-ENC被使用来提供数据字作为加到交织存储器IM的输入，则交织存储器IM在它的特定的存储单元中存储编码的数据字，正如下面更详细地描述的。
译码装置CI/CS-DEC优选地再次把读出的数据字按照预定的编码方案的相反方案译码为代码符号和控制比特。优选地，调制器MOD然后使用译码的控制比特，以便对读出的和译码的代码符号进行特定的处理。
正如下面说明的，使用装置COM，CI/CS-ENC，交织存储器IM和装置CI/CS-DEC的交织器的优选实施例把分别包含代码符号和它的相关控制比特的编码组合的一个数据字存储在交织存储器IM的每个存储单元。
发射机的优选实施例也包括卷积编码器，数据比特序列被输入到该卷积编码器，以及卷积编码器输出数据比特组，每个组包括在所述交织存储器IM之前的卷积编码器CC中使用预定的编码率(例如，r＝1/2)卷积编码各个数据比特而得出的预定数目1/r的比特。通过由卷积编码器CC并行供给数据比特，用于从输入数据比特序列BS中选择代码符号的选择过程可被加速，正如在图13a中更详细地看到的。
图8显示类似于图7的、如何执行代码符号和控制比特FS，SS，MA，PW的组合和编码的例子。在图8上，N＝2个数据比特(即，对于QPSK调制的两个数据比特，I，Q)连同L＝4控制比特一起被组合成包含K＝4比特的一个数据字。正如在图8上看到的，通过比特行FS，SS，MA，PW(控制比特)和I，Q(代码符号)的编码，对于一个代码符号的功能作用的更复杂的信息可被压缩为较少的比特。
显然，如果控制比特FS，SS，MA，PW没有编码地被存储，则可以表示64(26＝2N+L)个不同的可能性。这64个可能性在进行编码的情形下当然不能被保持。也就是，如果64个组合的某些组合实际上不使用或是冗余的，则才可能通过编码减小到4比特。然而，如果已经了解某些组合是不必要的，则由于编码，总共只有四个比特便足够了。这仅仅是在64个可能的控制比特和代码符号组合中某些组合完全不出现的情形，或如果两个或多个情形可被组合成一个情形(见图8上的“X”不关心)下。因此，比特数目K由例如
Figure C0081354400221
确定，如果Nu表示不使用的或是冗余的组合的数目。
列“编码的数据值(十六进制表示法)”表示通过编码由2个代码符号和4个控制比特形成的6比特而得到的编码的数据字。正如所看到的，即使I，Q的每个组合有相关的控制信号的组合(例如，见对于编码的数据字4，5，6，7的行，其中SS和PW都是“1”)，对于单个代码符号的16个不同的控制功能也可被编码成(如用十六进制表示法来表示)仅仅四个比特(16个数据字)。尽管在编码的数据字中只使用4比特，但仍旧规定了其中Q，I可以是任意但仍旧有特定的控制功能与它相关的功能(参见例如，十六进制数值C，D，E和F)。因此，用“X”表示的这些比特对于数据字的形成是不相关的。
然而，正如从图8看到的，没有必要使用6个数据控制比特的所有的组合，因为事实上，数据比特和控制比特的组合可被编码成较小数目比特的编码数据字，这里K＝4，用于覆盖最大16个可能性。6比特到4比特的减小，降低了存储器空间的需求(以及可能还有存储器存取时间)，正如上面已经说明的。编码数据字的优选的贮存是使得K比特的完全编码数据字被存储在一个存储单元，因为交织存储器IM中(或实际上在编码器或发射机的处理装置的任何存储器中)的每个存储单元具有允许存储一个以上比特的预定宽度。这将参照图10，11和12进一步扼要地说明。
使用用于处理代码符号连同控制比特的处理装置的发射机和编码器的配置可以从编码得到好处，如图8所示。所以，本发明并不具体地限于关于交织的使用法和贮存需求，虽然交织器是本发明的优选实施例。
对于优选的交织器，图9显示在交织存储器IM的输出端处提供的译码装置CI/CS-DEC的功能。也就是，由读装置RM从交织存储器IM读出编码的数据值0，1，2，3...，A...F(十六进制表示法)后，可以执行译码，提取数据比特I，Q以及控制比特FS，SS，MA，PW。因此，原先作为配置数据从基站控制装置发送到组合装置COM的控制信息现在再次得到，以及例如优选地由调制器MOD使用。如图9所示，图8上对于I，Q的“X”的组合已被译码，或在译码编码字C，D，E期间被设置为数据比特“0”，以及在译码编码字F期间被设置为数据比特“1”。然而，因为它们的具体的数据比特在编码以前并没有意义，所以它们可被设置为任意数值。
因此，组合装置，编码器和译码器合作，以使得在处理期间，即在交织期间，更小数目的比特被存储在处理装置的存储器，例如交织存储器IM中，这样存储器需求被减小。因为只需要处理和发送更小数目的比特，所以这也可潜在地减小系统的其它单元的访问和处理时间。
图10，图11和图12显示使用数据字的这样的编码和译码的交织器的特定实施例，正如图8，图9结合图7显示的。
代码符号/控制比特的特别的贮存
如上所述，由于图8的数据编码，所以形成具有比不编码时可提供的全部比特数目N+L更小数目K的比特的数据字。一个可能性是再次以其比特在分开的存储单元的方式把编码数据字存储在交织存储器IM，正如图5上对于现有技术说明的，或在一个地址具有全部比特宽度。
按照本发明的交织器的优选实施例，执行编码数据字的特别贮存，正如图10上总的显示的。原则上，每个编码数据字被存储在一个存储单元。也就是，虽然图5显示在交织器矩阵中数据比特的“按位”贮存，图10显示采用通过编码数据比特与控制比特而形成的编码数据字的IL矩阵的使用法。
在开始图10的更详细的讨论之前，应当指出关于交织矩阵的一个重要的方面。这个方面也关系到图5的交织矩阵。也就是，如上所述，每个分组包含由Mi比特组成的“数据比特序列”。每个“数据比特序列”填充一个交织矩阵。所以，每个交织存储器典型地包括几个(多个)交织矩阵。也就是，每个交织矩阵分开地交织属于一个分组的数据比特。
图10显示具有用于存储编码数据字的多个存储单元IM00，IM01，...的交织器矩阵。如图10所示，每个单元存储一个编码数据字(K比特)，该编码数据字是通过编码一个数据字而得到的，该数据字由包括从输入数据比特序列BS中选择的预定数目N的数据比特的各个代码符号加上它的相关的控制比特(L比特)组成。虽然图10显示一个例子N＝2，即，对于QPSK调制表示法，每个代码符号由两个比特(I和Q)组成，但图10所示的原理一般地可应用于任意整数值N。按照本发明，在交织存储器中执行交织的实质属性在于，每个存储单元不单只存储一个单个比特，也存储多个K比特，例如对于每个存储单元，K＝4，K＝8，K＝16，或甚至K＝32比特。
假设被存储在每个存储单元中的编码数据字包含K个比特，则交织矩阵的尺寸可被减小为NW*NR/K个存储单元，而交织矩阵仍旧可以存储M个数据比特的输入数据比特序列连同用于每个代码符号的控制比特。NW表示相应于交织深度的列的数目，因此通过使用预定的交织深度而存储M个数据比特作为从编码各个代码符号(从M个数据比特中选择的N个比特)加上它的控制比特(L比特)而得到的编码数据字(K个比特)，交织矩阵只包括NR/K行。因为在图10上，在列和行方向上的编号从0开始，所以最高的列地址是NW-1，以及最高的行地址是NR/K-1。这样，从M比特的输入数据比特序列中分别选择N个数据比特作为一个代码符号，在装置COM中把这些N代码符号数据比特与L控制比特相组合，把N+L比特编码为K比特的编码数据字，以及把编码数据字存储在一个存储单元，就可以减小对于交织存储器中的交织矩阵IM的访问时间和所想要的存储器空间。
当然，假设与图5上相同的数据比特在它们连同控制比特一起被编码之前将再次形成数据字的代码符号(例如，对于N＝2，d0，dNw的组合)数据比特，假定在写过程期间，在行方向上，输入数据比特序列的各个数据比特已作为需要的、形成相应代码符号的数据比特组存在。这种由选择装置SM从输入数据比特序列中选择适当的数据比特(用于形成各个数据字的代码符号)的情况，将在下面参照图11a，11b，11c进行说明。
因为图1，图2上示意地显示的CDMA基站收发信台BTS使用QPSK调制(即，N＝2)，所以如图10所示的、通过编码代码符号(N比特)和它的控制比特(L比特)而得到的编码数据字的所有比特在一个存储单元的贮存可以有利地应用于这个发射机。也就是，用户数据(数据比特和控制比特)不是按位而是按数据字(I和Q数据比特连同控制比特被编码为具有K比特的数据字)被存储在交织矩阵中，因为调制器要求提供包含两个比特I和Q以及它们相关的控制比特的代码符号。因此，为数据字选择符号d0和dNw，…，dNw-1和d2Nw-1，以便与它的控制比特一起被编码和被存储在交织矩阵的第一行0中。假设编码为K比特后，自动遵循所需要的行数只是NR/K，而列数保持为Nw(即，交织深度是与图5相同的)。如图10所示的存储符号，至少减小从交织矩阵的读出时间。也就是，对于读过程，现在只需要访问矩阵Nw*NR/K次。
在写过程中，把这些比特写入到矩阵也只需要Nw*NR/K次。然而，这预先假设：在代码符号与相应的控制比特组合成为各个数据字以前，代码符号，例如d0，dNw，已作为由选择装置从输入数据比特序列中选择的数据比特对而可提供，这些数据字然后被编码成K个比特，此后把它作为K比特的编码的数据字贮存在矩阵中的一个存储单元。因为数据从卷积编码器串行地到达，故选择装置SM被提供来从串行到达的输入数据比特序列中选择适当的比特。按照图12，13所示的、本发明的一个实施例，这可以通过使用如下描述的多个寄存器而有利地实现。
然而，在开始具体讨论对于代表QPSK调制(N＝2)的代码符号进行选择、组合、编码和贮存过程的实施例之前，图11被使用来总的描述对于每个代码符号需要选择哪些数据比特(取决于任意选择的交织深度Nw和代码符号长度N)，即，对于与相应的控制比特相组合而进行选择，以组成在贮存到存储器之前被编码的各个数据字。图11a，11b，11c上的显示内容只分别显示在组合和编码代码符号与控制比特之前的各个数据字的代码符号的数据比特。此后，描述对于形成一个代码符号的适当的数据比特的选择过程，然而，应当看到，在代码符号与控制比特被作为K比特的编码数据字(K＜N+L)写入到各个存储单元之前，它们当然首先要相组合和被编码。
如上所述，一般地，读/写装置(见图6或图12的W/R)被提供来把编码版本的数据比特(代码符号)连同控制比特一起写入到存储单元，这样，每个存储单元存储包含K比特的编码数据字，该编码数据字是从包含形成一个代码符号的数目N的选择的数据比特连同控制比特一起的数据字的编码而得到的；以及被提供来从所述存储单元中再次读出作为K比特的所述编码的数据字，和再次把它们译码为包含代码符号数据比特(N比特)和控制比特(L比特)的数据字，以便提供存储的代码符号和控制比特的交织的输出数据比特序列到调制器MOD。交织是通过用于写和读过程的不同的地址生成而达到的。基本上，调制方案确定在输入数据比特序列中有多少数据比特和哪些数据比特需要被组合。
为了说明由选择装置SM从输入数据比特序列BS中选择数据比特，作出以下的假设。在输入数据比特序列中的比特位置被编号为m＝0，1，2...M-1，即，第一个到达的数据比特具有下标m＝0。交织深度(即，列的数目)是Nw，第一列下标被表示为nw＝0。同样地，为了存储M个数据比特所必须的行数是NR/K(K是编码选择的数据比特和它们的控制比特以后的比特的总数)，以及第一行下标被表示为nR＝0(见图11)。N表示每个代码符号的数据比特的数目，以及n＝1表示第一数据比特，n＝2表示第二数据比特...n＝N表示代码符号的第N个比特。图11a显示对于N＝2的例子(即，QPSK调制)，以及图11b显示对于N＝4的例子(即，16QAM)。图11a，11b上矩阵中的数字表示具有M个数据比特的输入数据比特序列的比特位置m。
虽然图11为了说明起见显示形成各个代码符号的各个数据比特的比特位置m，但连同代码符号一起被存储的附加控制比特没有显示出，因为它们不经受选择装置SM的选择过程，而只是在组合装置COM中被附加到各个代码符号上。选择的数据比特和附加控制比特的组合然后被编码成编码数据字。
在图11a上，阐述一个公式，它表示对于每个代码符号和存储器位置需要被组合的数据比特的比特位置m。也就是，在输入数据比特序列中的比特位置m被表示为：
    m＝nw+(n-1)*Nw+nR*Nw*N                 (1)也就是，每个代码符号由分别从输入数据比特序列的第m位置(如通过以上公式表示的)选择的N个各自的数据比特形成，其中n＝1，2…N表示代码符号的第n数据比特，nw＝0，1...Nw-1表示代码符号的存储单元的列地址，以及nR＝0，1...(NR/K-1)表示包括代码符号与控制比特的编码组合的各个数据字的存储单元行地址。
这是用图11a上的例子说明的(见成帧的代码符号)。例如，如果在左上角位置nR＝0，nw＝0的存储单元IM00是要指定的，则nw，nR，Nw和N被输入到以上的公式(1)，然后m(n＝1)＝0和m(n＝2)＝4表示，输入数据比特序列的第一和第五比特被选择来形成代码符号IM00＝d0，d4(或d4，d0，取决于最高有效位的位置)。
代码符号IM11＝d9，d13由输入数据比特序列的第十和第十四比特形成。这是在图11a上对于所有的2比特代码符号实行的。同样地，在图11b上，四个数据比特形成一个代码符号，而以上的公式(1)仍旧可被使用来确定要被写入到各个存储单元的比特位置。
对于在列方向上任意的交织深度Nw，以上的公式(1)通常也成立。因此，实际上与由图5上IL线提供的相同的代码符号通过使用公式(1)的一般表示式也由图10上IL线提供，但现在每个存储单元存储通过各个代码符号与它的控制信息的编码而得到的数据字，在读出和译码后它们被提供给调制器MOD。这通常减小存取时间和存储器需求。
按照以上给出的公式(1)的数据比特的选择是一般的，以及与Nw，N，M和K的特定的组合无关。然而，主要优点是具有M＝Nw*NR比特长度的输入数据比特序列在仅仅Nw*NR/K写/读周期中被写入和从交织存储器被读出作为通过编码各个代码符号连同它们的控制比特而得到的数据字。
如上所述，本发明的、通过使用具有用于存储M个数据比特的多个存储单元的交织存储器交织M数据比特的输入数据比特序列的方法包括：同时从输入数据比特序列中选择预定数目N的数据比特以便形成各个代码符号(如通过以上公式(1)和参照图11显示的)以及组合代码符号与控制比特和把该组合编码成较小长度(即，比特数)的编码数据字。
正如从以上的说明看到的，交织方案也与卷积编码器无关，然而，M数据比特的输入数据比特序列BS优选地包含数据比特组，每组包括从在图6所示的卷积编码器CC中通过使用预定的编码率，例如r＝1/2，对各个数据比特进行卷积编码而得到的预定数目1/r的比特。然而，写/读装置W/R所需要的唯一信息是在应当执行与控制比特组合、编码和写入交织矩阵之前输入数据比特序列是多长(例如M)。比特序列的实际数据比特关系到编码的比特还是未编码的比特，与交织过程本身无关，但在卷积编码比特的情形下，在选择过程期间，这些比特可并行到达，因此写时间，更具体地是预加载时间可被减小，正如下面更详细地说明的。
写/读装置的第一实施例
图12显示写/读装置W/R的一个实施例，它被使用来在数据比特被组合、编码、和作为编码数据字以行方向被写入到交织矩阵之前从输入比特序列BS选择数据比特，以及被使用来以列方向顺序地读出编码数据字，以便提供交织的编码数据字，然后把它们译码成数据比特和控制比特，以便提供到总的显示于图6的调制单元MOD。
如图12所示，写/读装置W/R包括移位寄存器装置SHR，选择装置SM，写装置WM，读装置RD，预加载装置PLD和移位装置SHFT。用户数据，即，输入数据比特序列BS，被输入到移位寄存器装置SHR。
应当指出，使用移位寄存器装置SHR和选择/写装置SM/WM的实施例只是本发明的一个实施例，用来从输入数据比特序列BS选择数据比特，这些数据比特被认为是形成要在组合装置COM中与控制比特相组合的各个代码符号。其它实施例也是可能的，只要能保证选择用于形成各个代码符号的适当的数据比特。
不取决于形成代码符号的数目N的数据比特，也不取决于交织深度Nw，选择数据比特的一个可能性当然是使用长度M的单个移位寄存器，此后，选择/写装置SM/WM将对M比特的全部数据比特序列操作，以及将执行数据比特的各个选择。然而，这不一定是非常可行的解决方案，因为每个比特序列的数据比特数M可以非常大。
然而，为了顺序形成代码符号，在移位寄存器中不一定有完整的M比特的数据比特序列可供使用的，而是它仅仅必须在移位寄存器中分别在每个时钟定时提供这两个(或N个)比特，它们将形成各个代码符号。正如图11a，11b上看到的和通过以上公式(1)表示的，在移位寄存器装置SHR中具有同时可提供的比特位置m(n＝1)，m(n＝2)...m(n＝N)的各个数据比特(它们分别形成代码符号)是足够的。所以，移位寄存器装置SHR中的移位寄存器的长度只需要是N*Nw或有可能提供每个具有Nw长度的N个寄存器。通过改变行下标而逐步扫过存储单元(代码符号的写入按行方向进行)，当然为了使寄存器顺序地移位，必须有移位装置SHFT，以便在移位寄存器中可得到要作为编码数据字被存储(与控制比特一起被编码的)在新存储单元中的数据比特，而在移位寄存器移位期间，已经可以从输入数据比特序列读入新的比特。
正如下面将说明的，通过图13a，图14上对于N＝2的更具体例子，有可能总是在特定的寄存器位置上从第一寄存器读出数据比特，然后在下一个步骤切换到从另一个寄存器读出，其中下一个步骤在这里是指，按行方向的下一个存储单元被写入通过编码选择的数据比特(代码符号)连同它们的控制比特而得到的编码数据字。
如果输入数据比特序列的偶数下标输入比特被存储在第一寄存器以及奇数下标比特被存储在第二寄存器，则如果Nw是偶数的话，代码符号读取可以在第一和第二寄存器之间交替地实行。即，如图11a，11b所示，不取决于选择的数目N，现在的代码符号，例如d0，d4，d8，总是由在偶数比特位置处的比特组成，而对于下一个(按行的)存储单元的代码符号由d1，d5，d9组成，即，在它们与它们各自的控制比特相组合之前的奇数比特位置处的比特组成。所以，在图11a，两个比特分别从第一和第二寄存器交替地读出。有益地指出，这种从寄存器的交替读出是与N无关的，然而，它与Nw不是无关的。
如图11c所示，对于Nw＝7，即对于奇数Nw，各个数据字的每个代码符号是通过组合在偶数位置处的数据比特和在奇数位置处的数据比特(例如，d0，d7，或d15，d22)而形成的。这对于任何N通常也是正确的，正如图11c的虚线所表示的。然而，上述的公式(1)对于这种情形通常也成立，因为它表示从输入数据比特序列读出的精确的比特位置。
另外，在以上对于奇数Nw，即奇数交织深度的情形下，只要一个长度N*Nw的寄存器或N个长度Nw的寄存器就足够了，只是在那时比特必须同时从几个寄存器从特定的比特位置被读出。正如将从图11a，11b看到的，只要Nw是偶数，奇数比特总是可以对于每个代码符号与N无关地从一个寄存器读出，以及偶数比特从另一个寄存器读出。在图11c上，对于Nw是奇数的一般情形，有可能得出关于哪些比特位置应当从对于每个N的所有的移位寄存器交替地读出的关系。
第二实施例(N＝2和R＝1/2)
此后，参照图13a，图14，描述用于形成包含两个数据比特(即，对于任意的(偶数)Nw，N＝2)的代码符号的实施例。应当指出，这个实施例有利地使用来自以r＝1/2编码率操作的卷积编码器的并行输出的数据比特，然而，也有可能数据比特串行地到达，在这种情形下，必须考虑不同的时序关系。然而，如图13a所示的和此后描述的、具有几个移位寄存器的实施例并不限于与r＝1/2的特定的卷积编码器组合，因为来自卷积编码器的(并行)输出数据比特的数目不直接与形成一个代码符号的数据比特的数目相连。也就是，信道编码器执行特定的信道编码，输出预定数目的比特，而在调制器中的调制方案(QPSK、16QAM等等)确定多少个数据比特形成一个代码符号。
如从图13看到的，移位寄存器装置SHR的实施例包括两个移位寄存器库b0，b1，每个包含第一寄存器b0r0，b1r0和第二移位寄存器b0r1，b1r1。每个移位寄存器的长度相应于交织深度Nw。开关装置SW1，SW1输出数据比特，以便存储在交织矩阵IM的各个存储单元(连同各个控制比特一起作为编码数据字)，该交织矩阵由写装置WM寻址。也就是，移位寄存器被放置在组合装置和用于交织的比特交织矩阵IM(例如，RAM)之前。
正如在“预加载后”部分中看到的(下面将更详细地描述预加载)，第一库的第一寄存器b0r0存储在输入数据比特序列的偶数比特位置的Nw个数据比特。同样地，第二库的第一寄存器b1r0存储在输入数据比特序列的奇数比特位置的数据比特，在图13a上分别用d0，d2，...，d2Nw-2和d1，d3，...，d2Nw-1表示。如上所述，可以使用各种可能性，以便使奇数和偶数比特存在于第一和第二相应的寄存器中。在优选实施例中，如果对于r＝1/2编码，卷积编码器并行输出两个比特的话，则容易把各个奇数和偶数数据比特按时钟输入到两个寄存器。这样的比特然后到达来自卷积编码器的两个数据线，正如图13a示意地显示的(数据0，数据1)。
寄存器(具有长度Nw和具有编号为0，1，...，Nw的比特位置，从最右端的最低有效比特位置0开始)的供应将允许形成代码符号，与控制比特相组合和被编码，用于一行的所有存储单元，正如可以从图11a得到的。正如从“写步骤1”可以看到的，图13a上(对于偶数Nw)每个代码符号交替包含从一个相应的寄存器中两个特定的比特位置选择的两个数据比特。在图13b上(对于奇数Nw)每个代码符号包含从两个分开的寄存器中两个相应的比特位置选择的两个数据比特，正如下面更详细地说明的。
也就是，选择装置SM分别读出在图13a最右端的最低有效比特位置0处的最低有效位d0(它是在预加载阶段期间装载的第一比特)，以及在比特位置Nw/2处的比特dNw(如果比特位置如上所述地被编号为从0到Nw-1)，它们作为代码符号被输出，然后它们与各个控制比特相组合和被编码，以及被写入到存储单元IM00。对于图11a上的例子，这将是代码符号(0，4)。
然后，开关装置SW1，SW2切换到包含奇数比特位置的比特的第二寄存器库的第一寄存器b1，r0。因此，代码符号d1，dNw+1从在寄存器的最右端的最低有效比特位置0和在移位寄存器b1r0的比特位置Nw/2处被读出。对于图11a上的例子，这将是代码符号(1，5)。
正如在“写步骤1”中表示的，在每次读出后，移位装置SHFT把在上一个写周期被读过的寄存器移位。也就是，当从第二库的第一寄存器读出一个比特对时，第一库的第一寄存器被移位一个比特。因此，第一库的第一寄存器准备好允许从与前面相同的比特位置处读出用于下一个存储器位置的下一个代码符号。同时，正如在“写步骤1”中表示的，接着的2Nw比特位置的数据比特被读到第一和第二库的第二寄存器，其中第一库的第二寄存器存储偶数比特以及第二库的第二寄存器存储奇数比特。
也就是，当一个库的一个寄存器被装载以比特时，另一个寄存器的两个比特被读出到交织矩阵IM。每个库的两个寄存器在Nw个时钟周期后交替改变它们的功能。从图10可以看到，写入到矩阵中的一个存储单元需要数据比特对的供应，例如d0，dNw，它们然后与控制比特相组合，以及被编码。然后实际上被存储在存储单元中的是编码数据字的比特。图13a上四个寄存器的供应使得能够预存储比特，以及使比特成组和按对地选择比特，虽然仍旧只需要Nw个时钟周期用于形成一行的各个对。因此，写时间变成为与读时间相同，因为在每个时间间隔(Nw个周期)内2*Nw个比特可被存储到交织矩阵。
如图13a所示，预加载装置PLD需要附加的“预加载”时间，用来第一次装载移位寄存器SHR。正如将会看到的，因为图10上的一行(例如第0行)必须存储总共2Nw比特，所以如果数据从卷积编码器以串行形式到达，移位寄存器SHR必须具有2*Nw的长度。由于数据串行地到达图2的交织器③的事实，即，串行地到达图12的移位寄存器SHR，所以在原则上除了写访问以外，需要2Nw个时钟周期。
然而，在具有比率例如r＝1/2的卷积编码器中，两个比特d0，d1以并行形式被生成，两个比特会同时到达。当两个长度Nw的寄存器在现在仅仅Nw个时钟周期的“预加载”时间期间被装载时，如果比特这样地并行到达，则可以达到减小由预加载装置PLD用于以奇数和偶数比特装载移位寄存器r0所需要的预加载时间。所以，把r＝1/2的卷积编码器与N＝2的代码符号相组合是非常有利的实施例。然后，以与从各个移位寄存器读出相应两个比特时相同的时钟速率，可以执行按时钟输入成对的两个数据比特。也就是，在按时钟输入2Nw比特期间，用于存储单元的代码符号的一行中刚好2Nw个比特从相应的其它寄存器中被读出，然后与控制信息比特相组合。
所以，虽然本发明总的思想是针对两个比特与控制比特按符号组合以及编码由此形成的数据字和存储编码数据字的比特到交织矩阵的一个位置，但如果使用QPSK调制方法连同比率1/2的卷积编码器和两个并行移位寄存器库，则这是特别有利的。然而，如上所述，本发明也可一般地应用以长度2*Nw的单个寄存器，只是这里“预加载时间”是两倍长。
第三实施例(对于N＝2，偶数Nw的交织方法)
图13a总的显示寄存器库的特定的使用法，其中来自具有r＝1/2的卷积编码器的数据比特被存储在四个寄存器中以及其中数据选择并行地完成，图14显示图13a上N＝2的交织方法的运行的流程图。
在步骤S2，在所谓的“预加载阶段”，总共2Nw比特被存储在库0和库1的寄存器0中。如图13a所示，偶数比特d0，d2...dNw-2，dNw...d2Nw-2被存储在b0r0(库0，寄存器0)，以及奇数比特d1，d3...dNw-1，dNw+1...d2Nw-1被存储在b1r0(库1，寄存器0)。因此，对于每个寄存器，Nw的长度是完全足够的。在完成步骤S2后，总共d0到d2Nw-1比特被存储在寄存器中。
在步骤S3，在步骤S2时被存储在两个寄存器中的比特必须与在一起编码的控制比特组合以便被写入到交织矩阵的第一存储单元0。所以，在步骤S3，从那些寄存器读出一个符号，实际上如果开关SW1，SW2分别从各个寄存器选择奇数和偶数比特，则在图13a上，在“预加载阶段”的灰色阴影行相应于图10上被存储在行0的符号。与从库0，寄存器0和库1，寄存器0读出比特同时，库0和库1的寄存器1被填充以2Nw个比特，打算用于图10的矩阵的下一行1。接着的2Nw个数据比特被表示为d2Nw到d4Nw-1。
开关装置SW1，SW2的运行是使得选择正确的比特对。在读寄存器时，一个符号是通过取一个寄存器的两个比特而构建的。对于第一符号，取库0的寄存器0的比特d0和dNw。当在图13a上开关SW1，SW2的位置时，数据d0，dNw已从库0的寄存器0的两个特定的比特位置被读出，然后开关被设置到读出一个符号，即，从库1的寄存器0在与写步骤2完全相同的比特位置上读出两个比特d1，dNw+1。无论何时一对比特从寄存器被读出，寄存器的内容都向右移动一位(正如从图13a的“写步骤1”中寄存器0，库0的空白比特位置看到的)。
如果在步骤S3/S4，开关SW1，SW2分别被切换以从库0/1读出一对，则相应的寄存器被向右移动一位。
正如图13a用在表示数据i，数据q的箭头处的方块所表示的，这些方块总是表示从各个寄存器最近读出的比特对(一个符号)。分别从在写步骤1和写步骤2的库0，寄存器0和库1，寄存器0交替读出(和移位)一对比特，会总共执行刚好Nw次用于设置一行数据符号，直至处理过程改变到从库0，寄存器1和库1，寄存器1交替读出(再次Nw次)为止，这些库0，寄存器1和库1，寄存器1在从库0，寄存器0和库1，寄存器0交替读出过程期间已被写入下一组数据比特。
因此，在读出寄存器时，通过取一个单个寄存器的两个比特而构建一个符号。对于第一符号，取库0的寄存器0的比特d0和dNw。用于读出的位置被保持，但在第二次读出时，使用库1的寄存器0，以及读出数据比特d1，dNw+1。然后寄存器的内容向右移位。所以，一旦完成预加载步骤S2，寄存器就每隔一个时钟周期(在整个读周期期间)被移位，而同时用于I和Q比特的输出线在每个时钟周期从一个库切换到另一个库。因此，外出的I比特和Q比特将一起作为符号被存储到交织矩阵IM的同一个存储器地址。
正如步骤S5表示的，显然，在读出2Nw数据比特，把它们与控制比特组合，把它们编码成编码数据字和把这些作为编码数据字存储在矩阵IM后，每个库的寄存器0，l的功能被倒置。即，如上所述，在Nw时钟周期后，用于选择下一行的符号所必须的全部数据需要从寄存器1被读出，而接着的对于第3行的数据将再次被存储在每个库的寄存器0。
实际上，表1显示从寄存器顺序读出代码符号：
  写步骤1   写步骤2   写步骤1   写步骤2
  从SHR读出的次序是   (d0，dNw)   (d1，dNw+1)   (d2，dNw+2)   (d3，d3Nw+3)
  寄存器f库f   寄存器f库1   寄存器f库f   寄存器f库1
                               表1
图13a，14上描述的处理过程允许刚好在Nw*NR/K访问步骤中填充交织矩阵，即刚好是对于读出交织矩阵所必须的同样的时间，其中对于预加载移位寄存器需要附加的Nw周期。因此，完全的交织和形成代码符号可以用较小的存储器需求在较少的时间内完成。
第四实施例(对于N＝2，奇数Nw的交织方法)
如上所述，甚至当Nw是奇数时，仍旧可以应用上述的方法。但在步骤S5，用于读出I和Q比特的位置必须在Nw时钟周期后被改变。这在下面参照图13b进行说明。
图13b显示在步骤①1时正如在图13a上对于N＝2和奇数Nw＝7的例子的、在“预加载之后”的情形。14(＝2Nw)比特被存储在寄存器b0r0和b1r0中，以及当比特0，7在“写步骤1”的第一读出过程中被读出时，两个比特14，15被分别写入到寄存器b0r1和b1r1中。
在第一个Nw(Nw＝7)步骤①-⑦，代码符号从寄存器b0r0的最低有效比特位置LSB(在最右端位置0)和从寄存器b1r0的中心位置(Nw-1)/2(如果比特位置如上所述地被编号为从0到Nw-1)，或从寄存器b0r0的中心位置和从寄存器b1r0的最低有效比特位置LSB(在最右端)交替地被读出，而同时各个偶数和奇数比特被接连地读到寄存器b0r1，b1r1中，在步骤⑦后它们被全部填满。
对于从步骤⑧开始的下一个步骤循环，再次开始交替读出，现在交替读出寄存器b0r1的最低有效比特位置LSB和寄存器b1r1的中心位置，以及反之亦然。
这样，对于奇数Nw的程序过程基本上与对于偶数Nw的程序过程相同，只是在图14的“写步骤1”中，从两个不同的库b0r0和b1r0进行读取，以及在图9的“写步骤2”中，也从两个不同的库b0r0和b1r0进行读取。总之，在步骤S5寄存器被切换之前，步骤S3和步骤S4一起实行Nw(＝7)次。
实际上，表2显示从用于奇数Nw的寄存器顺序读出代码符号，用于奇数Nw的寄存器基本上与用于偶数Nw的寄存器相同的，只是两个不同的寄存器被使用于读出每个代码符号对：
  写步骤1   写步骤2   写步骤1   写步骤2
 从SHR读出的次序是   从b0r0读d0从b1r0读dNw  从b1r0读d1从b0r0读dNw+1   从b0r0读d2从b1r0读dNw+2  从b1r0读d3从b0r0读dNw+3
  寄存器f库f和寄存器f库1  寄存器f库f和寄存器f库1   寄存器f库f和寄存器f库1  寄存器f库f和寄存器f库1
                          表2
图11c上显示对于Nw＝7的读和写过程的结果。
工业实用性
如上所述，本发明的第一方面在于，控制比特与各个代码符号的数据比特的组合，以及把这个组合编码成新的数据字。这样的组合和编码处理过程可以在发射机或编码器的处理装置中任何一级被使用。如果组合和编码处理过程特别使用在交织器，则编码的数据字以所有的比特被存储在交织矩阵IM的一个单个的存储单元，而在从交织矩阵IM读出数据字后，译码处理过程由于与在编码过程期间使用的编码方案相反的方案，而再次得出原先的代码符号和它们相关的控制信息(控制比特)。然后，控制比特可被提供到调制器，对于每个代码符号执行特定的处理。
而且，按照本发明，通过对数据比特与控制比特的组合进行编码而形成的编码数据字被存储在交织存储器的一个存储单元(或一般地，在发射机或编码器的处理装置的存储器)。这里，使用的事实是，每个存储单元可存储一个以上的比特，因此对于从/往存储器读/写所必须的读/写时间可以减小，以及可以使用较小尺寸的存储器。在读出所存储的编码数据字的数据比特以后，这个数据字通过使用与所使用的编码方案相反的方案被译码，以及代码符号数据比特和各个控制比特被提供到调制器。
虽然本发明具体地是对于CDMA通信系统描述的，其中多个用户信道提供分组形式的数据信息，但应当看到，本发明可应用于其中需要代码符号连同控制信息一起被处理的任何通信系统，发射机和接收机。所以，本发明并不特别限于上述的CDMA基站收发信台。
而且，本发明并不限于这里描述的任何实施例或例子，上述的实施例现在被看作为本发明的最好模式。所以，本领域技术人员可以根据以上的教导作出在保护范围内的各种修改和变化。而且，本发明可以包括在技术说明中揭示的和在权利要求中描述的分开的特性，即使在说明中没有特别提到时。所以，本发明的范围不限于这里描述的特定的实施例，它包括如由附属权利要求的范围规定的、所有的特性和组合。
而且，权利要求中的参考数字只用于说明的目的，并不限制保护的范围。

Claims (18)

1.一种用于交织M个数据比特的输入数据比特序列(BS)的发射机的交织器(IL)，该数据比特序列包括：信道编码(CC)的代码符号，每个代码符号包含数目N的数据比特；和在所述发射机中要被用于处理所述代码符号的控制信息(CI)，包含数目L的控制比特，表示对于要被处理的每个代码符号的特定状态；该交织器包括：
(a)组合装置(COM)，用于把每个代码符号的各自的N个数据比特(I，Q)与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；
(b)控制信息/代码符号编码装置(CI/CS-ENC)，用于把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及
(c)交织存储器(IM)，用于把所述编码的数据字存储在它的存储单元。
2.按照权利要求1的交织器(IL)，
其特征在于，
写/读装置(W/R)，用于把所述编码数据字按行方向写入到在特定的存储单元的、所述交织存储器内的交织矩阵，和用于按列方向从所述交织矩阵读出所述编码数据字，以及控制信息/代码符号译码装置(CI/CS-DEC)，用于按照与所述预定的编码方案相逆的方案把从所述交织存储器(IM)的所述交织矩阵读出的所述K比特数据字译码成所述N比特代码符号和所述L比特控制比特。
3.按照权利要求1的交织器(IL)，
其特征在于，
L＝4和N＝2，其中所述控制比特表示对于由所述2个数据比特组成的代码符号的帧开始，时隙开始，标记，电源比特。
4.按照权利要求1的交织器(IL)，
其特征在于，
一个控制比特表示所述代码符号的发送电源接通/关断控制。
5.按照权利要求2的交织器(IL)，
其特征在于，
每个存储单元分别存储一个数据字，包含由所述写/读装置(W/R)的选择装置(SM)从所述输入数据比特序列中选择的预定数目N的数据比特和所述控制比特的所述编码的组合。
6.按照权利要求1的交织器(IL)，
其特征在于，
M数据比特的所述输入数据比特序列(BS)包含数据比特组，每组包括预定数目的比特，是通过在所述交织存储器(IM)之前的卷积编码器(CC)中使用预定的编码率来卷积编码(CC)各个数据比特而得到的。
7.按照权利要求1的交织器(IL)，
其特征在于，
所述交织存储器(IM)具有NwxNR/K个存储单元，用于存储所述编码数据字的K个数据比特，其中Nw表示相应于交织深度的列数，K表示形成一个所述数据字的预定数目的数据比特，以及NR/K表示在所述交织存储器中的行数。
8.按照权利要求2和7的交织器(IL)，
其特征在于，
所述写/读装置(W/R)包括选择装置(SM)，用于通过从输入数据比特序列的第[nw+(n-1)Nw+nRNw·N]位置处选择N个相应数据比特而构建代码符号，其中n＝1，2...N表示代码符号的第n个数据比特，nw＝0，1...Nw-1表示通过对代码符号与附加的控制比特进行组合编码而得到的数据字在交织矩阵中的列地址，以及nR＝0，1...(NR/K)-1表示该数据字在交织矩阵中的行地址。
9.按照权利要求8的交织器(IL)，
其特征在于，
所述选择装置(SM)从所述输入数据比特序列(BS)中选择用于所述代码符号的数据比特，以及把所述选择的代码符号数据比特提供到所述组合装置(COM)，以及对于每个代码符号的N＝2数据比特和偶数Nw包括：
-两个移位寄存器库(b0，b1)，每个包括长度Nw的第一和第二移位寄存器(r0，r1)，其中所述输入数据比特序列的偶数和奇数编号的数据比特分别被存储在所述第一和第二移位寄存器库的所述第一寄存器(r0)；
-选择/写装置(SW1，SW2)，用于在每个写周期交替地从第一和第二寄存器库的第一寄存器(r0)选择最低有效比特位置和Nw/2位置的2个数据比特以及用于把所述2个选择的比特作为一个代码符号提供到所述组合装置(COM)，以便与所述各个控制比特相组合；
-移位装置(SHFT)，用于把在上一个写周期被读出的寄存器(r0，r1)和寄存器库(b0，b1)的第二寄存器移位，而同时把下一个输入数据比特序列的下一个奇数和偶数比特读入到每个寄存器库的各个第二寄存器(r1)；以及
-其中在Nw个交替的数据比特选择和移位周期后每个库内的寄存器的功能被倒置，使得在每个库中相应的第二寄存器(r1)被用作第一寄存器(r0)，而第一寄存器(r0)被用作为第二寄存器(r1)。
10.按照权利要求8的交织器(IL)，
其特征在于，
所述选择装置(SM)从所述输入数据比特序列(BS)中选择用于所述代码符号的数据比特，以及把所述选择的代码符号数据比特提供到所述组合装置(COM)，以及对于每个代码符号的N＝2数据比特和奇数Nw包括：
-两个移位寄存器库(b0，b1)，每个包括长度Nw的第一和第二移位寄存器(r0，r1)，其中所述输入数据比特序列的偶数和奇数编号的数据比特分别被存储在所述第一和第二移位寄存器库的所述第一寄存器(r0)；
-选择/写装置(SM/RW)，用于在每个写周期交替地从第一库的第一寄存器(b0r0)的最低有效比特位置(LSB)和从第二库的第一寄存器(b1r0)的中心位置，或从第一库的第一寄存器(b0r0)的中心位置和从第二库的第一寄存器(b1r0)的最低有效比特位置(LSB)选择2个数据比特，以及用于把所述2个选择的比特作为一个代码符号提供到所述交织存储器的各个存储单元；
-移位装置(SHFT)，用于把在上一个写周期被读出的两个寄存器(r0，r1)和还没有读出的、寄存器库(b0，b1)的寄存器移位，而同时把下一个输入数据比特序列的下一个奇数和偶数比特读入到每个寄存器库的各个第二寄存器(r1)；以及
-其中在Nw个交替的数据比特选择和移位周期后每个库内的寄存器的功能被倒置，使得在每个库中相应的第二寄存器(r1)被用作第一寄存器(r0)，而第一寄存器(r0)被用作为第二寄存器(r1)。
11.一种用于发送M个数据比特的数据比特序列(BS)的发射机，该数据比特序列包括：信道编码(CC)的代码符号，每个包含数目N的数据比特；连同在所述发射机中要被处理的控制信息(CI)，包含数目L的控制比特，表示对于要被处理的每个代码符号的特定状态，该发射机包括
(a)组合装置(COM)，用于把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；
(b)控制信息/代码符号编码装置(CI/CS-ENC)，用于把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及
(c)处理装置，用于按照所述编码数据字的控制信息处理所述编码数据字的所述代码符号。
12.按照权利要求11的发射机(IL)，
其特征在于，
所述处理装置(IL，MOD)包括调制装置(MOD)，用于按照由各个控制比特表示的、代码符号的特定状态调制所述译码的代码符号。
13.一种在发射机中用于交织M个数据比特的输入数据比特序列(BS)的方法，该数据比特序列包括：信道编码(CC)的代码符号，每个包含数目N的数据比特；和在所述发射机中要被用于处理所述代码符号的控制信息(CI)，包含数目L的控制比特，表示对于要被处理的每个代码符号的特定状态；该方法包括以下步骤：
(a)把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；
(b)把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；以及
(c)把所述编码的数据字存储在交织存储器的存储单元。
14.按照权利要求13的方法，
其特征在于以下步骤：
把所述编码数据字按行方向写入到在特定的存储单元处的所述交织存储器内的交织矩阵和按列方向从所述交织矩阵(IM)读出所述编码数据字，以及按照与所述预定的编码方案相逆的方案把从所述交织存储器(IM)的所述交织矩阵读出的所述K比特数据字译码成所述N比特代码符号和所述L比特的控制比特。
15.按照权利要求13的方法，
其特征在于以下步骤：
按照由各个控制比特表示的、代码符号的特定状态处理译码的代码符号。
16.按照权利要求13的方法，
其特征在于，
L＝4和N＝2，其中所述控制比特表示对于由所述2个数据比特组成的代码符号的帧开始，时隙开始，标记，电源比特。
17.按照权利要求13的方法，
其特征在于，
一个控制比特表示所述代码符号的发送电源接通/关断控制。
18.一种在发射机中用于发送M个数据比特的数据比特序列(BS)的方法，该数据比特序列包括：信道编码(CC)的代码符号，每个包含数目N的数据比特；连同在所述发射机中要被处理的控制信息(CI)，包含数目L的控制比特，表示对于要被处理的每个代码符号的特定状态，该方法包括以下步骤：
(a)把每个代码符号的各自的N个数据比特与相关的L个控制比特组合成L+N比特的控制信息/代码符号数据字；
(b)把所述L+N比特的控制信息/代码符号数据字按照预定的编码方案编码成K比特的数据字，其中K＜L+N；
(c)按照所述编码数据字的控制信息处理所述编码数据字的所述代码符号；以及
(d)发送所述处理的代码符号。
CNB008135444A 1999-09-28 2000-09-19 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法 Expired - Fee Related CN1258887C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99119009A EP1089439A1 (en) 1999-09-28 1999-09-28 Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
EP99119009.1 1999-09-28

Publications (2)

Publication Number Publication Date
CN1377522A CN1377522A (zh) 2002-10-30
CN1258887C true CN1258887C (zh) 2006-06-07

Family

ID=8239065

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008135444A Expired - Fee Related CN1258887C (zh) 1999-09-28 2000-09-19 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法

Country Status (9)

Country Link
US (1) US7127004B1 (zh)
EP (2) EP1089439A1 (zh)
KR (1) KR100754077B1 (zh)
CN (1) CN1258887C (zh)
AT (1) ATE246859T1 (zh)
AU (1) AU7778400A (zh)
DE (1) DE60004407T2 (zh)
TW (1) TW486884B (zh)
WO (1) WO2001024381A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079304A (zh) * 2013-03-28 2014-10-01 罗伯特·博世有限公司 用于处理数据的设备和方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US7877670B2 (en) * 2005-12-06 2011-01-25 Ternarylogic Llc Error correcting decoding for convolutional and recursive systematic convolutional encoded sequences
KR20070102753A (ko) * 2005-02-14 2007-10-19 코닌클리케 필립스 일렉트로닉스 엔.브이. 크기가 축소된 메모리 테이블에 의한 블록 인터리빙
JP4870167B2 (ja) 2005-12-05 2012-02-08 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおけるインタリーバ／デインタリーバメモリ制御装置及び方法
WO2009107985A1 (en) 2008-02-28 2009-09-03 Lg Electronics Inc. Method for multiplexing data and control information
US8023345B2 (en) * 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model
US8166368B2 (en) * 2009-02-24 2012-04-24 International Business Machines Corporation Writing a special symbol to a memory to indicate the absence of a data signal
US8369413B2 (en) * 2009-04-23 2013-02-05 Mediatek Inc. Transport stream processing system and related method thereof
US8386739B2 (en) * 2009-09-28 2013-02-26 International Business Machines Corporation Writing to memory using shared address buses
US8230276B2 (en) * 2009-09-28 2012-07-24 International Business Machines Corporation Writing to memory using adaptive write techniques
KR20110040672A (ko) * 2009-10-12 2011-04-20 주식회사 팬택 무선통신 시스템에서 제어정보 송수신방법 및 장치
US8463985B2 (en) 2010-03-31 2013-06-11 International Business Machines Corporation Constrained coding to reduce floating gate coupling in non-volatile memories
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
CN102970102A (zh) * 2011-09-01 2013-03-13 中兴通讯股份有限公司 用于lte系统的信道交织实现方法及信道交织器
EP2693673A1 (en) * 2012-08-01 2014-02-05 Alcatel Lucent Bit-interleaver for an optical line terminal
CN103780337B (zh) * 2012-10-26 2017-06-06 华为技术有限公司 Wlan系统中的交织处理方法和设备
US9130811B2 (en) * 2012-12-14 2015-09-08 Broadcom Corporation Orthogonal frequency division multiplexing (OFDM) interleaving
US20150063217A1 (en) * 2013-08-28 2015-03-05 Lsi Corporation Mapping between variable width samples and a frame
US10114984B2 (en) * 2015-09-04 2018-10-30 Xerox Corporation Symmetric bit coding for printed memory devices
US10354006B2 (en) * 2015-10-26 2019-07-16 International Business Machines Corporation System, method, and recording medium for web application programming interface recommendation with consumer provided content
CN109474373B (zh) * 2017-09-08 2021-01-29 华为技术有限公司 交织方法和交织装置
CN107659315B (zh) * 2017-09-25 2020-11-10 天津大学 一种用于压缩感知的稀疏二值编码电路
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198619A (en) * 1976-10-28 1980-04-15 Atalla Technovations Corporation Programmable security system and method
SE9101472D0 (sv) * 1991-05-15 1991-05-15 Trion Forskning & Utveckling Galanin antagonist
ZA93290B (en) * 1992-01-16 1993-11-22 Qualcomm Inc Method and apparatus for the formatting of data for transmission
TW224191B (zh) * 1992-01-28 1994-05-21 Qualcomm Inc
DE4219400C2 (de) * 1992-06-13 1994-05-26 Inst Rundfunktechnik Gmbh Verfahren für die Fehlererkennung digitalisierter, datenreduzierter Ton- und Datensignale
JPH06182265A (ja) * 1992-12-16 1994-07-05 Kubota Corp 回転噴水装置
KR0144975B1 (ko) * 1993-01-12 1998-08-17 윤종용 싱크코드 인터리브장치 및 방법
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
US5463641A (en) * 1993-07-16 1995-10-31 At&T Ipm Corp. Tailored error protection
US5506866A (en) * 1993-11-15 1996-04-09 At&T Corp. Side-channel communications in simultaneous voice and data transmission
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
US5594797A (en) * 1995-02-22 1997-01-14 Nokia Mobile Phones Variable security level encryption
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
US5815514A (en) * 1996-02-09 1998-09-29 Overland Data, Inc. Variable rate bit inserter for digital data storage
DE19641681A1 (de) 1996-10-10 1998-07-23 Peter Dr Bracher Verfahren zur Abwasserreinigung in Kleinkläranlagen
US5983383A (en) * 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US5892464A (en) * 1997-03-19 1999-04-06 Ericsson Inc. Message encoding technique for communication systems
US5907566A (en) * 1997-05-29 1999-05-25 3Com Corporation Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
AU751048B2 (en) * 1997-05-30 2002-08-08 Qualcomm Incorporated Method and apparatus for providing error protection for over the air file transfer
JPH112524A (ja) * 1997-06-13 1999-01-06 Fuji Photo Optical Co Ltd 測定点計測の誤測定防止方法及び装置
KR100248396B1 (ko) * 1997-10-24 2000-03-15 정선종 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법
JPH11196072A (ja) * 1997-12-30 1999-07-21 Sony Corp 誤り訂正符号化方法及びその装置並びにデータ伝送方法
US6507629B1 (en) * 1998-04-07 2003-01-14 Sony Corporation Address generator, interleave unit, deinterleave unit, and transmission unit
US6597526B1 (en) * 1998-08-14 2003-07-22 Overland Storage, Inc. Magnetic tape drive apparatus including a variable rate encoder
US6385752B1 (en) * 1999-06-01 2002-05-07 Nortel Networks Limited Method and apparatus for puncturing a convolutionally encoded bit stream
KR20020053049A (ko) * 2002-06-14 2002-07-04 권영업 철선 절단기능이 구비된 가위
DE102004034371B3 (de) * 2004-07-16 2005-12-01 Mai International Gmbh Mischvorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079304A (zh) * 2013-03-28 2014-10-01 罗伯特·博世有限公司 用于处理数据的设备和方法
CN104079304B (zh) * 2013-03-28 2019-09-27 罗伯特·博世有限公司 用于处理数据的设备和方法

Also Published As

Publication number Publication date
AU7778400A (en) 2001-04-30
DE60004407D1 (de) 2003-09-11
KR100754077B1 (ko) 2007-08-31
KR20020048421A (ko) 2002-06-22
EP1089439A1 (en) 2001-04-04
DE60004407T2 (de) 2004-06-09
ATE246859T1 (de) 2003-08-15
WO2001024381A1 (en) 2001-04-05
CN1377522A (zh) 2002-10-30
EP1264409B1 (en) 2003-08-06
TW486884B (en) 2002-05-11
US7127004B1 (en) 2006-10-24
EP1264409A1 (en) 2002-12-11

Similar Documents

Publication Publication Date Title
CN1258887C (zh) 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法
CN1274101C (zh) Hsdpa移动通信系统中符号映射的交织装置和方法
CN1286276C (zh) 随机存取多向cdma2000 turbo编码交织器
CN1529943A (zh) Turbo解码器的缓冲器结构
CN1302626C (zh) Cdma系统中用于异步接收的物理信道的数据缓冲器结构
US8379671B2 (en) Techniques for extracting a control channel from a received signal in a wireless communication system
EP2323265B1 (en) Efficient multi-symbol deinterleaver
CN1171391C (zh) 交错方法、交错装置、涡轮编码方法以及涡轮编码装置
CN1136660C (zh) 串行链接卷积码编码器及其中的交错器和交错方法
CN1516345A (zh) 错误校正编码设备
CN1618175A (zh) 用于对数据比特并行编码的方法和装置
CN1589533A (zh) 对数据比特进行并行编码的方法和装置
CN1655491A (zh) 使用比特排列方法的传输装置
US7091889B2 (en) Speed and memory optimized interleaving
US20030031158A1 (en) Method and apparatus for W-CDMA modulation
CN1640161A (zh) 适用于控制基站和终端的通讯信道的方法以及该方法的实施
EP0715416A2 (en) System and method deinterleaving digital data
WO2002099994A1 (en) System and method for interleaving data in a wireless transmitter
JP2005535210A (ja) データ送信におけるレートマッチングのための符号化及び復号化
US7385949B1 (en) System and method for de-interleaving data in a wireless receiver
KR20010080700A (ko) 인터리브 어드레스 생성 장치, 인터리브 장치, 터보 부호화 장치, 터보 복호화 장치, 통신 단말 장치, 기지국 장치 및 인터리브 어드레스 생성 방법
EP1089440A1 (en) Interleaver and method for interleaving a data bit sequence
EP1542368B1 (en) Method and device of de-interleaving successive sequences of interleaved data samples
EP2120346A1 (en) A device and method for bit-interweaving
US8769372B2 (en) System and method for assigning code blocks to constituent decoder units in a turbo decoding system having parallel decoding units

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060607

Termination date: 20160919