CN111277355B - 一种tpc译码中纠死锁的方法及装置 - Google Patents

一种tpc译码中纠死锁的方法及装置 Download PDF

Info

Publication number
CN111277355B
CN111277355B CN201811474875.XA CN201811474875A CN111277355B CN 111277355 B CN111277355 B CN 111277355B CN 201811474875 A CN201811474875 A CN 201811474875A CN 111277355 B CN111277355 B CN 111277355B
Authority
CN
China
Prior art keywords
decoding
row
column
hiho
deadlock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474875.XA
Other languages
English (en)
Other versions
CN111277355A (zh
Inventor
刘涛
张友亮
陈欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811474875.XA priority Critical patent/CN111277355B/zh
Publication of CN111277355A publication Critical patent/CN111277355A/zh
Application granted granted Critical
Publication of CN111277355B publication Critical patent/CN111277355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本文公开了一种TPC译码中纠死锁的方法及装置。所述方法包括：对Turbo乘积码TPC码块进行N‑1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；在第N‑1次HIHO迭代译码中译码失败的行和列的数量均大于t时，根据所述译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；对所述TPC码块进行第N次HIHO迭代译码。本文的技术方案能够降低TPC译码纠死锁的硬件设计复杂度并提高纠死锁的效率。

Description

一种TPC译码中纠死锁的方法及装置
技术领域
本发明涉及高速数据传输通信领域，尤其涉及的是一种TPC译码中纠死锁的方法及装置。
背景技术
在远距离的高速光通信中，前向纠错码是其不可或缺的重要部分，可在接收侧直接对接收到的数据进行纠错处理，在保证高速的同时，也能保证传输信息的正确性。目前远距离高速光通信领域中所用的前向纠错码主要有两类：LDPC(Low Density Parity CheckCode，低密度奇偶校验码)、TPC(Turbo Product Code，Turbo乘积码)。
由于信道和噪声影响，接收到的信息序列Sr会出现不同于发送序列St的情况，故将发送信息St进行TPC编码为C序列，从而C序列在信道中传递，在接收侧接收到R序列，将R序列恢复为C序列的过程称之为TPC译码过程。
时至今日高速远距离光通信领域依然以TPC为主，其构造简单，并且有非常良好的误码平层，能实现超低的误码率。由于实现复杂性和性能的折衷，当前厂家的TPC译码器主要采用SISO(Soft Input Soft Output，软输入软输出)译码器和HIHO(Hard Input HardOutput硬输入硬输出)译码器组合的结构。SISO译码器性能好但是设计复杂度高且功耗大。HIHO译码器设计复杂度低，性能相较于SISO译码器差，当接收到的码字经SISO译码后再进行HIHO译码能实现复杂度和性能的有效均衡。但是经过一定次数的HIHO迭代译码后，如果后续的迭代译码一直出现相同行相同列的译码失败情况，一般将这种无法纠正的错误图样称为死锁，对于这种情况，继续再进行HIHO译码迭代已无法再纠正TPC码块中的错误。
相关技术中，一般通过构建错误候选码字集选取最优码字进行纠错。但是随着系统功耗、距离以及带宽要求的不断提高，构建错误候选码字集选取最优码字进行纠错增加了设计复杂度并且增加了系统功耗。
发明内容
本发明实施例所要解决的技术问题是提供一种TPC译码中纠死锁的方法及装置，能够降低TPC译码纠死锁的硬件设计复杂度并提高纠死锁的效率。
本发明实施例提供一种TPC译码中纠死锁的方法，包括：
对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
在第N-1次HIHO迭代译码中译码失败的行和列的数量均大于t时，根据所述译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
对所述TPC码块进行第N次HIHO迭代译码。
本发明实施例提供一种TPC译码中纠死锁的装置，包括：
第一译码模块，用于对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
判断模块，用于判断第N-1次HIHO迭代译码中译码失败的行和列的数量是否均大于t，是则开启纠死锁模块；
纠死锁模块，用于根据第N-1次HIHO迭代译码中译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
第二译码模块，用于对所述TPC码块进行第N次HIHO迭代译码。
与相关技术相比，本发明实施例提供的一种TPC译码中纠死锁的方法及装置，对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，在第N-1次HIHO迭代译码时，对第N-1次HIHO迭代译码中译码失败的行和列进行记录，当记录的数量均大于t时，根据所述译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理，然后再对所述TPC码块进行第N次HIHO迭代译码。上述处理方式在进行了N-1次HIHO迭代译码后增加了对死锁结构的判断和纠错处理，能够降低TPC译码纠死锁的硬件设计复杂度并提高纠死锁的效率。
附图说明
图1为本发明实施例1的一种TPC译码中纠死锁的方法流程图；
图2为本发明实施例1的一种TPC编码示意图；
图3(a)为本发明实施例1中一种死锁图样的示意图；
图3(b)为本发明实施例1中对图3(a)的死锁图样进行解锁的示意图；
图4为本发明实施例2的一种TPC译码中纠死锁的装置示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
实施例1
如图1所示，本发明实施例提供了一种TPC译码中纠死锁的方法，包括：
步骤S110，对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
步骤S120，在第N-1次HIHO迭代译码中译码失败的行和列的数量均大于t时，根据所述译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
步骤S130，对所述TPC码块进行第N次HIHO迭代译码；
在一种实施方式中，如图2所示，所述TPC码块为块状结构的乘积码，原始信息为m行n列，先对所有的m行做行编码，在每行行尾产生行编码开销，然后对该行的信息位和编码开销一起做奇偶校验，得到1bit的奇偶校验位附在行最尾处，相当于变成一个N列的结构(N＝n+行编码开销+1bit奇偶校验位)。对N列中的每一列进行列编码，在每列列尾产生列编码开销，然后对该列的信息位和编码开销一起做奇偶校验，得到1bit的奇偶校验位附在列最尾处，相当于变成一个M列的结构(M＝m+列编码开销+1bit奇偶校验位)。也即，所述TPC码块包括M行N列，前m行*n列为原始信息位，每一行的第n+1位至第N-1位是该行的行编码开销，该行最后一位是对该行的信息位和编码开销一起做奇偶校验得到的奇偶校验位，每一列的第m+1位至第M-1位是该列的列编码开销，该列最后一位是对该列的信息位和编码开销一起做奇偶校验得到的奇偶校验位。
在一种实施方式中，所述对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，包括：
在进行任意一行/列的译码时，如果该行/列译码成功，则更新该行/列的数据，如果该行/列译码失败，则保持该行/列数据不变；
本发明实施例采用HIHO译码器进行TPC译码时，采用N次(N≥4)迭代译码。每一次HIHO译码包括：行译码和列译码。行译码与列译码的译码过程是一致的，因此TPC码块经过行译码后，可以将TPC码块做行列转换进行列译码。
在一种实施方式中，所述行/列译码失败，包括：
当所述行/列译码满足以下条件中的至少一个条件时，判定所述行/列译码失败；
所述条件包括：
条件一：所述行/列的误码数大于t；
条件二：所述行/列的奇偶校验失败。
其中，所述行/列的奇偶校验失败，也即，该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同。当一行/列中误码数较多时，会导致该行/列奇偶校验失败的概率增大。
TPC码块的纠错能力值t用于表示TPC译码中行/列译码能够纠正的每行/列的最大误码数。也即：当对TPC码块进行行译码或者列译码时，若该行/列的码字中的误码数小于或等于t，则该行/列码字中的错误码可以被纠正，若该行/列码字中的误码个数大于t，则该行/列码字中的错误码不能被纠正。
在一种实施方式中，所述对所述死锁图样进行纠错处理，包括：将所述死锁图样的前t+1行和前t+1列的两条对角线上的数据进行取反操作(翻转)。对数据进行取反操作，也即将原来为“1”的bit(比特)取“0”，原来为“0”的bit(比特)取“1”。
对于复杂的死锁图样，只对两条对角线上的误码进行纠错(取反操作)，相较于对所有数据进行取反操作，能够在打破死锁结构降低误码率的同时又防止了误码扩散，译码效率高。
在一个对死锁图样进行纠错的例子中，假设TPC码块的纠错能力值t为2，如图3(a)所示，根据第N-1次HIHO迭代译码时记录的译码失败的行和列构建死锁图样(4行4列)，黑实心点代表误码位置，显然，图3(a)所示的情况满足纠死锁的条件。如图3(b)所示，对死锁图样的前3行(t+1行)和前3列(t+1列)的两条对角线上的数据进行取反操作(翻转)，则经过第N次HIHO迭代译码后，剩余误码可以全部被纠正。
在一种实施方式中，所述方法还包括：
在第N-1次HIHO迭代译码中译码失败的行和列的数量至少之一小于或等于t时，判定所述TPC码块不存在死锁，在完成第N-1次HIHO迭代译码后直接对所述TPC码块进行第N次HIHO迭代译码；
本实施例中，对于第N次HIHO迭代译码，若第N-1次HIHO迭代译码判断所述TPC码块有死锁存在，则进行纠死锁操作，在死锁图样被打破后再进行第N次HIHO迭代译码，在第N次HIHO迭代译码中能顺利完成对剩余误码的纠正。若第N-1次HIHO迭代译码判断所述TPC码块没有死锁存在，不需要纠死锁操作，则说明所述TPC模块在经过N-1次HIHO迭代译码后，剩余误码在码字纠错能力范围内，再通过第N次HIHO迭代译码能够完成对剩余误码的纠正。
在一种实施方式中，所述对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，包括：
对前N-2次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则保持该行/列的原始奇偶校验位不变；
对第N-1次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位；
所述对所述TPC码块进行第N次HIHO迭代译码，包括：
如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位。
其中，在第N-1次HIHO迭代译码和第N次HIHO迭代译码时，通过信任译码后新生成的奇偶校验位，能够防止误码扩散。
实施例2
如图4所示，本发明实施例提供了一种TPC译码中纠死锁的装置，包括：
第一译码模块401，用于对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
判断模块402，用于判断第N-1次HIHO迭代译码中译码失败的行和列的数量是否均大于t，是则开启纠死锁模块403；
纠死锁模块403，用于根据第N-1次HIHO迭代译码中译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
第二译码模块404，用于对所述TPC码块进行第N次HIHO迭代译码；
在一种实施方式中，第一译码模块401，用于采用以下方式对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码：在进行任意一行/列的译码时，如果该行/列译码成功，则更新该行/列的数据，如果该行/列译码失败，则保持该行/列数据不变；
本发明实施例采用HIHO译码器进行TPC译码时，采用N次(N≥4)迭代译码。每一次HIHO译码包括：行译码和列译码。行译码与列译码的译码过程是一致的，因此TPC码块经过行译码后，可以将TPC码块做行列转换进行列译码。
在一种实施方式中，所述判断模块402，用于采用以下方式判断所述行/列译码失败：当所述行/列译码满足以下条件中的至少一个条件时，判定所述行/列译码失败；
所述条件包括：
条件一：所述行/列的误码数大于t；
条件二：所述行/列的奇偶校验失败。
在一种实施方式中，纠死锁模块403，用于采用以下方式对所述死锁图样进行纠错处理：将所述死锁图样的前t+1行和前t+1列的两条对角线上的数据进行取反操作。
在一种实施方式中，所述判断模块402，还用于在第N-1次HIHO迭代译码中译码失败的行和列的数量至少之一小于或等于t时，判定所述TPC码块不存在死锁，直接开启第二译码模块404。
在一种实施方式中，所述第一译码模块401，用于采用以下方式对Turbo乘积码TPC码块进行N-1次硬输入硬输出HIHO迭代译码：对前N-2次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则保持该行/列的原始奇偶校验位不变；对第N-1次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位；
第二译码模块404，用于采用以下方式对所述TPC码块进行第N次HIHO迭代译码：如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种TPC译码中纠死锁的方法，包括：
对TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
在第N-1次HIHO迭代译码中译码失败的行和列的数量均大于t时，根据所述译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
对所述TPC码块进行第N次HIHO迭代译码。
2.如权利要求1所述的方法，其特征在于：
所述对所述死锁图样进行纠错处理，包括：
将所述死锁图样的前t+1行和前t+1列的两条对角线上的数据进行取反操作。
3.如权利要求1所述的方法，其特征在于：
所述行/列译码失败，包括：
当所述行/列译码满足以下条件中的至少一个条件时，判定所述行/列译码失败；
所述条件包括：
条件一：所述行/列的误码数大于t；
条件二：所述行/列的奇偶校验失败。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
在第N-1次HIHO迭代译码中译码失败的行和列的数量至少之一小于或等于t时，判定所述TPC码块不存在死锁，在完成第N-1次HIHO迭代译码后直接对所述TPC码块进行第N次HIHO迭代译码。
5.如权利要求1所述的方法，其特征在于：
所述对TPC码块进行N-1次硬输入硬输出HIHO迭代译码，包括：
在进行任意一行/列的译码时，如果该行/列译码成功，则更新该行/列的数据，如果该行/列译码失败，则保持该行/列数据不变。
6.如权利要求1所述的方法，其特征在于：
所述对TPC码块进行N-1次硬输入硬输出HIHO迭代译码，包括：
对前N-2次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则保持该行/列的原始奇偶校验位不变；
对第N-1次HIHO迭代译码，如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位；
所述对所述TPC码块进行第N次HIHO迭代译码，包括：
如果该行/列译码后新生成的奇偶校验位与该行/列原始的奇偶校验位不同，则用新生成的奇偶校验位替代所述原始奇偶校验位。
7.如权利要求1所述的方法，其特征在于：
所述TPC码块包括M行N列，前m行*n列为原始信息位，每一行的第n+1位至第N-1位是该行的行编码开销，该行最后一位是对该行的信息位和编码开销一起做奇偶校验得到的奇偶校验位，每一列的第m+1位至第M-1位是该列的列编码开销，该列最后一位是对该列的信息位和编码开销一起做奇偶校验得到的奇偶校验位。
8.一种TPC译码中纠死锁的装置，包括：
第一译码模块，用于对TPC码块进行N-1次硬输入硬输出HIHO迭代译码，每一次HIHO迭代译码包括行译码和列译码；
判断模块，用于判断第N-1次HIHO迭代译码中译码失败的行和列的数量是否均大于t，是则开启纠死锁模块；
纠死锁模块，用于根据第N-1次HIHO迭代译码中译码失败的行和列确定所述TPC码块的死锁图样，对所述死锁图样进行纠错处理；t为一次HIHO迭代译码中行/列译码能够纠正的每行/列的最大误码数；
第二译码模块，用于对所述TPC码块进行第N次HIHO迭代译码。
9.如权利要求8所述的装置，其特征在于：
纠死锁模块，用于采用以下方式对所述死锁图样进行纠错处理：将所述死锁图样的前t+1行和前t+1列的两条对角线上的数据进行取反操作。
10.如权利要求8或9所述的装置，其特征在于：
所述判断模块，还用于在第N-1次HIHO迭代译码中译码失败的行和列的数量至少之一小于或等于t时，判定所述TPC码块不存在死锁，直接开启第二译码模块。
CN201811474875.XA 2018-12-04 2018-12-04 一种tpc译码中纠死锁的方法及装置 Active CN111277355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811474875.XA CN111277355B (zh) 2018-12-04 2018-12-04 一种tpc译码中纠死锁的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811474875.XA CN111277355B (zh) 2018-12-04 2018-12-04 一种tpc译码中纠死锁的方法及装置

Publications (2)

Publication Number Publication Date
CN111277355A CN111277355A (zh) 2020-06-12
CN111277355B true CN111277355B (zh) 2022-08-12

Family

ID=71001380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474875.XA Active CN111277355B (zh) 2018-12-04 2018-12-04 一种tpc译码中纠死锁的方法及装置

Country Status (1)

Country Link
CN (1) CN111277355B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054809A (zh) * 2020-08-28 2020-12-08 杭州华澜微电子股份有限公司 改进的tpc纠错算法和装置
CN112332869A (zh) * 2020-10-22 2021-02-05 杭州华澜微电子股份有限公司 改进的tpc迭代方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103220007A (zh) * 2013-05-09 2013-07-24 南京航空航天大学 一种自适应调整子码不可靠位数的tpc迭代译码算法
US9287899B1 (en) * 2013-12-20 2016-03-15 Xilinx, Inc. Forward error correction
CN106537787A (zh) * 2014-07-31 2017-03-22 华为技术有限公司 译码方法和译码器
CN107659319A (zh) * 2016-07-25 2018-02-02 深圳超级数据链技术有限公司 一种对Turbo乘积码编码的方法和装置
CN107666367A (zh) * 2016-07-29 2018-02-06 中兴通讯股份有限公司 一种编码方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608851B2 (en) * 2013-03-15 2017-03-28 Jonathan Kanter Turbo decoding techniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103220007A (zh) * 2013-05-09 2013-07-24 南京航空航天大学 一种自适应调整子码不可靠位数的tpc迭代译码算法
US9287899B1 (en) * 2013-12-20 2016-03-15 Xilinx, Inc. Forward error correction
CN106537787A (zh) * 2014-07-31 2017-03-22 华为技术有限公司 译码方法和译码器
CN107659319A (zh) * 2016-07-25 2018-02-02 深圳超级数据链技术有限公司 一种对Turbo乘积码编码的方法和装置
CN107666367A (zh) * 2016-07-29 2018-02-06 中兴通讯股份有限公司 一种编码方法及装置

Also Published As

Publication number Publication date
CN111277355A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US10411735B1 (en) Systems and methods for an iterative decoding scheme
US9337873B2 (en) Miscorrection detection for error correcting codes using bit reliabilities
US8707144B2 (en) LDPC decoder with targeted symbol flipping
US8862970B1 (en) Low power LDPC decoding under defects/erasures/puncturing
JP4038519B2 (ja) 統合ノード処理を用いる低密度パリティ検査符号の復号方法及び装置
US10084481B2 (en) GLDPC soft decoding with hard decision inputs
JP4038518B2 (ja) 低密度パリティ検査コードを効率的に復号する方法及び装置
US7853854B2 (en) Iterative decoding of a frame of data encoded using a block coding algorithm
US20180331696A1 (en) Low power scheme for bit flipping low density parity check decoder
JP4777876B2 (ja) ターボデコーダの反復の早期終了
US7296209B2 (en) Apparatus for encoding and decoding
EP3032748B1 (en) Coding and decoding with staggered parity
US20200044668A1 (en) Method for ldpc decoding, ldpc decoder and storage device
CN111277355B (zh) 一种tpc译码中纠死锁的方法及装置
CN111262595A (zh) 一种极化码译码方法及装置、多级译码器、存储介质
US10848182B2 (en) Iterative decoding with early termination criterion that permits errors in redundancy part
US20200052719A1 (en) Communication method and apparatus using polar codes
US20100146371A1 (en) Modified Turbo-Decoding Message-Passing Algorithm for Low-Density Parity Check Codes
US9219501B2 (en) LDPC encoding/decoding method and device using same
US20170070243A1 (en) Early termination method with re-encoding scheme for decoding of error correction code
US8019020B1 (en) Binary decoding for correlated input information
US9059735B2 (en) Decoding method and decoding device
US20070260966A1 (en) Error Correction Method and Apparatus for Low Density Parity Check
CN113131947B (zh) 译码方法、译码器和译码装置
US9569302B1 (en) Decoding of turbo product codes using miscorrection detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant