CN102017113B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102017113B
CN102017113B CN2009801176179A CN200980117617A CN102017113B CN 102017113 B CN102017113 B CN 102017113B CN 2009801176179 A CN2009801176179 A CN 2009801176179A CN 200980117617 A CN200980117617 A CN 200980117617A CN 102017113 B CN102017113 B CN 102017113B
Authority
CN
China
Prior art keywords
electrode
projection
substrate
dielectric layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801176179A
Other languages
English (en)
Other versions
CN102017113A (zh
Inventor
熊泽谦太郎
户村善广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102017113A publication Critical patent/CN102017113A/zh
Application granted granted Critical
Publication of CN102017113B publication Critical patent/CN102017113B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。该半导体装置包括：半导体元件，其形成有多个元件电极；安装所述半导体元件的电路基板，其形成有与各所述元件电极对应的基板电极；和凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对所对应的所述元件电极和所述基板电极进行连接。而且，至少一个凸块与元件电极或者基板电极之间具有电介质层，元件电极或者基板电极、电介质层以及凸块构成平行平板电容器。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，尤其涉及一种连接半导体元件和电路基板而构成的半导体装置。 
背景技术
半导体装置在以民生领域为首的多个领域都广泛使用。并且，受到使用该半导体装置的各种制品的小型化、轻量化、以及多功能化的强烈要求，进一步要求高集成化以及动作的高速化的倾向近年来变得越发强烈。尤其是，为了应对使用半导体装置的制品的动作的高速化，半导体装置的处理信号的频率要更高。在这样的高频信号区域，伴随信号传递的噪声的影响显著，因此对上述噪声的应对变得非常重要。一般来说，都设计为通过在向半导体元件输入输出的前段安装容量性器件(旁路电容器)，来减轻噪声的影响以确保高频特性的稳定性。 
以往的半导体装置的容量性器件的安装实例示于图20A以及图20B中。在这些图所示的半导体装置20中，在半导体元件21的布线面侧的表面形成有构成集成电路的布线图案。在该配线图案的电极部分(元件电极，未图示)，通过例如球焊法或者电镀法预先形成有突起状的电极(凸块)23。进行半导体元件21和电路基板22的定位，将半导体元件21载置在电路基板22之上，使得凸块23和相对应的电路基板22的基板电极24相对，并将凸块23与基板电极24接合。这样，就形成了半导体装置20。进一步地，在电路基板22的用于半导体元件21的输入输出的配线上安装容量性器件25，由此确保高频特性的稳定性。 
但是，基于使用半导体装置的制品的小型化的要求，要求电路基板越来越小型化，在电路基板的用于半导体元件的输入输出的配线上安装容量性器件变得越来越困难。尤其是，随着半导体元件的高功能化，其输入输出端子的数量飞跃性地增大，而另一方面，基于所述半导体元件的小型化的要求，需要在更窄的区域内设置多个输入输出端子。因此，输入输出端子的配线间距进一步地缩短，在电路基板上安装容量性器件就越来越困难了。 
在这里，为了除去噪声对于半导体元件的影响，在尽可能接近半导体元件的位置设置所述电容性器件比较理想。但是，可以想到如果今后半导体元件进一步高速化发展，由于配线绕卷的缩短是有界限的，因此在接近半导体元件的位置设置电容性器件就越来越困难。即，如果用于设置电容性器件的配线变长，噪声就会搭载在该配线上，有损于高频特性及其稳定性。因此，这样的配线需要尽可能地缩短。 
关于这一点，例如专利文献1提出了在用于对半导体元件的元件电极和电路基板的基板电极进行连接的凸块的顶部形成电介质层，由此构成电容器的方案(参照专利文献1的图1)。 
又，专利文献2提出了在具有多层配线的硅基板的电极和最上层的配线之间设置电容膜的方案(参照专利文献2的图1)。 
又，专利文献3提出了在凸块和相对的电极之间形成空间以设置静电电容成分的方案(参照专利文献3的图1)。 
现有技术文献 
专利文献 
专利文献1：日本特开6-224257号公报 
专利文献2：日本特开2007-250760号公报 
专利文献3：日本特开2003-59966号公报 
发明内容
发明要解决的问题 
但是，采用专利文献1的方法，在凸块上形成有电介质层的状态下，进行凸块与相对的电极的接合。凸块和相对的电极的接合，是以某程度的压力将凸块按压至电极的操作，因此采用上述提案的方法，一边将电介质层的厚度维持在所希望的程度，一边对凸块和电极进行接合是比较困难的。因此，存在着不能确保所希望的电容，从而无法达到信号传递中所希望的高频特性这样的问题。即，在现状下，上述提案的方法其实用化是比较困难的。 
又，在专利文献2的方法中，需要在半导体基板上预先组装电容膜，因此不能自由变更设置电容膜的位置。其结果，在产生设计变更等情况下，需要使用变更了组装电容膜的位置的新的半导体基板。因此，专利文献2所提出的半导体装置其设计的自由度较小。 
又，在专利文献3的方法中，使得凸块、相对的电极、和它们的间隙产生静电电容成分，但是精密地调节这样的间隙实际上是很困难的。因此，获得所希望的静电电容实际上是很困难的。又，电容由于间隙变大或变小而发生变动，因此难以获得稳定的电容成分。 
本发明正是鉴于上述那样的问题点而作成的，其目的在于提供一种可以抑制制造成本的增大，同时可以更可靠地实现稳定的信号传递的半导体装置。 
解决问题的手段 
为了达到上述目的，提供一种半导体装置，包括：半导体元件，其形成有多个元件电极；安装所述半导体元件的电路基板，所述电路基板形成有与各所述元件电极对应的基板电极；和凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对对应的所述元件电极与所述基板电极进行连接，在所述凸块的至少一个与设有该至少一个凸块的所述元件电极或者基板电极之间具有电介质层以及电阻层中的至少一方。 
在本发明的较佳实施形态的半导体装置中，所述电介质层以及电阻层的扩展面积比设有该电介质层或者电阻层的所述元件电极或者基板电极的扩展面积大。 
在本发明的另一较佳实施形态的半导体装置中，所述元件电极以及基板电极各自的相对面仅由一个平坦面构成。 
在本发明的另一较佳实施形态的半导体装置中，在所述电介质层或者电阻层与设有该电介质层或者电阻层的所述元件电极或者基板电极之间还具有第1导电层。 
本发明的另一较佳实施形态的半导体装置，在所述凸块的至少一个和设有该至少一个凸块的所述元件电极或者基板电极之间具有所述电介质层，在所述凸块的其他至少一个和设有该其他至少一个凸块的所述元件电极或者基板电极之间具有所述电阻层。 
在本发明的另一较佳实施形态的半导体装置中，所述第1导电层的扩展面积大于所述第1导电层与设有该第1导电层的所述元件电极或者基板电极的接合部的面积。 
本发明的另一较佳实施形态的半导体装置，所述第1导电层的至少一个和其他至少一个夹着电介质层而相对。 
本发明的另一较佳实施形态的半导体装置，所述电介质层具有与所述第1导电层大致相等的扩展面积，在所述凸块和所述电介质层之间具有扩展面积与所述第1导电层大致相等的第2导电层。 
在本发明的另一较佳实施形态的半导体装置中，所述凸块的与所述第2导电层粘结的粘结面的中心偏离设有该凸块的所述元件电极或者基板电极。 
本发明的另一较佳实施形态的半导体装置，与一个所述元件电极或者一个所述基板电极对应地设有多个凸块，在该多个凸块的至少一个和所述第1导电层之间具有所述电介质层，在所述多个凸块的其他至少一个和所述第1导电层之间具有所述电阻层。 
在本发明的另一较佳实施形态的半导体装置中，所述第1导电层设置为使得多个所述元件电极或者多个所述基板电极互相连接，在夹着该第1导电层的所述互相连接的多个元件电极或者多个基板电极的至少一个上设置有所述电介质层，在其他的至少一个上设置有所述电阻层。 
在本发明的另一较佳实施形态的半导体装置中，所述电介质层是将为保护所述半导体元件而设置在所述半导体元件表面的、由绝缘体构成的保护膜也设置在所述元件电极上而构成的。 
在本发明的另一较佳实施形态的半导体装置中，所述凸块由比所述第1导电层柔软的材料形成。 
在本发明的另一较佳实施形态的半导体装置中，所述凸块设置所述元件电极上，该凸块通过接合线与所述基板电极连接。 
又，本发明提供一种半导体装置的制造方法，其在半导体元件的元件电极以及电路基板的基板电极中的至少一方形成凸块时，在所述凸块的至少一个与形成有该至少一个凸块的所述元件电极或者基板电极之间形成电介质层以及电阻层中的至少一方。 
发明的效果 
采用本发明的半导体装置，电介质层以及电阻层中的至少一方配置在元件电极或者基板电极与凸块之间，第1导电层与凸块之间、第1导电层与第2导电层之间、或者第1导电层彼此之间，形成平行平板电容器以及电阻的至少一方。由此，能够将平行平板电容器或者电阻组装在，连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块的连接单元自身上。因此，无需确保特别的空间，能够将电容性器件(旁路电容器)以及电阻配设在与半导体元件非常接近的位置。因此，对于尤其要求高速动作、高频动作的半导体装置，可以实现稳定的信号传递。 
又，该平行平板电容器的电容可以通过改变电介质层的厚度、夹着该电介质层的导电性材料的面积、电介质层的材质等容易地进行调节。又，可以通过改变电阻层的厚度、截面积以及材质等容易地调节电阻器的电阻值。因此，能够按照半导体装置的电气设计将任意电容的平行平板电容器以及任意电阻值的电阻组装在所述连接单元自身上。 
又，电介质层不是露出在凸块的顶部，而是设置为其上表面由导电性材料覆盖。由此，在与对应凸块的电极接合时，可以避免电介质层的厚度等发生变化。因此，能够容易地形成所希望的电容的平行平板电容器。 
进一步地，在元件电极或者基板电极上形成凸块时，可以选择任意的元件电极或者基板电极，并在该元件电极或者基板电极上设置电介质层或者电阻层。因此，即便在发生设计变更等的情况下，也能够柔软地与之对应，在电路上的必要位置随机应变地组装平行平板电容器或者电阻。 
又，通过组合设置电容性器件和电阻器，可以谋求更进一步的信号传递的稳定性。进一步地，由于不需要如以往的半导体装置那样另外设置电容性器件，因此可以提高半导体元件相对于电路基板的安装性。由此，能够谋求成本的降低。 
附图说明
图1是本发明的实施形态1的半导体装置的半导体元件的配线面侧的俯视图。 
图2是该半导体装置的电路基板的配线面侧的俯视图。 
图3是图1的A-A线截面图。 
图4A是将图1的半导体元件安装在图2的电路基板上的状态的从半导体元件侧观察的俯视图。 
图4B是将图1的半导体元件安装在图2的电路基板上的状态的主要部分的截面图。 
图5A是本发明的实施形态2的半导体装置的半导体元件的主要部分的截面图。 
图5B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图6A是本发明的实施形态3的半导体装置的半导体元件的主要部分的截面图。 
图6B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图7A是本发明的实施形态4的半导体装置的半导体元件的主要部分的截面图。 
图7B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图8A是本发明的实施形态5的半导体装置的半导体元件的主要部分的截面图。 
图8B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图9A是本发明的实施形态6的半导体装置的半导体元件的主要部分的截面图。 
图9B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图10A是本发明的实施形态7的半导体装置的半导体元件的主要部分的截面图。 
图10B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图11A是本发明的实施形态8的半导体装置的半导体元件的主要部分的截面图。 
图11B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图12A是本发明的实施形态9的半导体装置的半导体元件的配线面侧的俯视图。 
图12B是该半导体元件的主要部分的截面图。 
图12C是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图13A是本发明的实施形态10的半导体装置的半导体元件的配线面侧的俯视图。 
图13B是该半导体元件的主要部分的截面图。 
图13C是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图14A是本发明的实施形态11的半导体装置的半导体元件的主要部分的截面图。 
图14B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图15A是本发明的实施形态12的半导体装置的半导体元件的配线面侧的俯视图。 
图15B是该半导体元件的主要部分的截面图。 
图15C是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图16A是本发明的实施形态13的半导体装置的半导体元件的主要部分的截面图。 
图16B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图17A是本发明的实施形态14的半导体装置的半导体元件的主要部分的截面图。 
图17B是将该半导体元件安装在电路基板上的状态的主要部分的截面图。 
图18是将本发明的实施形态15的半导体装置的半导体元件安装在电路基板上的状态的主要部分的截面图。 
图19A是示出制造本发明的半导体装置的步骤的主要部分的截面图。 
图19B是示出制造本发明的半导体装置的步骤的主要部分的截面图。 
图19C是示出制造本发明的半导体装置的步骤的主要部分的截面图。 
图19D是示出制造本发明的半导体装置的步骤的主要部分的截面图。 
图20A是现有的半导体装置的侧面图。 
图20B是现有的半导体装置的俯视图。 
具体实施方式
下面，参照附图详细说明本发明的实施形态。(实施形态1)图1是本发明的实施形态1的半导体装置的半导体元件的俯视图，图2是该半导体装置的电路基板的俯视图。 
图1所示的半导体元件1是在硅基板上形成有集成电路的元件，其具有多个元件电极1a。图2所示的电路基板2具有分别与半导体元件1的各个元件电极1a相对应的基板电极2a。并且，在半导体元件1的各个元件电极1a上，都形成有作为突起状的电极的凸块3。 
图3示出图1的A-A线的半导体元件的截面图。如该图所示，半导体元件1中，在元件电极1a之上形成有厚度固定的电介质层4，在该电介质层4上形成有凸块3，该凸块3夹着电介质层4与元件电极1a相对。又，半导体元件1的设有元件电极1a的面的除了形成有凸块3的部分以外的表面，通过例如由聚酰亚胺的薄膜构成的保护膜5覆盖。 
在这里，电介质层4的厚度是固定的，凸块3的与元件电极1a相对的整个面与元件电极1a平行地相对。电介质层4的展开形状和凸块3的与元件电极1a相对的面的形状相同、或者超出凸块3的与元件电极1a相对的面进一步横向地扩展，元件电极1a、电介质层4以及凸块3构成平行平板电容器。又，为了构成平行平板电容器，元件电极1a的与凸块3或基板电极2a相对的面也由一个平坦面构成。在这里，将电介质层4的扩展面积设为元件电极1a的面积的1.2～1.3倍，能够在凸块3的形成位置偏离等时，防止凸块3与元件电极1a短路，因此比较理想。 
例如，将凸块3的与元件电极1a相对的面的直径设为50μm，即将凸块3的与元件电极1a相对的面的面积设为大约1962(25×25×3.14)μm2，由厚度为0.1μm的环氧树脂构成电介质层4的话，所述平行平板电容器作为静电电容大约为1pF的电容器发挥作用。另外，该静电电容是将环氧树脂的介电常数设为大约2.6×10-12F/m算出的。 
又，所述平行平板电容器的静电电容可以通过改变电介质层4的厚度来进行调节。例如，在上述的凸块3的直径条件下，通过在1μm～1nm的范围调节电介质层4的厚度，可以在1～87pF的范围调节静电电容。 
又，电介质层4的材料并不限于环氧树脂，也能够由例如金属氧化物构成。并且，通过变更其材料，可以改变所述平行平板电容器的静电电容。例如，如果将电介质层4的材料设为钛酸钡，则静电电容变大，这时，在上述的凸块3的直径条件下，通过在1μm～1nm的范围调节电介质层4的厚度，可以在6～6600pF的范围调节静电电容。又，如果使用氧化硅(SiO2)作为电介质层4的材料，则可以低成本地形成电介质层4。 
图4A以及图4B示出半导体元件安装在电路基板上时的状态。图4A是半导体元件安装在电路基板上时的从半导体元件侧观察的俯视图。图4B是图4A的B-B线截面图。 
如图4A以及图4B所示，半导体元件1面朝下地载置在电路基板2之上，使得各个元件电极1a的凸块3与所对应的基板电极2a相抵接。在该状态下，施加一定的负荷，使得凸块3与基板电极2a接合。由此，相对应的元件电极1a和基板电极2a通过凸块3连接。 
如上所述，采用本实施形态1，通过夹着电介质层4将凸块3设置在元件电极1a上，能够在连接元件电极1a和基板电极2a的、使用了凸块3的连接单元自身上组装平行平板电容器。由此，以往，可以省略以往出于改善半导体元件与电路基板的连接所得的输入输出通过特性的目的而作为其他器件安装在电路基板上的电容性器件(旁路电容器)。 
进一步地，与设置电容性器件作为其他器件的情形相比，可以将电容性器件配置在与半导体元件1更接近的位置。由此，可以实现半导体元件1的特性的稳定化，即实现半导体元件1和电路基板2之间的高频信号的稳定传递。又，通过省略作为其他器件的电容性器件，可以减少器件数量和降低成本。又，只要是存储卡等的由半导体元件和电容器构成的电路，就可以如上所述那样通过在凸块和元件电极之间夹装电介质层容易地构成。 
在这里，凸块3能够通过蒸镀法、电镀法、或者印刷法形成，但使用使导电性粒子分散在光固化性树脂中的分散液形成尤其理想。作为使用所述分散液形成凸块3的方法，例如有将半导体元件或者电路基板浅浅地浸渍于所述分散液中，通过掩模仅对规定部分照射光，由此形成含有导电性粒子的极薄的树脂层，通过反复操作形成凸块。在以这样的方法形成凸块3的情况下，也能够使用不含有导电性粒子的光固化性树脂以同样的方法形成电介质层4。因此，能够通过使用相同的生产用器材的相同工序来形成凸块3和电介质层4。由此，能够抑制半导体装置的制造成本的增大。 
(实施形态2) 
下面，参照图5A以及图5B详细说明本发明的实施形态2。图5A是本发明的实施形态2的半导体装置的电路基板的主要部分的截面图。图5B是将半导体元件安装在图5A的电路基板上的状态的主要部分的截面图。 
如图5A以及图5B所示，在实施形态2中，在电路基板2G的基板电极2a之上形成有电介质层4G，在该电介质层4G上形成有凸块3，该凸块3与基板电极2a相对夹着电介质层4G。 
在这里，电介质层4G的厚度是固定的，凸块3的与基板电极2a相对的整个面与基板电极2a平行地相对。电介质层4G的扩展形状和凸块3的与基板电极2a相对的面的形状相同、或者超出凸块3的与基板电极2a相对的面进一步横向地扩展，由此在电路基板2侧形成由基板电极2a、电介质层4G以及凸块3构成的平行平板电容器。又，为了构成平 行平板电容器，基板电极2a的与凸块3或元件电极1a相对的面也由一个平坦面构成。在这里，将电介质层4G的扩展面积设为基板电极2a的面积的1.2～1.3倍，能够在凸块3的形成位置偏离等时，防止凸块3与基板电极2a短路，因此比较理想。 
并且，半导体元件1G面朝下地载置在电路基板2G之上，使得元件电极1a与各自所对应的基板电极2a的凸块3相抵接。在该状态下，施加一定的负荷，使得凸块3与元件电极1a接合。由此，相对应的元件电极1a和基板电极2a通过凸块3连接。除此之外的结构与实施形态1相同。 
这样，使用了凸块3的平行平板电容器并不仅限于设置在半导体元件1侧，也可以设置在电路基板2侧。又，也能够在半导体元件1以及电路基板2这两者上都设置使用了凸块3的平行平板电容器。 
(实施形态3) 
下面，参照图6A以及图6B详细说明本发明的实施形态3。图6A是本发明的实施形态3的半导体装置的半导体元件的主要部分的截面图。图6B是将图6A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图6A以及图6B所示，在实施形态3中，在半导体元件1H的元件电极1a上形成有厚度固定的电阻层6，以此来替代电介质层4，在该电阻层6上形成有凸块3。除此之外的结构与实施形态1相同。 
在这里，例如将电阻层6的扩展形状的直径设为50μm，即将电阻层6的扩展面积设为大约1962μm2，将电阻层6的材料设为在环氧树脂中混入银的粉末的电阻率为1Ωm的复合材料，将电阻层6的厚度设为10μm的话，电阻层6作为电阻大约为5kΩ的电阻器发挥作用。 
又，电阻层6的电阻可以通过改变电阻层6的厚度来进行调节。例如，在上面所述的电阻层6的扩展面积下，通过在1～30μm的范围调节电阻层6的厚度，可以在500Ω～15k Ω的范围调节电阻。 
又，也可以通过改变构成电阻层6的复合材料的银和环氧树脂的配比，在1.6×10-8Ωm～1×1016Ωm的范围调节电阻层6的电阻率。因此，通过在1μm～30μm的范围改变电阻层6的厚度，可以在上述面积条件下在8.2×10-6Ω～1.5×1020Ω的范围调节电阻。 
如上所述，通过在凸块3和半导体元件1H的元件电极1a之间形成电阻层6，能够在将半导体元件连接于电路基板上时，更接近半导体元件地配置电阻，从而可以缩短其配线长度。由此，可以减小噪声的影响，因此可以实现半导体元件的特性的稳定化，即实现半导体元件和电路基板之间的高频信号的稳定传递。又，还能够削减器件数量以及制造成本。 
另外，电阻层6以及凸块3可以形成在电路基板2侧，也可以同时形成在半导体元件1以及电路基板2两侧。 
(实施形态4) 
下面，参照图7A以及图7B详细说明本发明的实施形态4。图7A是本发明的实施形态4的半导体装置的半导体元件的主要部分的截面图。图7B是将图7A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图7A以及图7B所示，在实施形态4中，在半导体元件1I的至少一个元件电极1a上形成有电介质层4，还形成有与元件电极1a相对并夹着电介质层4的凸块3。又，在半导体元件1I的其他至少一个元件电极1a上形成有电阻层6，在该电阻层6上形成有凸块3。实施形态4的半导体装置的除此之外的构成与实施形态1相同。 
采用实施形态4，可以在将半导体元件以及电路基板的相对应的电极互相连接的、使用了凸块的连接单元自身上形成平行平板电容器与电阻器。因此，可以容易地形成晶体管往往通过电阻以及电容器接地的例如CPU运算电路或模拟信号放大电路。 
另外，使用凸块的平行平板电容器以及电阻器可以形成在电路基板2侧，也可以形成在半导体元件1以及电路基板2两侧。或者，可以将使用凸块的平行平板电容器形成在半导体元件1I侧，将电阻器形成在电路基板2侧。又，反过来也是可以的。 
(实施形态5) 
下面，参照图8A以及图8B详细说明本发明的实施形态5。图8A是本发明的实施形态5的半导体装置的半导体元件的主要部分的截面图。图8B是将图8A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图8A以及图8B所示，在实施形态5中，在半导体元件1J的元件电极1a上形成有第1导电层7，在该第1导电层7上形成有电介质层4，还形成有夹着电介质层4与第1导电层7相对的凸块3。 
在这里，凸块3的与第1导电层7相对的整个面与第1导电层7平行相对。除此之外的结构与实施形态1相同。 
又，较理想的是，如上所述的，第1导电层7由与上述的凸块3的材料相同的材料构成。这时，如果采用使用使导电性粒子分散在光固化性树脂中的分散液而形成的方法来形成第1导电层7以及凸块3的话，能够采用相同的生产用器材来形成它们，因此更加理 想。如果通过不使导电性粒子分散的光固化性树脂形成电介质层4的话，可以采用相同的生产用器材来形成电介质层4，因此更加理想。 
又，基于上述说明可知，本实施形态5也包含了这样的情形，即在半导体元件1J的元件电极1a上形成凸块3的中途形成电介质层4的情形。即，本发明也包括凸块3被电介质层4上下一分为二的情形。这时，凸块的位于电介质层4下侧的部分(元件电极1a侧的部分)相当于第1导电层7，凸块的位于电介质层4上侧的部分(元件电极1a相反侧的部分)相当于凸块3。 
在这里，例如，设凸块3的与第1导电层7相对的面的直径为100μm，即设凸块3的与第1导电层7相对的面的面积设为大约7850(50×50×3.14)μm2，设电介质层4的材料为电容率是5的环氧树脂，设电介质层4的厚度为0.1μm的情况下，凸块3、电介质层4以及第1导电层7作为静电电容大约为3pF的平行平板电容器发挥作用。 
该静电电容能够通过改变电介质层4的厚度来进行调节。例如，可以通过在1μm～1nm的范围调节电介质层的厚度，以在0.3～350pF的范围调节所述静电电容。 
又，通过将电介质层4的材料变更为电容率大的材料例如电容率为1200的钛酸钡，能够增大静电电容。这时，在上述的凸块3的尺寸条件下，可以通过在1μm～1nm的范围调节电介质层4的厚度，以在83pF～83000pF的范围调节所述静电电容。 
进一步地，通过使用电容率为10的氧化铝或钛酸钡与环氧的混合材料作为电介质层4的材料，并使得凸块3的直径在30～100μm的范围变化，可以在0.03～83000pF的范围调节所述静电电容。 
另外，在本实施形态5中，使用凸块3的平行平板电容器可以形成在电路基板2的基板电极2a上，也可以形成在半导体元件1J的元件电极1a以及电路基板2的基板电极2a这两者上。 
(实施形态6) 
下面，参照图9A以及图9B详细说明本发明的实施形态6。图9A是本发明的实施形态6的半导体装置的半导体元件的主要部分的截面图。图9B是将图9A的半导体元件安装在电路基板上时的半导体装置的主要部分的截面图。 
如图9A以及图9B所示，在实施形态6的半导体装置中，在半导体元件1K的元件电极1a上形成有第1导电层7，在该第1导电层7上形成有厚度固定的电阻层6，在该电阻层6上还形成有凸块3。实施形态6的除此之外的构成与实施形态5相同。 
在这里，例如将电阻层6的扩展形状的直径设为50μm，将电阻层6的材料设为在环氧树脂中混入了银的粉末的电阻率为1Ωm的复合材料，将电阻层6的厚度设为10μm的情形下，电阻层6作为电阻大约为5kΩ的电阻器发挥作用。 
又，电阻层6的电阻可以通过改变电阻层6的厚度来进行调节。例如，通过在1～30μm的范围调节电阻层6的厚度，能够在500Ω～15k Ω的范围调节电阻。 
又，通过变更所述复合材料的银与环氧树脂的配比，可以在例如1.6×10-8～1×1016Ωm的范围调节电阻率。例如，通过在1～30μm的范围调节电阻层6的厚度，能够在8.2×10-6～1.5×1020Ω的范围调节电阻。 
这样，通过使使用凸块3的连接单元包含电阻，在半导体元件连接在电路基板上的情况下，可以在更接近半导体元件1K的位置配置电阻。由此，能够缩短配线长度，减小噪声的影响。由此，可以实现半导体元件1K的特性的稳定化，即实现半导体元件1K和电路基板2之间的高频信号的稳定传递。又，可以削减半导体装置的器件数量和制造成本。 
另外，在实施形态6中，第1导电层7以及电阻层6可以形成在电路基板2侧，也可以形成在半导体元件1K以及电路基板2两侧。又，在实施形态6中，第1导电层7由与凸块3的材料相同的材料构成较为理想。这时，在采用上述使用使上述导电性粒子分散在光固化性树脂中的分散液的形成方法来形成第1导电层7、凸块3以及电阻层6的情况下，能够采用相同的生产用器材来形成它们所有，因此更加理想。 
(实施形态7) 
下面，参照图10A以及图10B详细说明本发明的实施形态7。图10A是本发明的实施形态7的半导体装置的半导体元件的主要部分的截面图。图10B是将图10A的半导体元件安装在电路基板上时的半导体装置的主要部分的截面图。 
如图10A以及图10B所示，在实施形态7的半导体装置中，在半导体元件1L的至少一个元件电极1a上形成有第1导电层7，在该第1导电层7上形成有电介质层4，还形成有夹着电介质层4与第1导电层7相对的凸块3。又，在半导体元件1L的其他至少一个元件电极1a之上形成有第1导电层7，在该第1导电层7上形成有电阻层6，在该电阻层6上形成有凸块3。实施形态7的除此之外的构成与实施形态5以及6相同。 
采用实施形态7的半导体装置，能够将具有静电电容的电容器和具有电阻的电阻器组装在连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块3的连接单元自身上。由此，可以容易地形成电容器和电阻兼备的电路。因此，形成例如CPU运算电路、模拟信号放大电路就变得容易了。 
另外，在实施形态7中，使用了凸块3的平行平板电容器以及电阻器可以形成在电路基板2侧，也可以形成在半导体元件1L以及电路基板2这两者上。又，能够将使用了凸块3的平行平板电容器形成在半导体元件1L侧，将电阻器形成在电路基板2侧，其相反的情况也是可以的。又，在实施形态7中，第1导电层7由与凸块3的材料相同的材料构成较为理想。这时，如果通过使用上述使导电性粒子分散在光固化性树脂中的分散液的形成方法来形成第1导电层7、凸块3以及电阻层6的话，能够采用相同的生产用器材来形成它们，因此更加理想。如果利用不使导电性粒子分散的光固化性树脂形成电介质层4的话，可以采用相同的生产用器材来形成电介质层4，因此更加理想。 
(实施形态8) 
下面，参照图11A以及图11B详细说明本发明的实施形态8。图11A是本发明的实施形态8的半导体装置的半导体元件的主要部分的截面图。图11B是将图11A的半导体元件安装在电路基板上的状态的截面图。 
如图11A以及图11B所示，在实施形态8的半导体装置中，在半导体元件1M的至少一个元件电极1a上形成有第1导电层7G，在其他的至少一个元件电极1a上形成有其他形状的第1导电层7H，分别在该第1导电层7G、7H上形成有电介质层4，还形成有夹着该电介质层4分别与第1导电层7G、7H相对的凸块3。 
在这里，第1导电层7G、7H具有与元件电极1a接合的接合部7G1、7H1和大面积部7G2、7H2，所述大面积部7G2、7H2扩展以便从接合部7G1、7H1露出在保护膜5之上。又，第1导电层7G以及7H的各自的大面积部7G2以及7H2其一部分相互平行地重叠，在该重叠的部分之间形成有厚度固定的其他的电介质层4由此，在第1导电层7G和其他形状的第1导电层7H之间形成有其他的平行平板电容器。实施形态8的其他构成与实施形态5相同。 
采用实施形态8的半导体装置，能够将具有静电电容的电容器组装在连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块的连接单元自身上，并能够以最短距离通过具有静电电容的电容器来连接任意的元件电极1a之间。由此，可以谋求高频电路的稳定性的提高。 
另外，在实施形态8中，第1导电层7G、7H、电介质层4、凸块3以及其他的电介质层4可以形成在电路基板2侧，也可以形成在半导体元件1M以及电路基板2这两者上。又，也能够将上述两个电介质层4以及其他的电介质层4的至少一个或者全部替换为电阻 层6。在将电介质层4的至少一个替换为电阻层6的情况下，能够在使用了所述凸块的连接单元自身上形成电阻和电容器的并联电路，可以进一步地提高高频电路的稳定性。 
(实施形态9) 
下面，参照图12A、图12B以及图12C详细说明本发明的实施形态9。图12A是本发明的实施形态9的半导体装置的半导体元件的配线面侧的俯视图。图12B是图12A的C-C线截面图。图12C是将图12A的半导体元件安装在电路基板上时的半导体装置的主要部分的截面图。 
如图12A、图12B以及图12C所示，在实施形态9的半导体装置中，在元件电极1a上形成有第1导电层7I，在该第1导电层7I上形成有电介质层4G，还形成有与第1导电层7I相对夹着电介质层4G的第2导电层8，在第2导电层8上形成有凸块3。在这里，第1导电层7I具有与元件电极1a接合的接合部7I1和大面积部7I2，所述大面积部7I2以露出在保护膜5之上的形态扩展。并且，第2导电层8的扩展形状形成为与第1导电层7I的大面积部7I2相同，其整个面形成为与第1导电层7I的大面积部7I2平行地相对。 
采用实施形态9的半导体装置，能够采用具有更大的相对面积的导电构件来形成平行平板电容器。由此，可以形成更大静电电容的电容器。例如，设电介质层4G的面积为6.25mm2，电介质层4G的材料为电容率是5的环氧树脂，电介质层4G的厚度为0.1μm时，可以形成静电电容大约为11nF的电容器。 
该静电电容能够通过改变电介质层4G的厚度来进行调节。例如，通过在1μm～1nm的范围调节电介质层4G的厚度，可以在1nF～1μF的范围调节静电电容。 
又，通过将电介质层4G的材料变更为电容率大的材料例如钛酸钡(电容率为1200)，能够增大静电电容。例如，通过在1～30μm的范围调节电介质层4G的厚度，可以在0.27～270μF的范围调节静电电容。 
另外，在实施形态9中，第1导电层7I、电介质层4G以及第2导电层8可以形成在电路基板2侧，也可以形成在半导体元件1以及电路基板2这两侧。 
(实施形态10) 
下面，参照图13A、图13B以及图13C详细说明本发明的实施形态10。图13A是本发明的实施形态10的半导体装置的半导体元件的配线面侧的俯视图。图13B是图13A的D-D线截面图。图13C是将图13A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图13A、图13B以及图13C所示，在实施形态10的半导体装置中，在元件电极1a上形成有与实施形态9的第1导电层7I相同的第1导电层7I，在该第1导电层7I上形成 有相同扩展形状的电介质层4G，还形成有夹着电介质层4G与第1导电层7I相对的第2导电层8。而且，在第2导电层8上形成有凸块3。 
实施形态10与实施形态9的不同之处在于，凸块3的设置位置偏离元件电极1a的正上方。即，在实施形态10中，凸块3设置为其与第2导电层8粘结的粘结面的中心0偏离元件电极1a。由此，凸块3形成在偏离作为非常脆弱的结构要素的元件电极1a的正上方的位置，可以增加半导体装置的可靠性。即，如上所述，在利用凸块3连接半导体元件1P的元件电极1a和电路基板2的基板电极2a时，需要以某程度的压力将凸块3按压至基板电极2a，使其与基板电极2a接合，元件电极1a非常有可能会破损。因此，通过将凸块3设置在偏离元件电极1a的正上方的位置，可以在接合凸块3和基板电极2a时防止元件电极1a破损，可以增加半导体装置的可靠性。进一步地，由于凸块3的设置位置并不限于元件电极1a的正上方，因此增加了设计的自由度。 
在这里，由第1导电层7I、电介质4G以及第2导电层8构成的电容器的电容及其调节的自由度可以与实施形态9的相同。另外，在实施形态10中，第1导电层7G、电介质层4G以及第2导电层8可以形成在电路基板2侧，也可以形成在半导体元件1P以及电路基板2这两侧上。 
(实施形态11) 
下面，参照图14A以及图14B详细说明本发明的实施形态11。图14A是本发明的实施形态11的半导体装置的半导体元件的主要部分的截面图。图14B是将图14A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图14A以及图14B所示，在实施形态11的半导体装置中，在半导体元件1Q的元件电极1a上形成有第1导电层7，在该第1导电层7上形成有个别的电介质层4以及电阻层6，形成有夹着电介质层4与第1导电层7相对的凸块3，并在电阻层6上也形成有凸块3。 
实施形态11的除此之外的构成与实施形态5以及6相同。 
采用实施形态11，能够将具有静电电容的电容器和具有电阻的电阻器的并联电路组装在连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块3的连接单元自身上。因此，形成例如CPU运算电路、模拟信号放大电路就变得容易了。 
另外，在实施形态11中，第1导电层7、电介质层4以及电阻层6和凸块3可以形成在电路基板2侧，也可以形成在半导体元件1Q以及电路基板2这两侧上。 
(实施形态12) 
下面，参照图15A、图15B以及图15C详细说明本发明的实施形态12。图15A是本发明的实施形态12的半导体装置的半导体元件的配线面侧的俯视图。图15B是图15A的E-E线截面图。图15C是将图15A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图15A～15C所示，在实施形态12的半导体装置中，使得多个元件电极1a互相连接，形成一体的第1导电层7J，在一体的第1导电层7J上形成有个别的电介质层4以及电阻层6，形成夹着电介质层4与第1导电层7J相对的凸块3，并在电阻层6上也形成凸块3。实施形态12的其他构成与实施形态5以及6相同。 
采用实施形态12，能够以最短距离互相连接多个元件电极1a，并能够将具有静电电容的电容器和具有电阻的电阻器的并联电路组装在连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块的连接单元自身上。由此，可以谋求高频电路的稳定性的提高。 
另外，在实施形态12中，第1导电层7J、电介质层4以及电阻层6和凸块3可以形成在电路基板2侧，也可以形成在半导体元件1R以及电路基板2这两侧上。 
(实施形态13) 
下面，参照图16A以及图16B详细说明本发明的实施形态13。图16A是本发明的实施形态13的半导体装置的半导体元件的主要部分的截面图。图16B是将图16A的半导体元件安装在电路基板上时的半导体装置的主要部分的截面图。 
如图16A以及图16B所示，在实施形态13的半导体装置中，覆盖半导体元件1R的配线面的保护膜5G形成为也覆盖在元件电极1a之上，夹着保护膜5G设置与元件电极1a相对的凸块3。在这里，保护膜5G由聚酰亚胺等电介质材料构成，元件电极1a、保护膜5G、以及凸块3构成平行平板电容器。即，在本实施形态13中，电介质层4由与保护膜5G完全不同的材料形成。 
采用本实施形态13，只要将保护膜5G形成为也覆盖元件电极1a，就可以形成应与元件电极1a以及凸块3一起构成平行平板电容器的电介质层。因此，尤其可以不增大工作量就形成电介质层。又，由于电介质层由与保护膜5G完全相同的材料构成，因此不需要另外准备电介质层的材料。因此，可以抑制工作量的增大，并可以抑制材料的采购、管理所需的劳力的增加。 
(实施形态14) 
下面，参照图17A以及图17B详细说明本发明的实施形态14。图17A是本发明的实施形态14的半导体装置的半导体元件的主要部分的截面图。图17B是将图17A的半导体元件安装在电路基板上的状态的主要部分的截面图。 
如图17A以及图17B所示，在实施形态14的半导体装置中，在半导体元件1S的元件电极1a上形成有第1导电层7，在该第1导电层7上形成有电介质层4，在电介质层4上形成有夹着电介质层4与元件电极1a相对的凸块3G。在这里，凸块3G使用与第1导电层7的材料不同的材料形成，更具体地说，使用比第1导电层7柔软的材料形成。实施形态14的除此之外的构成与实施形态5相同。例如，在凸块3G和第1导电层7由环氧树脂和银的混合材料构成时，通过使得凸块3G的环氧树脂的含有量比第1导电层7的环氧树脂的含有量多，可以提高凸块3G的柔软性。由此，可以吸收使用凸块3G连接电路基板2的基板电极2a和元件电极1a时所发生的应力。因此，能够防止连接时的元件电极1a的破损等，可以提高半导体装置的可靠性。 
另外，在实施形态14中，第1导电层7、电介质层4以及凸块3可以形成在电路基板2侧，也可以形成在半导体元件1S以及电路基板2这两侧上。 
(实施形态15) 
下面，参照附图18详细说明本发明的实施形态15。图18是本发明的实施形态15的半导体装置的主要部分的截面图。 
如图18所示，在实施形态15的半导体装置中，在半导体元件1T的元件电极1a上形成有第1导电层7，在该第1导电层7上形成有电介质层4，在电介质层4上形成有夹着电介质层4与元件电极1a相对的凸块3。并且，凸块3和电路基板2的基板电极2a通过接合线9连接。 
采用本实施形态15，在多层层叠结构等需要引线接合的连接的半导体装置中，也能够将平行平板电容器组装在使用了凸块3的、连接半导体元件1T的元件电极1a和电路基板2的基板电极2a的连接单元自身上。 
另外，在本实施形态15中，当然也可以设置电阻层6来代替电介质层4、或同时设置电介质层4和电阻层6。 
以下，参照图19，对所述各实施形态的半导体装置的制造方法进行更具体的说明。另外，图19示出制造实施形态1的半导体装置的情形，但是也能够以相同的方法制造其他实施形态的半导体装置。 
首先，如图19A所示，通过印刷法、喷墨或者光造形法在半导体元件1的元件电极1a上形成电介质层4。电介质层4的材料可以是在例如环氧树脂器材中含有二氧化硅填料或钛酸钡的材料。然后，根据电介质层4的材料，在必要的情况下，将半导体元件1投入炉中进行加热以使得电介质层4固化。 
接下来，如图19B所示，通过印刷法、喷墨、或者光造形法形成凸块3。凸块3的材料为银浆、铜浆等电阻低的材料比较理想。 
接下来，如图19C所示，一边使所对应的凸块3和电路基板2的基板电极2a的位置对准，一边对凸块3和基板电极2进行接合。此时，如果需要，则进行加压加热。 
进一步地，如图19D所示，通过分配器将密封用树脂11注入半导体元件1和电路基板2之间。这样，通过利用密封用树脂11对半导体元件1和电路基板2之间进行密封，可以谋求半导体装置对于外力的强度的提高，以及电极之间的连接的可靠性的提高。 
如以上详细叙述的那样，采用本发明的半导体装置，由于可以将平行平板电容器组装在连接半导体元件的元件电极和电路基板的基板电极的、使用了凸块的连接单元自身上，因此尤其对于要求高速动作、高频动作的半导体装置，可以实现稳定的信号传递。又，除了平行平板电容器之外，也能够将电阻器组装在所述连接单元自身上，因此能够进一步确保半导体元件的特性的稳定性。进一步地，由于不需要如以往的半导体装置那样另外设置静电电容器件，因此可以提高半导体元件相对于电路基板的安装性。由此，能够谋求成本的降低。 
产业上的可利用性 
本发明能够适用于使用凸块将半导体元件连接在电路基板上的情形。 

Claims (4)

1.一种半导体装置，其特征在于，包括：
半导体元件，其形成有多个元件电极；
安装所述半导体元件的电路基板，所述电路基板形成有与各所述元件电极对应的基板电极；和
凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对对应的所述元件电极与所述基板电极进行连接，
在所述凸块的至少一个与设有该至少一个凸块的所述元件电极或者基板电极之间具有电介质层以及电阻层中的至少一方，
在所述电介质层或者电阻层与设有该电介质层或者电阻层的所述元件电极或者基板电极之间还具有第1导电层，
所述第1导电层的扩展面积大于所述第1导电层与设有该第1导电层的所述元件电极或者基板电极的接合部的面积，
所述第1导电层的至少一个和其他至少一个夹着电介质层而相对。
2.一种半导体装置，其特征在于，包括：
半导体元件，其形成有多个元件电极；
安装所述半导体元件的电路基板，所述电路基板形成有与各所述元件电极对应的基板电极；和
凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对对应的所述元件电极与所述基板电极进行连接，
在所述凸块的至少一个与设有该至少一个凸块的所述元件电极或者基板电极之间具有电介质层以及电阻层中的至少一方，
在所述电介质层或者电阻层与设有该电介质层或者电阻层的所述元件电极或者基板电极之间还具有第1导电层，
所述第1导电层的扩展面积大于所述第1导电层与设有该第1导电层的所述元件电极或者基板电极的接合部的面积，
所述电介质层具有与所述第1导电层相等的扩展面积，在所述凸块和所述电介质层之间具有扩展面积与所述第1导电层相等的第2导电层。
3.一种半导体装置，其特征在于，包括：
半导体元件，其形成有多个元件电极；
安装所述半导体元件的电路基板，所述电路基板形成有与各所述元件电极对应的基板电极；和
凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对对应的所述元件电极与所述基板电极进行连接，
在所述凸块的至少一个与设有该至少一个凸块的所述元件电极或者基板电极之间具有电介质层以及电阻层中的至少一方，
在所述电介质层或者电阻层与设有该电介质层或者电阻层的所述元件电极或者基板电极之间还具有第1导电层，
所述第1导电层的扩展面积大于所述第1导电层与设有该第1导电层的所述元件电极或者基板电极的接合部的面积，
所述电介质层具有与所述第1导电层相等的扩展面积，在所述凸块和所述电介质层之间具有扩展面积与所述第1导电层相等的第2导电层，
所述凸块的与所述第2导电层粘结的粘结面的中心偏离设有该凸块的所述元件电极或者基板电极。
4.一种半导体装置，其特征在于，包括：
半导体元件，其形成有多个元件电极；
安装所述半导体元件的电路基板，所述电路基板形成有与各所述元件电极对应的基板电极；和
凸块，其设置在所述元件电极以及基板电极中的至少一方上，在所述半导体元件安装于所述电路基板上时，对对应的所述元件电极与所述基板电极进行连接，
在所述凸块的至少一个与设有该至少一个凸块的所述元件电极或者基板电极之间具有电介质层以及电阻层中的至少一方，
在所述电介质层或者电阻层与设有该电介质层或者电阻层的所述元件电极或者基板电极之间还具有第1导电层，
与一个所述元件电极或者一个所述基板电极对应地设有多个凸块，在该多个凸块的至少一个和所述第1导电层之间具有所述电介质层，在所述多个凸块的其他至少一个和所述第1导电层之间具有所述电阻层。
CN2009801176179A 2008-05-09 2009-04-14 半导体装置及其制造方法 Expired - Fee Related CN102017113B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-123645 2008-05-09
JP2008123645 2008-05-09
PCT/JP2009/001724 WO2009136468A1 (ja) 2008-05-09 2009-04-14 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
CN102017113A CN102017113A (zh) 2011-04-13
CN102017113B true CN102017113B (zh) 2013-06-12

Family

ID=41264525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801176179A Expired - Fee Related CN102017113B (zh) 2008-05-09 2009-04-14 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8415794B2 (zh)
JP (1) JP5386481B2 (zh)
CN (1) CN102017113B (zh)
WO (1) WO2009136468A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
JP2014120490A (ja) * 2012-12-13 2014-06-30 Apic Yamada Corp バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
WO2014083782A1 (ja) * 2012-11-30 2014-06-05 アピックヤマダ株式会社 レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、微量材料合成装置とその方法、樹脂モールド装置、樹脂モールド方法、薄膜形成装置、有機ｅｌ素子、バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
JP2014157897A (ja) * 2013-02-15 2014-08-28 Apic Yamada Corp レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、および、微量材料合成装置とその方法
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
WO2017081823A1 (ja) * 2015-11-13 2017-05-18 株式会社野田スクリーン 半導体装置
JP7412310B2 (ja) * 2020-09-14 2024-01-12 三菱電機株式会社 半導体装置およびその製造方法
CN113113375B (zh) * 2021-04-09 2024-05-28 中国科学技术大学 一种用于毫米波频段芯片封装的垂直互连结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502581B2 (ja) 1987-04-09 1996-05-29 松下電器産業株式会社 半導体素子の突起電極形成方法
GB2206221B (en) 1987-06-05 1991-11-27 Fuji Photo Film Co Ltd Electronic flash for a camera
US5404265A (en) 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
JP4057261B2 (ja) 2001-08-09 2008-03-05 松下電器産業株式会社 半導体装置及びその製造方法
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US20050258529A1 (en) * 2003-12-30 2005-11-24 Tessera, Inc. High-frequency chip packages
KR100669830B1 (ko) * 2004-11-16 2007-04-16 삼성전자주식회사 이방성 도전막을 이용한 적층 패키지
JP4632870B2 (ja) 2005-06-10 2011-02-16 Ｎｅｃシステムテクノロジー株式会社 Ｌｓｉパッケージ及び回路基板
JP4238843B2 (ja) * 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
JP5027431B2 (ja) 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2009136468A1 (ja) 2011-09-01
US8415794B2 (en) 2013-04-09
US20110042808A1 (en) 2011-02-24
WO2009136468A1 (ja) 2009-11-12
JP5386481B2 (ja) 2014-01-15
CN102017113A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
CN102017113B (zh) 半导体装置及其制造方法
KR102168887B1 (ko) 인터페이스 구조체 및 그의 형성 방법
US9985412B2 (en) Active silicon optical bench
US7046501B2 (en) Capacitor-embedded substrate
US10068889B2 (en) System in package
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
TWI566350B (zh) Semiconductor device
US10342125B2 (en) Multilayer substrate
US9345126B2 (en) Semiconductor package and printed circuit board
US20110156203A1 (en) Integrated passive device assembly
US10028388B2 (en) Component-embedded substrate
US9431337B2 (en) Semiconductor device having an inner power supply plate structure
KR100878673B1 (ko) 이방 전도성 필름 및 이의 제조 방법
TWI582931B (zh) 半導體裝置
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
US10153234B2 (en) System in package
TWI575683B (zh) 晶片封裝結構與其製作方法
JP2008028282A (ja) 半導体装置
US20230411366A1 (en) Semiconductor device
US9461607B2 (en) Balance filter
JP4547655B2 (ja) 半導体装置
JPH02210858A (ja) 半導体装置
WO2016190114A1 (ja) 電子機器
JPH04181796A (ja) 集積型回路装置
JP2003059966A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612