CN102013971A - 接收设备及其接收方法 - Google Patents

接收设备及其接收方法 Download PDF

Info

Publication number
CN102013971A
CN102013971A CN2010102757713A CN201010275771A CN102013971A CN 102013971 A CN102013971 A CN 102013971A CN 2010102757713 A CN2010102757713 A CN 2010102757713A CN 201010275771 A CN201010275771 A CN 201010275771A CN 102013971 A CN102013971 A CN 102013971A
Authority
CN
China
Prior art keywords
data
clock
circuit
error
receiving equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102757713A
Other languages
English (en)
Inventor
平岛康伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102013971A publication Critical patent/CN102013971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及接收设备及其接收方法。根据本发明的接收设备包括多相位时钟生成电路、锁存组件、误差检查组件、以及选择器电路。多相位时钟生成电路生成相位彼此不同的多个时钟。锁存组件接收被划分为两个或者更多个的外部数据和多个时钟，并且通过不同的时钟来锁存外部数据，同时获得时钟时序彼此不同的多个数据。误差检查组件检测各数据的误差。选择器电路从多个数据中选择被判断为无误差数据的数据，并且输出所选择的数据作为接收的数据。根据像这样的电路构造，能够精确地接收数据。

Description

接收设备及其接收方法
相关申请的交叉引用
本申请基于并且要求2009年9月8日提交的日本专利申请No.2009-206879的优先权，通过引用将其全部内容整体并入于此。
技术领域
本发明涉及接收设备及其接收方法，以及例如适于高速数据传输的接收设备及其接收方法。
背景技术
通常通过数据传输/接收系统中的电缆等等来连接用于传输数据的传输设备和用于接收数据的数据接收设备。在这里，要求接收设备与时钟同步以精确地接收输入数据。
然而，由于时钟线和数据线之间的电缆的长度、材料等等当中的不同可能引起时钟和数据之间的时序间隙(延迟差)。此外，由于诸如噪声的外部因素、电路特性等等可能引起时钟和数据之间的时序间隙。因此，即使在一定程度上引起延迟差，也要求接收设备执行精确的数据接收，以减少接收到的数据的误差率。
在日本未经审查的专利申请公开No.8-102729中描述了上述问题的解决方案。日本未经审查的专利申请公开No.8-102729公布一种自动时钟时序调节设备，该自动时钟时序调节设备调节要被用于接收数据的时钟的时序。自动时钟时序调节设备包括延迟电路和选择器。延迟电路使输入时钟被延迟彼此不同的多个延迟时间。选择器顺序地选择通过延迟电路延迟的时钟。当在测试模式下从传输侧传输测试数据时，自动时钟时序调节设备通过由选择器顺序地选择的被调节的时钟，而首先接收并且锁存测试数据。
接下来，自动时钟时序调节设备通过将被锁存的数据和测试数据进行比较，来执行数据判断，从而检测与时钟延迟值中的每一个相对应的误差率。然后，自动时钟时序调节设备评估与最低的误差率相对应的最佳时钟延迟值，并且将所期望的时钟延迟值设置给延迟电路。在后续的数据接收中，自动时钟时序调节设备使用被设置为所期望的延迟值的上述时钟来接收数据。因此，通过被延迟了最佳时钟延迟值的时钟能够实现低误差率数据接收。
发明内容
然而，本发明人已经发现下述问题。在上述的电路中，要求在开始到接收设备的规则的数据传输之前传输测试图案以调节时钟时序。因此，要求预先设置最佳延迟值。然而，存在不传输测试图案的传输设备。在这样的情况下，存在下述问题：不能够通过现有技术的自动时序调节设备来调节数据和时钟之间的时序间隙。
此外，由于抖动和噪声等等可能引起动态时序间隙。在这样的情况下，即使基于测试图案能够最小化由于电缆的材料或者长度的不同而导致的静态时序间隙，也存在下述问题：不能够通过现有技术降低数据的数据误差率。
本发明的示例性方面是一种接收设备，包括：多相位时钟生成电路，该多相位时钟生成电路生成相位彼此不同的多个时钟；锁存组件，该锁存组件被输入被划分为两个或者更多个的外部数据以及通过多相位时钟生成电路生成的多个时钟，并且通过不同时钟锁存被划分为两个或者更多个的外部数据，从而同时获得时钟时序彼此不同的多个数据；误差检查组件，该误差检查组件检测通过锁存组件获得的各数据的误差；以及选择器电路，该选择器电路基于误差检测的结果选择被判断为无误差数据的数据，并且输出所选择的数据作为接收的数据。
此外，本发明的另一示例性方面是接收设备的接收方法，包括：生成相位彼此不同的多个时钟，并且通过在锁存组件中通过不同时钟锁存被划分为两个或者更多个的外部数据，从而同时获得时钟时序彼此不同的多个数据，所述锁存组件被输入被划分为两个或者更多个的外部数据以及通过多相位时钟生成电路生成的多个时钟；检测通过锁存组件获得的各数据的误差；基于误差检测的结果来选择被判断为无误差数据的数据；以及输出所选择的数据作为接收的数据。
根据包括上述构造的接收设备及其接收方法，能够执行精确的数据接收。
本发明能够提供能够执行精确的数据接收的接收设备及其接收方法。
附图说明
根据以下结合附图对某些示例性实施例的描述，以上和其它示例性方面、优点和特征将更加明显，其中：
图1是示出根据本发明的第一示例性实施例的接收设备的框图；
图2是示出根据本发明的第一示例性实施例的S/P电路的示例的框图；
图3是示出根据本发明的第一示例性实施例的S/P电路的输入和输出信号的波形的图；
图4是示出根据本发明的第一示例性实施例的误差检查电路的框图；
图5是示出根据本发明的第一示例性实施例的接收设备中的信号变化的时序图；
图6是示出根据本发明的第二示例性实施例的接收设备的框图；
图7是示出根据本发明的第二示例性实施例的延迟值控制电路的框图；
图8是示出根据本发明的第二示例性实施例的延迟电路的电路图；
图9是示出根据本发明的第二示例性实施例的通过接收设备的时序调节方法的流程图；
图10是示出根据本发明的第二示例性实施例的关于延迟值控制电路中的延迟值的误差率的表。
具体实施方式
在下文中参考附图描述合并本发明的具体示例性实施例。在附图中，通过相同的附图标记来标记相同的组件，并且适当地省略重复的描述。
[第一示例性实施例]
将参考附图描述本发明的第一示例性实施例。图1示出根据本发明的第一示例性实施例的接收设备100a。在本示例性实施例中，串行数据和时钟被从传输设备(在附图中未示出)传输到接收设备100a。接收设备100a将串行输入数据转换为并行数据。总之，按照由预定的数据串组成的分组，将从传输设备传输的串行数据转换为并行数据。接收设备100a包括比较器1a和1b、PLL电路2、多相位时钟生成电路3、以及输出信号控制电路4。比较器1a和1b接收从传输设备(在附图中未示出)传输的信号。PLL电路2生成与数据的传输速率相对应的时钟。多相位时钟生成电路3基于由PLL电路2生成的时钟生成相位彼此不同的多个时钟。输出信号控制电路4基于通过多相位时钟生成电路3生成的时钟来锁存数据，并且输出被锁存的数据作为接收的数据。
如图2中所示，输出信号控制电路4包括串-并行转换电路(在下文中，它被称为S/P电路)5a、5b以及5c；误差检查电路6a、6b、以及6c；以及选择器电路7。S/P电路5a、5b以及5c分别基于相位彼此不同的时钟来锁存数据。误差检查电路6a、6b、以及6c检查相对应的S/P电路是否锁存所期望的数据。选择器电路7基于误差检查电路6a、6b、以及6c的输出结果选择最佳数据，并且输出所选择的数据作为接收的数据。此外，S/P电路5a、5b以及5c组成锁存组件。误差检查电路6a、6b、以及6c组成误差检查组件。
来自于外部(在附图中未示出的发送器)的串行数据被通过一对数据输入端子DATA_IN输入到比较器1a的两个输入端子。从比较器1a输出的信号DATA被划分为三个信号。所划分的信号分别被输入到S/P电路5a、5b以及5c的数据输入端子DATA。
此外，来自于外部(在附图中未示出的发送器)的时钟被通过一对时钟输入端子CLK_IN输入到比较器1b的两个输入端子。从比较器1b输出的信号被输入到PLL电路2。PLL电路2将时钟PLL_CLK和PCLK_P输出到多相位时钟生成电路3。总之，PLL电路2基于来自于外部的时钟生成时钟PLL_CLK和PCLK_P，并且将它们输出到多相位时钟生成电路3。在这里，时钟PLL_CLK是用于锁存串行数据的时钟。时钟PCLK_P是用于锁存从串行数据转换的数据的时钟。
多相位时钟生成电路3基于来自于PLL电路2的时钟PCLK_P生成时钟PCLK。然后，多相位时钟生成电路3将时钟PCLK划分为三个信号。所划分的信号分别被输出到S/P电路5a、5b以及5c。此外，多相位时钟生成电路3基于来自于PLL电路2的时钟PLL_CLK而生成时钟CLK_1、CLK_2、以及CLK_3。时钟CLK_1、CLK_2、以及CLK_3分别被输出到S/P电路5a、5b以及5c。在这里，时钟PCLK是具有与时钟PCLK_P相同的相位和周期的信号。时钟CLK_1是具有与时钟PLL_CLK相同的相位的信号。注意，时钟CLK_1是当在数据和时钟之间不存在延迟时提供用于锁存数据的最佳时序的时钟。时钟CLK_2是其相位被从时钟PLL_CLK延迟了120度的信号。时钟CLK_3是其相位被从时钟PLL_CLK延迟了240度的信号。即，如图3中所示，多相位时钟生成电路3基于时钟PLL_CLK生成相位彼此不同的多个时钟。
S/P电路5a基于时钟CLK_1顺序地锁存作为串行数据的信号DATA。然后，S/P电路5a基于时钟PCLK将所锁存的数据转换为并行信号DATA_1。信号DATA_1被输出到误差检查电路6a。同样地，S/P电路5b基于时钟CLK_2顺序地锁存信号DATA。然后，S/P电路5b基于时钟PCLK将所锁存的数据转换为并行信号DATA_2。信号DATA_2被输出到误差检查电路6b。S/P电路5c基于时钟CLK_3顺序地锁存信号DATA。然后，S/P电路5c基于时钟PCLK将所锁存的数据转换为并行信号DATA_3。信号DATA_3被输出到误差检查电路6c。总之，S/P电路5a、5b以及5c分别通过相位彼此不同的时钟来锁存数据。此外，在本示例性实施例中，信号DATA_1、DATA_2、以及DATA_3中的每一个具有N+1(N是0或者大于0的整数)位的位宽。
误差检查电路6a检测按照分组转换的并行信号DATA_1的误差。同样地，误差检查电路6b检测信号DATA_2的误差。误差检查电路6c检测信号DATA_3的误差。
图4是示出误差检查电路6a的示例的框图。图4中所示的电路包括EXOR(异或)8和延迟增加电路9。信号DATA_1的位(N+1位)分别被输入到EXOR_8的相对应的输入端子。EXOR_8输出信号DATA_1的位的异或以作为信号E_FLAG_1输入。当存在误差时，信号E_FLAG_1是“1”。总之，误差标记被输出。另一方面，当不存在误差时，信号E_FLAG_1是“0”。例如，在检测奇数奇偶校验误差的情况下，当被包括在分组中的位的总数是奇数时，EXOR 8输出误差标记。因此，当被包括在分组中的位的异或是“1”时，EXOR 8输出误差标记。
此外，延迟增加电路9输出通过将预定的延迟值添加到信号DATA而生成的信号作为信号C_DATA_1。这防止误差检查的目标数据(objective data)比其检测结果(信号E_FLAG_1)更早地输出。因此，下面描述的选择器电路7能够基于信号E_FLAG_1输出精确接收到的数据。此外，误差检查电路6b和6c具有与图4中所示的电路相同的电路构造，并且因此描述将会被省略。
从误差检查电路6a、6b、以及6c输出的信号C_DATA_1、C_DATA_2、以及C_DATA_3分别被输入到选择器电路7。另外，从误差检查电路6a、6b、以及6c输出的信号E_FLAG_1、E_FLAG_2、以及E_FLAG_3分别被输入到选择器电路7。选择器电路7的输出信号DATA_OUT被提供给包括在接收设备100a的后级电路(在附图中未示出)。此外，信号C_DATA_1、C_DATA_2、C_DATA_3以及DATA_OUT中的每一个具有N+1(N是0或者大于0的整数)位的位宽。
选择器电路7基于信号E_FLAG_1、E_FLAG_2、以及E_FLAG_3从在S/P电路5a、5b、以及5c中获得的数据中选择被判断为无误差数据的数据。所选择的数据被输出作为接收的数据。
例如，当在串行数据和来自于外部的时钟之间不存在时序间隙时，接收设备100a输出在S/P电路5a中获得的数据作为接收的数据。同时，当在S/P电路5a中获得的数据被判断为误差数据时，在另一S/P电路中获得的信号被选择。由于将传输设备连接到接收设备的电缆的长度或材料差别以及诸如噪声的外部因素导致误差。总之，接收设备100a从在S/P电路5b和5c中获得的数据中选择被判断为无误差数据的数据，并且输出所选择的数据作为接收的数据。
图5是示出接收设备100a中的信号变化的时序图。如图5中所示，基于来自于外部的时钟CLK生成用于锁存串行数据的时钟PLL_CLK。此外，基于来自于外部的时钟CLK生成用于锁存并行数据的时钟PCLK_P。
基于时钟PCLK_P生成具有与时钟PCLK_P相同的相位和周期的时钟PCLK。基于时钟PLL_CLK生成具有与时钟PLL_CLK相同的相位的时钟CLK_1。此外，生成其相位被从时钟CLL_CLK延迟了120度的时钟CLK_2。生成其相位被从时钟CLL_CLK延迟了240度的时钟CLK_3。
S/P电路5a、5b、以及5c分别基于CLK_1、CLK_2、以及CLK_3锁存信号DATA。然后，在时钟CLK的下降沿(图5中的时序t1和t3)，S/P电路5a、5b、以及5c将所锁存的数据分别转换为并行信号DATA_1、DATA_2、以及DATA_3。
误差检查电路6a、6b以及6c分别检测信号DATA_1、DATA_2、以及DATA_3的误差。然后，误差检查电路6a、6b以及6c输出信号E_FLAG_1、E_FLAG_2、以及E_FLAG_3作为误差检测的结果(图5中的时序t2和t4)。同时，误差检查电路6a、6b以及6c输出增加延迟的数据C_DATA_1、C_DATA_2、以及C_DATA_3。
选择器电路7基于信号E_FLAG_1、E_FLAG_2、以及E_FLAG_3从在S/P电路5a、5b、以及5c中获得的数据中选择被判断为无误差数据的数据。所选择的数据被输出作为接收的数据。在图5中的时序图的示例中，选择器电路7从信号E_FLAG_1、E_FLAG_2、以及E_FLAG_3中选择其逻辑值是“0”的数据，并且输出所选择的数据作为接收的数据。例如，在图5中的从t2到t4的时段中，E_FLAG_1＝E_FLAG_3＝0。总之，在该时段中的C_DATA_1和C_DATA_3被判断为无误差数据。在这样的情况下，信号C_DATA_1和C_DATA_3中的每一个能够被选择作为接收数据。在这里，优选的是，选择作为以不具有相位移位的CLK_1为基础的信号C_DATA_1作为接收数据。
如上所述，根据本示例性实施例的接收设备生成相位彼此不同的多个时钟，并且基于生成的时钟接收数据。然后，接收设备检查接收的数据的误差，并且通过选择器电路7选择精确地接收的数据。例如，即使由于噪声等等引起动态时序间隙，根据本示例性实施例的接收设备也能够在多个时钟时序中的任何时序处精确地接收数据，并且选择精确地接收的数据。通过传统的固定时钟不能够响应由噪声等等引起的动态时序间隙。相反地，本示例性实施例的接收设备能够稳定地执行精确的数据接收。
此外，当数据和从传输设备(在附图中未示出)传输的时钟之间的延迟差小于通过多相位时钟生成电路3生成的多相位时钟当中的间隙(在本示例性实施例中为周期的三分之二)，接收设备100a能够接收精确的数据。通常，实际的传输系统被设计为尽可能少地减少数据和时钟之间的间隙。因此，不太可能能够引起周期的三分之二或者更多的时序间隙。
[第二示例性实施例]
将参考附图描述本发明的第二示例性实施例。图6示出根据本发明的第二示例性实施例的接收设备100b。与图1中所示的接收设备100a相比较，图6中所示的接收设备100b进一步包括延迟值控制电路10。接收设备100b可应用于如下的系统，在其中在从传输设备(在附图中未示出)到接收设备100b的规则的数据传输开始之前，传输测试图案。
首先，将会描述图6中所示的电路构造。延迟值控制电路10被布置在PLL电路2和多相位时钟生成电路3之间。PLL电路2的一个输出端子被连接至延迟值控制电路10的一个输入端子。PLL电路2的另一输出端子被连接至延迟值控制电路10的另一输入端子。延迟值控制电路10的一个输出端子被连接至多相位时钟生成电路3的一个输入端子。延迟值控制电路10的另一输出端子被连接至多相位时钟生成电路3的另一输入端子。此外，S/P电路5a的输出端子被连接至延迟值控制电路10的控制端子。其它的电路构造与图1中的相类似，并且因此描述将会被省略。
延迟值控制电路10将延迟值添加到从PLL电路2输出的时钟PLL_CLK_I和PCLK_P_I。将延迟值添加到时钟PLL_CLK_I和PCLK_P_I的信号被输出分别作为时钟PLL_CLK_O和PCLK_P_O。延迟值控制电路10基于从S/P电路5a输出的信号DATA_1控制被添加到PLL_CLK_I和PCLK_P_I的延迟值。S/P电路5a锁存测试图案并且输出信号DATA_1。在这里，时钟PLL_CLK_O是用于锁存串行数据的时钟。总之，时钟PLL_CLK_O对应于根据第一示例性实施例的时钟CLK_1。时钟PCLK_P_O是用于锁存并行数据的时钟。总之，时钟PCLK_P_O对应于根据第一示例性实施例的时钟PCLK_P。
图7是示出延迟值控制电路10的示例的电路图。图7中所示的电路包括RAM 11、存储器12、微计算机13、选择器控制电路14、延迟电路15、选择器16、延迟电路17、以及选择器18。RAM 11存储与测试图案相对应的预定的基准值。存储器12存储信号DATA_1和与信号DATA_1相对应的预定的基准值之间的比较结果。微计算机13基于比较的结果输出命令。选择器控制电路14从微计算机13输出与命令相对应的控制信号。延迟电路15分别输出将不同的延迟值添加到信号PCLK_P_I的信号A1至A8。选择器16基于控制信号选择信号A1至A8中的任何一个，并且输出所选择的信号作为时钟PCLK_P_O。延迟电路17分别输出将不同的延迟值添加到信号PLL_CLK_I的信号B1至B8。选择器18基于控制信号选择信号B1至B8中的任何一个，并且输出所选择的信号作为时钟PLL_CLK_O。
图8是示出延迟电路15的示例的电路图。图8中所示的电路包括串行地连接的逆变器20至35。延迟电路15输出从逆变器20至35输出的信号作为信号A1至A8。总之，延迟电路35输出分别将不同的延迟值添加到信号PCLK_P_I的信号A1至A8。延迟电路17的电路构造与图8中所示的电路相类似，并且因此描述被省略。
接下来，将会参考图9的流程图描述图6中所示的电路的操作。在开始从传输设备(在附图中未示出)到接收设备100b的规则的数据传输之前，在测试模式下将测试图案传输到接收设备100b。测试图案被输入到S/P电路5a(S100)。S/P电路5a基于时钟PCLK_P_O锁存测试图案。选择器16顺序地改变延迟值彼此不同的信号A1至A8的选择。因此，S/P电路5a分别地锁存与延迟值彼此不同的各时钟相对应的测试图案，并且输出与各锁存数据相对应的信号DATA_1。与各延迟值相对应的信号DATA_1被存储到存储器12(S101)。
根据各延迟值读出与被存储到存储器12的各延迟值相对应的信号DATA_1(S102)。然后，将信号DATA_1和与其相对应的预定的基准值(测试数据)进行比较(S103)。在与各延迟值相对应的信号DATA_1的比较(S104)之后，低误差率的最佳延迟值被确定(S105)。因此，作为选择器16的输出信号输出的信号A1至A8被确定(S106)。同样地，被作为选择器18的输出信号输出的信号B1至B8被确定(S106)。在这里，当存在最低误差率的多个延迟值时，其中央延迟值被优选地选择。例如，考虑图10中所示的误差率，延迟值“17”被选择作为最佳延迟值。通过测试图案初步地调节时钟延迟值之后的操作与图1中所示的电路的相类似，并且因此描述将会被省略。
如上所述，根据本发明的第二示例性实施例的接收设备100b通过测试图案初步地调节时钟延迟值。总之，接收设备100b执行规则传输的数据和时钟之间的初步时序间隙调节。因此，接收设备100b能够精确地接收数据。此外，当动态时序间隙被引起时，接收设备100b能够精确地接收数据。
接收设备100a和100b被设计为尽可能少地减少被传输的数据和时钟之间的时序间隙。然而，通过板的图案长度或者电缆的不同可能引起静态时序间隙。
在第一示例性实施例的接收设备100a中，通过相位彼此不同的多个时钟来锁存数据，从而数据误差率减少。然而，当静态时序间隙被引起时接收设备100a没有初步地执行时序间隙调节。因此，当规则的数据被传输时，要求接收设备100a执行静态和动态时序间隙的时序间隙调节。
另一方面，本示例性实施例的接收设备100b能够通过测试图案初步地调节静态时序间隙。换言之，当规则的数据被传输时，接收设备100b只需仅调节动态时序间隙。因此，接收设备100b能够减少数据误差率。
本发明不限于上述的示例性实施例，但是在不脱离本发明的精神的情况下能够适当地进行修改。例如，在上述的示例性实施例中，多相位时钟生成电路3生成0、120、以及240度的时钟。然而，它不限于此示例。也可以应用生成相位彼此不同的两个或者更多个时钟的电路构造。
此外，在上述的示例性实施例中，接收设备(100a和100b)包括三个S/P电路。然而，本发明不限于本示例。包括与通过多相位时钟生成电路3生成的时钟的数目相对应的S/P电路的电路构造可以被应用。
此外，在上述的示例性实施例中，误差检查电路(6a、6b、以及6c)检测奇数奇偶校验的误差。然而，它不限于本示例。能够通过所期望的数据和被锁存的数据之间的比较来判断数据的真或者假的电路构造也可以被应用。
此外，在上述的示例性实施例中，在串行数据被从传输设备传输到接收设备之后，在接收设备中执行并行转换。然而，本发明不限于本示例。其中被传输的数据是并行数据的电路构造也可以被应用。
本领域的技术人员能够根据需要组合第一和第二示例性实施例。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解，本发明可以在权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (10)

1.一种接收设备，包括：
多相位时钟生成电路，所述多相位时钟生成电路生成相位彼此不同的多个时钟；
锁存组件，所述锁存组件接收被划分为两个或者更多个的外部数据和通过所述多相位时钟生成电路生成的所述多个时钟，并且通过不同的时钟来锁存被划分为两个或者更多个的所述外部数据，从而同时获得时钟时序彼此不同的多个数据；
误差检查组件，所述误差检查组件检测通过所述锁存组件获得的各数据的误差；以及
选择器电路，所述选择器电路基于所述误差检测的结果来选择被判断为无误差数据的数据，并且输出所选择的数据作为接收的数据。
2.根据权利要求1所述的接收设备，其中，所述误差检查组件基于通过所述锁存组件获得的所述数据的异或来检测误差。
3.根据权利要求1所述的接收设备，其中：
所述误差检查组件按照分组检测通过所述锁存组件获得的所述数据的误差，并且
所述选择器电路按照分组选择被判断为无误差数据的数据。
4.根据权利要求1所述的接收设备，其中：
所述多相位时钟生成电路基于来自于传输所述外部数据的传输设备的外部时钟，生成相位彼此不同的多个时钟。
5.根据权利要求1所述的接收设备，进一步包括：
PLL电路，所述PLL电路基于来自于传输所述外部数据的传输设备的外部时钟，生成基准时钟，其中
所述多相位时钟生成电路基于所述基准时钟，生成相位彼此不同的多个时钟。
6.根据权利要求1所述的接收设备，进一步包括：
延迟值控制电路，所述延迟值控制电路被提供在处于所述多相位时钟生成电路前面的部分中，并且基于从通过所述锁存组件获得的所述数据中选择的预定的数据，调节时钟延迟值。
7.根据权利要求5所述的接收设备，进一步包括：
延迟值控制电路，所述延迟值控制电路被提供在处于所述多相位时钟生成电路前面的部分中，并且基于从通过所述锁存组件获得的所述数据中选择的预定的数据，调节时钟延迟值。
8.根据权利要求7所述的接收设备，其中：
所述延迟值控制电路通过调节被提供给所述基准时钟的延迟值，调节由所述多相位时钟生成电路生成的每一个时钟延迟值。
9.根据权利要求6所述的接收设备，其中：
所述锁存组件通过锁存预定的测试图案而获得所述预定的数据。
10.一种接收设备的接收方法，包括：
生成相位彼此不同的多个时钟，并且通过在锁存组件中通过不同时钟锁存被划分为两个或者更多个的外部数据，从而同时获得时钟时序彼此不同的多个数据，所述锁存组件接收被划分为两个或者更多个的所述外部数据以及通过多相位时钟生成电路生成的所述多个时钟；
检测通过所述锁存组件获得的各数据的误差；
基于所述误差检测的结果选择被判断为无误差数据的数据；以及
输出所选择的数据作为接收的数据。
CN2010102757713A 2009-09-08 2010-09-07 接收设备及其接收方法 Pending CN102013971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-206879 2009-09-08
JP2009206879A JP2011061350A (ja) 2009-09-08 2009-09-08 受信装置及びその受信方法

Publications (1)

Publication Number Publication Date
CN102013971A true CN102013971A (zh) 2011-04-13

Family

ID=43647241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102757713A Pending CN102013971A (zh) 2009-09-08 2010-09-07 接收设备及其接收方法

Country Status (3)

Country Link
US (1) US20110057691A1 (zh)
JP (1) JP2011061350A (zh)
CN (1) CN102013971A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424378A (zh) * 2013-09-11 2015-03-18 富士通半导体股份有限公司 并行数据接收时钟的相位确定方法、接收电路和电子装置
CN110366754A (zh) * 2017-02-28 2019-10-22 美光科技公司 用于确定输入时钟信号与多相时钟信号之间的相位关系的设备及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5756716B2 (ja) * 2011-09-05 2015-07-29 日本電産サンキョー株式会社 磁気データの復調方法および磁気データの復調装置
US8847691B2 (en) * 2011-11-16 2014-09-30 Qualcomm Incorporated Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
JP5861507B2 (ja) * 2012-03-12 2016-02-16 富士通株式会社 データ通信回路、及び、電子装置
KR102467451B1 (ko) * 2016-06-17 2022-11-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717868A (zh) * 2003-03-04 2006-01-04 日本电信电话株式会社 相位比较电路和cdr电路
US20060050828A1 (en) * 2003-03-04 2006-03-09 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit
US20070047686A1 (en) * 2005-08-29 2007-03-01 Nec Electronics Corporation Clock and data recovery circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293833A (ja) * 1990-04-11 1991-12-25 Nec Corp 受信回路
US5509037A (en) * 1993-12-01 1996-04-16 Dsc Communications Corporation Data phase alignment circuitry
JP3146117B2 (ja) * 1994-10-03 2001-03-12 株式会社日立製作所 クロックタイミング自動調整方法およびクロックタイミング自動調整装置
JPH11150528A (ja) * 1997-11-19 1999-06-02 Nec Eng Ltd パリティ演算回路
JP3189774B2 (ja) * 1998-01-28 2001-07-16 日本電気株式会社 ビット同期回路
US6178213B1 (en) * 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
JP2003204363A (ja) * 2002-01-04 2003-07-18 Hitachi Ltd シリアル伝送方式
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
JP2010045610A (ja) * 2008-08-13 2010-02-25 Toshiba Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717868A (zh) * 2003-03-04 2006-01-04 日本电信电话株式会社 相位比较电路和cdr电路
US20060050828A1 (en) * 2003-03-04 2006-03-09 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit
US20070047686A1 (en) * 2005-08-29 2007-03-01 Nec Electronics Corporation Clock and data recovery circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424378A (zh) * 2013-09-11 2015-03-18 富士通半导体股份有限公司 并行数据接收时钟的相位确定方法、接收电路和电子装置
CN104424378B (zh) * 2013-09-11 2017-11-07 株式会社索思未来 并行数据接收时钟的相位确定方法、接收电路和电子装置
CN110366754A (zh) * 2017-02-28 2019-10-22 美光科技公司 用于确定输入时钟信号与多相时钟信号之间的相位关系的设备及方法
CN110366754B (zh) * 2017-02-28 2023-06-02 美光科技公司 用于确定输入时钟信号与多相时钟信号之间的相位关系的设备及方法

Also Published As

Publication number Publication date
JP2011061350A (ja) 2011-03-24
US20110057691A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
US10924198B2 (en) High speed embedded protocol for distributed control system
US8582391B2 (en) Adjusting clock error across a circuit interface
CN1747376B (zh) 同步装置和半导体装置
US10673565B2 (en) Confirming data accuracy in a distributed control system
CN102013971A (zh) 接收设备及其接收方法
US6452421B2 (en) Phase-controlled source synchronous interface circuit
US7043657B1 (en) Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
US8159887B2 (en) Clock synchronization in a memory system
EP3149897B1 (en) High speed embedded protocol for distributed control system
CN107844445B (zh) 用于非源同步系统的调谐电路系统和操作
JP3966511B2 (ja) 同期バス・インターフェースのための自動遅延検出およびレシーバ調節の方法およびシステム
US20080112522A1 (en) Semiconductor Integrated Circuit Device
US6943595B2 (en) Synchronization circuit
US6636999B1 (en) Clock adjusting method and circuit device
WO2008033312A2 (en) System for controlling high-speed bidirectional communication
KR101746203B1 (ko) 멀티 칩 시스템에서 칩들 간의 클럭 신호의 위상차 보상방법 및 장치
KR102173881B1 (ko) 스큐 제거 동작을 수행하는 반도체 장치
US6618816B1 (en) System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path
CN101022447A (zh) 数字信号倍速传输方法
US10033525B2 (en) Transmission device and signal processing method
US20040202253A1 (en) Asynchronous data transmitting apparatus
US11018677B1 (en) Transmission enable signal generation circuit and integrated circuit
CN104407534B (zh) 一种分集式多芯片同步系统
US20030103574A1 (en) Data transmission system and data transmitter/receiver for use therein, and method thereof
Santoro DESIGN AND IMPLEMENTATION OF A HIGH-SPEED DATA LINK FOR A DATAFLOW SUPERCOMPUTER

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110413