CN101983423B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101983423B
CN101983423B CN200880128431.9A CN200880128431A CN101983423B CN 101983423 B CN101983423 B CN 101983423B CN 200880128431 A CN200880128431 A CN 200880128431A CN 101983423 B CN101983423 B CN 101983423B
Authority
CN
China
Prior art keywords
mentioned
transistor
source
region
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880128431.9A
Other languages
English (en)
Other versions
CN101983423A (zh
Inventor
鸟井智史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101983423A publication Critical patent/CN101983423A/zh
Application granted granted Critical
Publication of CN101983423B publication Critical patent/CN101983423B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Abstract

提供具有能够进行雪崩写入的存储单元阵列的半导体器件。具有：第一存储单元(MC)，其具有第一存储晶体管(MT)和第一选择晶体管(ST)；第二存储单元(MC)，其具有第二存储晶体管(MT)和第二选择晶体管(ST)；第一字线(WL1)，其与第一存储晶体管(MT)的栅电极及第二选择晶体管(MT)的栅电极电连接；第二字线(WL2)，其与第二存储晶体管(MT)的栅电极及第一选择晶体管(ST)的栅电极电连接；源线(SL)，其与第一存储晶体管(MT)的源极区域及第二存储晶体管(MT)的源极区域电连接。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及具有由存储晶体管(memory transistor)和选择晶体管构成的存储单元(memory cell)的半导体器件。 
背景技术
就作为非易失性半导体存储器件的闪存器(flash memory)或EEPROM(Electrically Erasable Programmable Read-Only Memory：电可擦可编程只读存储器)的信息写入方式而言，广泛利用在存储晶体管的沟道(Channel)区域产生沟道热电子(CHE：Channel Hot Electron)并引入电荷保持层的方法。 
若采用利用CHE的写入方法，则选择晶体管的源极-漏极之间需要流动大的电流，因此消耗电流变多。 
就不使电流流过沟道区域地向存储单元写入信息的方法而言，存在将雪崩击穿(Avalanche Breakdown)或带带隧穿(BTBT：Band To Band Tunneling)所产生的电子或者空穴引入存储晶体管的电荷保持层的方式，即雪崩写入方式。 
在雪崩写入方式中，也与CHE写入方式同样地通过向存储晶体管的栅(gate)电极和源极扩散区域施加电压来进行写入。但是，在雪崩写入方式中只用衬底电流实施写入，这一点与CHE写入方式不同。 
由选择晶体管和存储晶体管来构成NOR型存储单元的双晶体管单元，例如记载于日本特开2005-116970号公报(专利文献1)中。 
为了节约双晶体管单元的消耗电流，优选采用雪崩写入方式。此时，因为选择晶体管不能控制衬底电流，所以不能利用选择晶体管来控制是否进行写入。 
因此，在将双晶体管单元使用在NOR型的闪存器中的专利文献1的图2所记载的电路中，将存储晶体管配置在位线一侧，从而用位线(bit line)和字线(word line)来选择存储晶体管。 
但是，如果将存储晶体管连接在位线，则存储晶体管的寄生电容根据写 入状态而不同，所以存在读出不稳定的可能性。因此，为了实现稳定的读出，优选地，将选择晶体管置于位线一侧，将存储晶体管置于源线一侧。 
但是，将采用了利用CHE的写入方法的双晶体管单元的选择晶体管与位线相连接的电路，记载于日本特开2005-122772号公报(专利文献2)中。该电路将连接于共同的字线的多个存储晶体管的源极区域与共同的源线相连接。 
如果对此种存储电路采用雪崩写入方式在字线与源线之间施加电压，则多个存储晶体管同时达到写入状态，不能选择存储晶体管。 
另外，日本特开平11-177068号公报(专利文献3)的图10公开了以下的存储电路：在利用了CHE的写入方式的存储电路中，将选择晶体管的漏极区域与位线相连接，并且将存储晶体管的源极区域与源线相连接。 
但是，在专利文献3所记载的电路中，并不使双晶体管单元彼此连接，而是对每一列(column)配置源线和位线，所以比较专利文献1或专利文献2所记载的电路，则源线、位线与晶体管的连接点变多，存储单元面积变大。 
专利文献1：日本特开2005-116970号公报 
专利文献2：日本特开2005-122772号公报 
专利文献3：日本特开平11-177068号公报 
发明内容
发明所要解决的课题 
本发明的目的在于提供具有新的存储单元阵列的半导体器件。 
用于解决课题的手段 
本发明的一实施方式提供的半导体器件，其特征在于，具有：第一存储单元，其具有第一存储晶体管和第一选择晶体管；第二存储单元，其具有第二存储晶体管和第二选择晶体管；第一字线，其与上述第一存储晶体管的栅电极和上述第二选择晶体管的栅电极电连接；第二字线，其与上述第二存储晶体管的栅电极和上述第一选择晶体管的栅电极电连接；第一源线，其与上述第一存储晶体管的源极区域和上述第二存储晶体管的源极区域电连接。 
另外，本发明另一实施方式提供的半导体器件，其特征在于，具有：第一存储单元，其由第一存储晶体管和第一选择晶体管构成；第二存储单元，其由第二存储晶体管和第二选择晶体管构成；第三存储单元，其由第三存储晶体管和第三选择晶体管构成，该第三选择晶体管与上述第一选择晶体管共有第一共有漏极区域；第四存储单元，其由第四存储晶体管和第四选择晶体管构成，该第四选择晶体管与上述第二选择晶体管共有第二共有漏极区域；第一字线，其与上述第一存储晶体管的栅电极及上述第二存储晶体管的栅电极电连接；第二字线，其与上述第三存储晶体管的栅电极及上述第四存储晶体管的栅电极电连接；第一源线，其与上述第一存储晶体管的源极区域及上述第四存储晶体管的源极区域电连接；第二源线，其与上述第二存储晶体管的源极区域电连接；第三源线，其与上述第三存储晶体管的源极区域电连接；第一位线，其与上述第一共有漏极区域电连接；第二位线，其与上述第二共有漏极区域电连接。
另外，本发明另一实施方式提供的半导体器件，其特征在于，具有：半导体衬底；第一存储单元，其具有第一存储晶体管和第一选择晶体管；第二存储单元，其具有第二存储晶体管和第二选择晶体管；第一字线，其与上述第一存储晶体管的栅电极和上述第二选择晶体管的栅电极电连接；第二字线，其与上述第二存储晶体管的栅电极和上述第一选择晶体管的栅电极电连接；第一源线，其与上述第一存储晶体管的第一源极区域和上述第二存储晶体管的第二源极区域电连接；上述第一存储单元具有上述半导体衬底中的第一阱和位于上述第一阱中的第一源极/漏极区域，该第一源极/漏极区域是在上述第一存储晶体管和上述第一选择晶体管之间的位置共享的区域；上述第二存储单元具有上述半导体衬底中的第二阱和位于上述第二阱中的第二源极/漏极区域，该第二源极/漏极区域是在上述第二存储晶体管和上述第二选择晶体管之间的位置共享的区域；上述第一源极区域、上述第二源极区域、上述第一源极/漏极区域以及上述第二源极/漏极区域具有一导电型；上述第一阱以及上述第二阱具有与上述一导电型不同的相反导电型；上述半导体器件还具有：第一位线，其与上述第一选择晶体管的漏极区域电连接；第二位线，其与上述第二选择晶体管的漏极区域电连接；上述第一源线、上述第一位线以及上述第二位线与上述第一字线以及上述第二字线垂直；以如下三种方式中的任一种方式对上述第一存储单元进行写入：通过对上述第一源线、 上述第一字线、上述第一阱分别施加电压，引起带带隧穿来产生电子，或者引起雪崩击穿来产生电子，或者以FN方式注入电子。 
另外，本发明另一实施方式提供的半导体器件，其特征在于，具有：半导体衬底；第一存储单元，其由第一存储晶体管和第一选择晶体管构成；第二存储单元，其由第二存储晶体管和第二选择晶体管构成；第三存储单元，其由第三存储晶体管和第三选择晶体管构成，该第三选择晶体管与上述第一选择晶体管共有第一共有漏极区域；第四存储单元，其由第四存储晶体管和第四选择晶体管构成，该第四选择晶体管与上述第二选择晶体管共有第二共有漏极区域；第一字线，其与上述第一存储晶体管的栅电极及上述第二存储晶体管的栅电极电连接；第二字线，其与上述第三存储晶体管的栅电极及上述第四存储晶体管的栅电极电连接；第一源线，其与上述第一存储晶体管的第一源极区域及上述第四存储晶体管的第四源极区域电连接；第二源线，其与上述第二存储晶体管的第二源极区域电连接；第三源线，其与上述第三存储晶体管的第三源极区域电连接；第一位线，其与上述第一共有漏极区域电连接；第二位线，其与上述第二共有漏极区域电连接；上述第一存储单元具有上述半导体衬底中的第一阱和位于上述第一阱中的第一源极/漏极区域，该第一源极/漏极区域是在上述第一存储晶体管和上述第一选择晶体管之间的位置共享的区域；上述第二存储单元具有上述半导体衬底中的第二阱和位于上述第二阱中的第二源极/漏极区域，该第二源极/漏极区域是在上述第二存储晶体管和上述第二选择晶体管之间的位置共享的区域；上述第三存储单元具有上述半导体衬底中的第三阱和位于上述第三阱中的第三源极/漏极区域，该第三源极/漏极区域是在上述第三存储晶体管和上述第三选择晶体管之间的位置共享的区域；上述第四存储单元具有上述半导体衬底中的第四阱和位于上述第四阱中的第四源极/漏极区域，该第四源极/漏极区域是在上述第四存储晶体管和上述第四选择晶体管之间的位置共享的区域；上述第一源极区域、上述第二源极区域、上述第三源极区域、上述第四源极区域、上述第一源极/漏极区域、上述第二源极/漏极区域有一导电型；上述第一阱、上述第二阱、上述第三阱以及上述第四阱具有与上述一导电型不同的相反导电型；上述第一源线、上述第二源线、上述第三源线、上述第一位线以及上述第二位线与上述第一字线以及上述第二字线垂直；以如下三种方式中的任一种方 式对上述第一存储单元进行写入：通过对上述第一源线、上述第一字线、上述第一阱分别施加电压，引起带带隧穿来产生电子，或者引起雪崩击穿来产生电子，或者以FN方式注入电子。 
发明的效果 
根据本发明的实施方式，在具有存储晶体管和选择晶体管的两个存储单元中，将一个存储单元的存储晶体管的栅电极、另一个存储单元的选择晶体管的栅电极与第一字线相连接，另外，将一个存储单元的选择晶体管的栅电极、另一个存储单元的存储晶体管的栅电极与第二字线相连接。并且，将两个存储单元的存储晶体管的源极区域与同一源线相连接。 
由此，通过对第一字线和第二字线中的一根以及源线施加规定电压，仅仅接受两者的规定电压的一个存储晶体管通过雪崩写入而被写入数据。并且，因为将两个存储单元的存储晶体管的源极区域相互连接，所以能够抑制写入状态的变化对位线的寄生电容带来的影响。 
另外，通过本发明的实施方式，在具有存储晶体管和选择晶体管的第一至第四存储单元中，第一存储单元、第三存储单元的第一存储单元晶体管、第三存储单元晶体管各自的漏极区域是共享的，并且第二存储单元、第四存储单元的第二存储晶体管、第四存储晶体管各自的漏极区域也是共享的。另外，将第一存储晶体管、第二存储晶体管的栅电极彼此用第一字线连接，并且将第三存储晶体管、第四存储晶体管的栅电极彼此用第二字线连接。并且，在第一存储晶体管的源极区域及第四存储晶体管的源极区域连接共同的第 一源线，并且在其他的两个存储晶体管的源极区域分别连接第二源线、第三源线。 
由此，通过对第一字线、第二字线中的一根和第一源线至第三源线施加规定的电压，仅仅接受两者的规定电压的一个存储晶体管通过雪崩写入而被写入数据。并且，因为将四个存储晶体管连接在源线上，所以能够抑制写入状态的变化对位线的寄生电容带来的影响。 
附图说明
图1示出了构成本发明的实施方式涉及的半导体器件的存储电路。 
图2是示出了本发明的第一实施方式涉及的半导体器件的剖面图。 
图3的(a)至(c)部分是示出了图2所示的半导体装置的动作的剖面图。 
图4的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其一)。 
图5的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其二)。 
图6的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其三)。 
图7的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其四)。 
图8的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其五)。 
图9的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其六)。 
图10的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其七)。 
图11的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其八)。 
图12的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其九)。 
图13的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其十)。 
图14的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其十一)。 
图15的(a)至(c)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其十二)。 
图16的(a)、(b)部分是示出了本发明的第一实施方式涉及的半导体器件的形成工序的剖面图(其十三)。 
图17是示出了本发明的第一实施方式涉及的半导体器件的存储单元阵列区域的剖面图。 
图18是示出了本发明的第一实施方式涉及的半导体器件的周边电路区域的剖面图。 
图19A、图19B是示出了本发明的第一实施方式涉及的半导体器件的形成工序的俯视图(其一)。 
图19C、图19D是示出了本发明的第一实施方式涉及的半导体器件的形成工序的俯视图(其二)。 
图19E、图19F是示出了本发明的第一实施方式涉及的半导体器件的形成工序的俯视图(其三)。 
图19G、图19H是示出了本发明的第一实施方式涉及的半导体器件的形成工序的俯视图(其四)。 
图19I、图19J是示出了本发明的第一实施方式涉及的半导体器件的形成工序的俯视图(其五)。 
图20是示出了本发明的第二实施方式涉及的半导体器件的剖面图。 
图21是本发明的第二实施方式涉及的半导体器件的存储单元阵列的电路图。 
图22的(a)、(b)部分是示出了图20所示的半导体器件的动作的剖面图。 
图23的(a)至(c)部分是示出了本发明的第二实施方式涉及的半导体器件的形成工序中的栅极绝缘膜的形成工序的剖面图(其一)。 
图24的(a)至(c)部分是示出了本发明的第二实施方式涉及的半导体 器件的形成工序中的栅极绝缘膜的形成工序的剖面图(其二)。 
图25的(a)至(c)部分是示出了本发明的第二实施方式涉及的半导体器件的形成工序中的栅极绝缘膜的形成工序的剖面图(其三)。 
图26是示出了本发明的第三实施方式涉及的半导体器件的剖面图。 
图27是示出了本发明的第三实施方式涉及的半导体器件的形成工序中的n型杂质的离子(ion)注入工序的剖面图。 
图28是示出了本发明的第四实施方式涉及的半导体器件的剖面图。 
图29的(a)、(b)部分是示出了本发明的第四实施方式涉及的半导体器件的形成工序中的离子注入工序的剖面图。 
图30是示出了本发明的第五实施方式涉及的半导体器件的剖面图。 
图31的(a)至(c)部分是示出了本发明的第五实施方式涉及的半导体器件的形成工序中的栅极绝缘膜的形成工序的剖面图。 
图32是示出了本发明的第六实施方式涉及的半导体器件的剖面图。 
图33的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其一)。 
图34的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其二)。 
图35的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其三)。 
图36的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其四)。 
图37的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其五)。 
图38的(a)至(c)部分是示出了本发明的第六实施方式涉及的半导体器件的形成工序的剖面图(其六)。 
图39示出了构成本发明的第七实施方式涉及的半导体器件的存储电路。 
图40的(a)、(b)部分示出了图39所示的半导体器件的动作的剖面图。 
图41示出了构成本发明的第八实施方式涉及的半导体器件的存储电路。 
图42示出了构成本发明的第九实施方式涉及的半导体器件的存储电路。 
图43是示出了本发明的第十实施方式涉及的半导体器件的剖面图。 
图44A、图44B及图44C是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其一)。 
图44D、图44E及图44F是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其二)。 
图44G、图44H及图44I是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其三)。 
图44J、图44K及图44L是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其四)。 
图44M、图44N及图44O是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其五)。 
图44P及图44Q是示出了本发明的第十实施方式涉及的半导体器件的形成工序的俯视图(其六)。 
具体实施方式
以下，基于附图详细地说明本发明的实施方式。 
(第一实施方式) 
图1是作为本发明的第一实施方式涉及的半导体器件的闪存器的电路框图。 
在图1中，闪存器1具有存储单元阵列2，并且作为周边电路，还具有位线译码器(decoder)3、读出放大器(sense amplifier)6、第一及第二字线译码器4a、4b及源线译码器5等。另外，位线译码器3也称作列译码器，第一字线译码器4a、第二字线译码器4b也称作行译码器(row decoder)。 
存储单元阵列2具有配置成矩阵(matrix)状的多个存储单元MC。存储单元MC例如在同一行方向(图中X方向)上配置有n个，在同一列方向(图中Y方向)上配置有m个。 
在字线译码器4a、4b上连接有多根字线WL1、WL2，在源线译码器5上连接有多根源线SL，并且在位线译码器3上连接有多根位线BL。 
源线SL和位线BL实际上平行地交替配置，另外，字线WL1、WL2在 与源线SL和位线BL相交叉的方向上延伸，例如在垂直的方向上延伸。 
在对存储单元阵列2进行写入、读出及擦除时，字线WL1、WL2的信号由字线译码器4a、4b控制，位线BL的信号由位线译码器3控制，源线SL的信号由源线译码器5控制。这些信号的具体例在后叙述。 
另外，表示字线的两个符号WL1、WL2只是为了易于说明才利用的，而在以下的实施方式中，除了特别限定的情况之外，并不是为了对字线进行分组的。 
存储单元MC具有彼此串联连接的存储晶体管MT和选择晶体管ST。选择晶体管ST的漏极经由相互连接配线而与位线BL电连接，存储晶体管MT的源极经由相互连接配线而与源线SL电连接。 
存储晶体管MT和选择晶体管ST例如具有图2所示的结构。 
存储晶体管MT具有：在作为半导体衬底的硅(silicon)衬底11的N阱(well)12上形成的成为电荷保持层的氧化硅/氮化硅/氧化硅(ONO)膜13、在ONO膜13上形成的存储用栅电极14、在存储用栅电极14的两侧的N阱12内形成的p型源极区域15及p型源极/漏极区域16。p型源极区域15由低浓度杂质的p型延伸(extension)区域15a和p型高浓度杂质扩散区域15b构成。另外，存储用栅电极14也称作控制栅电极(control gate electrode)。 
ONO膜13例如具有顺次形成有下侧硅氧化膜13a、硅氮化膜13b及上侧硅氧化膜13c的结构。此时，将下侧硅氧化膜13a设为例如2.4nm，将硅氮化膜13b设为例如4nm，将上侧硅氧化膜13c设为例如4nm。 
选择晶体管ST具有：隔着栅极绝缘膜17而形成在N阱12上的选择用栅电极18、在选择用栅电极18的两侧的N阱12内形成的p型源极/漏极区域16和漏极区域19。p型漏极区域19由低杂质浓度的p型延伸区域19a和p型高浓度杂质扩散区域19b构成。 
选择晶体管ST和存储晶体管MT共有p型源极/漏极区域16。 
在存储用栅电极14及选择用栅电极18的侧壁上形成有侧壁(side wall)20，在存储用栅电极14及选择用栅电极18的上层部分别形成有硅化物层21a、21b。并且，在p型源极区域15及p型漏极区域19的各自的表面上也分别形成有硅化物层21c、21d。例如形成厚度为8nm的钴硅化物层作为硅化物层21a至21d。 
存储用栅电极14和选择用栅电极18实际上平行。另外，存储用栅电极14构成相邻的两根字线WL1、WL2中的一根的一部分，而且，选择用栅电极18构成字线WL1、WL2中的另一根的一部分。 
在存储晶体管MT和选择晶体管ST上形成有层间绝缘膜22。在层间绝缘膜22中，在p型源极区域15、p型漏极区域19上方的硅化物层21c、21d上，分别形成第一接触孔(contact hole)22a、第二接触孔22b，在其中分别埋入有第一导电性插件(plug)23、第二导电性插件24。 
p型源极区域15上的第一导电性插件23与源线SL相连接，而且，p型漏极区域19上的第二导电性插件24与位线BL相连接。因此，存储晶体管MT的写入状态的差异不会对位线BL的寄生电容带来影响。 
在图1中，在列方向上彼此相邻的多个上述存储单元MC通过共有p型源极区域15和p型漏极区域19中的一个区域来串联连接。因此，在列方向上串联连接的多个存储单元MC中，各存储单元MC中的存储晶体管MT及选择晶体管ST的配置顺序交替着彼此相反。由此，使存储单元阵列2中的源线SL及位线BL与多个存储单元MC之间的连接处变少。 
在沿着字线WL1、WL2而彼此相邻的两个存储单元MC中，一个存储单元MC的存储用栅电极14经由字线WL1(或者WL2)而与另一个存储单元MC的选择用栅电极18相连接，另外，一个存储单元MC的选择用栅电极18经由另一根字线WL2(或者WL1)而与另一个存储单元MC的存储用栅电极14相连接。 
另外，在沿着字线WL1、WL2中的某一个方向相邻的两个存储单元MC中，这些存储单元MC的p型源极区域15彼此连接在同一源线SL上，或者，p型漏极区域19彼此连接在同一位线BL上。 
此时，两个p型源极区域15配置在相对于字线WL1、WL2的长度方向倾斜的方向上，例如可以经由源极分岔线SLd来彼此电连接。另外，两个p型漏极区域19配置在相对于字线WL1、WL2的长度方向倾斜的方向上，例如可以经由位线分岔线BLd来电连接。 
源极分岔线SLd与源线SL电连接，另外，位线分岔线BLd与位线BL电连接。 
通过以上的结构，在选择了一根源线SL和一根字线WL1或WL2时， 只有连接在这些源线和字线的一个存储晶体管MT，能够同时接受该源线SL和该字线WL1或者WL2这两者的电压。 
因此，接着，在表1中举出了在对存储单元MC进行写入、读出以及擦除时分别对字线WL1、WL2、位线BL及源线SL施加的电压的值的一个例子。 
在表1中，示出了在选择晶体管ST上连接第一字线WL1，在存储晶体管MT上连接第二字线WL2的情况。另外，表1中用括弧表示的值表示非选择线的电压。 
[表1] 
Figure GPA00001233327600101
首先，对存储单元MC的写入动作如图3的(a)部分所示，经由第一字线WL1对存储晶体管MT的存储用栅电极14施加5V的电压，并且对源线SL施加-5V的电压。此时，使位线BL及N阱12的各电压为0V。 
这里，为了使选择晶体管ST截止(OFF)，通过第二字线WL2将选择用栅电极18的电压设定为0V。 
由此，存储用栅电极14与N阱12之间的电压使p型源极区域15和N阱12的带带隧穿所产生的电子注入到ONO膜13的硅氮化膜13b中。其结果，存储晶体管MT的阈值变为正值。此时，选择用栅电极18和位线BL的电压为0V，在选择晶体管ST的沟道区域无电流流动。另外，与未被选择的存储单元MC相连接的源线SL的电压为0V，没有带带隧穿所产生的电子。 
对存储单元MC的读出如图3的(b)部分所示，通过第二字线WL2对选择晶体管ST的选择用栅电极18施加-1.8V的电压，并且对位线BL也施加-1.8V的电压。此时，使存储用栅电极14、位线BL及N阱12的各电压为0V。 
由此，在选择用栅电极18的下方的N阱12的表层形成沟道，在p型漏极区域19和p型源极区域15产生电位差。而且，在存储晶体管MT中，因ONO膜13中所保持的电子，在存储用栅电极14的下方也形成沟道。由此，如图3的(b)部分的虚线箭头所示，电流从p型源极区域15向p型漏极区域19流动。 
另一方面，若处于ONO膜13未保持电子的状态，即擦除状态，则在电位为0V的存储用栅电极14的下方不形成沟道。由此，从p型源极区域15向p型漏极区域19并不流动电流。 
读出放大器4通过位线BL检测出以上那样的电流流动的有无，并读出数据“1”或者“0”。 
在擦除存储单元MC的数据时，如图3的(c)部分所示，通过第一字线WL1、第二字线WL2对选择用栅电极18和存储用栅电极14施加相同的-5V的电压，并且对源线SL及位线BL施加5V的电压。另外，使N阱12的电压为5V。 
由此，由于N阱12与存储用栅电极14之间的电位差而产生隧道现象，蓄积在存储晶体管MT的ONO膜13的硅氮化膜13b中的电子迁移到衬底一侧，存储单元MC变为擦除状态。由此，存储晶体管MT的阈值变为负值。这里，因为对第一字线WL1、第二字线WL2施加-5V的电压，所以与第一字线WL1及第二字线WL2相连接的全部的存储单元MC变为擦除状态。对个别的存储单元MC的擦除在后叙述。 
接着，对上述的存储单元阵列的制造方法进行说明。 
图4至图16的各(a)部分、图17是示出了本发明的第一实施方式涉及的半导体器件的制造工序的剖面图，是存储单元阵列区域的字线的延伸方向上的局部剖面图。图4至图16的各(b)部分和图17是该半导体器件的制造工序中的位线或者源线的延伸方向上的局部剖面图。图4至图16的各(c)部分和图18是该半导体器件的制造工序中的周边电路部的局部剖面图。图19A至图19J是示出了本发明的第一实施方式涉及的半导体器件的存储单元阵列的制造工序的俯视图。 
接着，对形成图4的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，利用热氧化法或者化学气相沉积(CVD：Chemical Vapor Deposition)法在硅衬底11上形成例如厚度为10nm的硅氧化膜31。并且，用CVD法在硅氧化膜31上形成例如厚度为150nm～200nm的硅氮化膜32。 
接下来，在硅氮化膜32上涂敷光致抗蚀剂(photo resist)，并使其曝光、显影，以此形成在元件分离区域具有开口的抗蚀图案(resist pattern，未图示)。然后，以该抗蚀图案为掩模，用反应离子蚀刻(RIE：Reactive Ion Etching)法，对硅氮化膜32、硅氧化膜31和部分硅衬底11进行蚀刻，由此形成元件分离用沟33。使硅衬底11内的元件分离用沟33的深度为例如300nm左右。 
硅衬底内，元件分离用沟33所包围的区域包含有源区域。 
例如，在图4的(a)、(b)部分所示的存储单元阵列区域中，与条纹(stripe)状的元件分离用沟33相邻地分别配置条纹状的有源区域34，这些有源区域34包括存储晶体管形成区域34a和选择晶体管形成区域34b。 
另外，在图4的(c)部分所示的周边电路区域中，元件分离用沟33所包围的多个有源区域，从左开始依次成为：5V用NMOSFET区域35a、5V用PMOSFET区域35b、5V用低阈值NMOSFET区域35c、1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e。 
在除去该抗蚀图案之后，用热氧化法在元件分离用沟33内表面上形成厚度为3nm的硅氧化膜。 
接着，如图5的(a)至(c)部分所示，用高密度等离子体CVD法，在硅氮化膜32上和元件分离用沟33中生长硅氧化膜36a。硅氧化膜36a生长为完全地埋入元件分离用沟33内的厚度，例如在硅氮化膜32上生长为500nm的厚度。 
接着，如图6的(a)至(c)部分所示，用化学机械研磨(CMP：ChemicalMechanical Polishing)法，除去硅氮化膜32上的硅氧化膜36a，并且使残留的硅氧化膜36a的上表面平坦化。此时，硅氮化膜32作为研磨阻止膜(stopper)而起作用。 
由此，将残留在元件分离用沟33中的硅氧化膜36a作为浅沟道隔离膜(STI：shallow trench isolation)36。 
如图19A所示，在存储单元阵列区域中，在夹着条纹状的多个有源区域34的位置所形成的STI36，实际上与位线BL及源线SL平行。此种多个STI36，在垂直于字线WL1、WL2的方向上，隔开间隔地配置有多个。 
之后，对构成STI36的硅氧化膜36a进行退火从而使其变得细致。在该退火处理之后，用磷酸蒸汽(boil)除去硅氮化膜32。进而，用氟化氢(hydrogenfluoride)除去最初在硅衬底11的表面上形成的硅氧化膜31。 
接着，如图7的(a)至(c)部分所示，通过对硅衬底11的表面进行热氧化，在其表面上形成例如厚度为10nm的牺牲氧化膜(sacrificial oxide film)37。 
接下来，在硅衬底11的存储单元阵列区域离子注入砷(As)、磷(P)等的n型杂质从而形成N阱12。另外，在硅衬底11的周边电路区域中的5V用PMOSFET区域35b及1.8V用PMOSFET区域35e(图4的(c)部分)也离子注入n型杂质从而形成N阱42a、42b。另外，周边电路区域包括逻辑(logic)区域。 
进而，在硅衬底11的周边电路区域中的5V用NMOSFET区域35a、1.8V用NMOSFEF区域35d(图4的(c)部分)，离子注入硼(B)等的p型杂质从而形成P阱41a、41b。 
这些n型杂质和p型杂质的离子注入区域，通过用光致抗蚀剂覆盖不进行离子注入的区域来进行选择。因此，在离子注入的工序中，多次重复进行光致抗蚀剂的图案的形成、离子的注入及光致抗蚀剂的除去处理。 
接着，在利用氟酸除去牺牲氧化膜37之后，如图8的(a)至(c)部分所示，在硅衬底11上形成ONO膜13。 
ONO膜13具有图2所示的层结构，在用热氧化法在硅衬底11的表面上形成厚度为2.4nm的下侧硅氧化膜13a之后，用CVD法在下侧硅氧化膜13a上形成规定厚度的硅氮化膜13b。进而，通过对硅氮化膜13b的上层部进行热氧化处理来形成上侧硅氧化膜13c。由此，使上侧硅氧化膜13c的厚度例如为4nm，剩余的硅氮化膜13b的厚度为4nm。 
接着，对形成图9的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，在用抗蚀图案(未图示)覆盖存储单元阵列区域内的存储晶体管形成区域34a和周边电路区域内的1.8V用NMOSFET区域35d、1.8V用PMOSFET区域35e的状态下，蚀刻ONO膜13。例如，利用反应离子蚀刻(RIE)法和使用氟酸的湿式蚀刻法对ONO膜13进行蚀刻。 
由此，使硅衬底11的表面中的存储单元阵列区域的选择用晶体管形成 区域34b、周边电路区域内的5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET35c区域露出。 
之后，在未被ONO膜13覆盖的区域的硅衬底11的表面上，用热氧化法生长例如厚度为9nm的硅氧化膜来作为第一栅极绝缘膜38。 
由此形成图9的(a)至(c)部分所示的结构。 
进而，在用抗蚀图案(未图示)覆盖周边电路区域内的除了1.8V用NMOSFET区域35d、1.8V用PMOSFET区域35e之外的区域的状态下，对这些区域的ONO膜13进行蚀刻。在该蚀刻之后，除去抗蚀图案。 
接着，如图10的(a)至(c)部分所示，用热氧化法，使第一栅极绝缘膜38的厚度增加到12nm，并且在1.8V用NMOSFET区域35d、1.8V用PMOSFET区域35e的表面上生长厚度为3nm的硅氧化膜，该硅氧化膜成为第二栅极绝缘膜39。 
另外，选择晶体管形成区域34b的第一栅电极38成为如图2所示的栅极绝缘膜17。 
由此，在选择晶体管形成区域34b形成厚度为12nm的第一栅极绝缘膜38，另外，在5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c也形成厚度为12nm的第一栅极绝缘膜38。 
如图19B所示，通过以上的工序，在存储单元阵列区域，成为如下图案形状：ONO膜13在STI36上分离，而且，使选择用晶体管形成区域34b露出，并且覆盖存储晶体管形成区域34a。 
接着，对形成图11的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，利用CVD法在ONO膜13、第一栅极绝缘膜38、第二栅极绝缘膜39上形成厚度为180nm的多晶硅(polysilicon)膜。另外，多晶硅膜有时也在形成非晶硅(amorphous silicon)膜之后，通过对该非晶硅膜进行热处理的工序来形成。 
进而，在多晶硅膜上形成用于覆盖字线形成区域、栅电极形成区域及其他的配线形成区域的抗蚀图案(未图示)之后，用RIE法对多晶硅膜进行蚀刻。在该RIE法中，利用氯系气体作为蚀刻气体。 
由此，如图11的(a)部分、(b)部分、图19C所示，在存储单元阵列区域中，多晶硅膜呈在行方向上延伸的多根条纹形状，将这些作为字线 WL1、WL2。 
如图19C所示，在存储单元阵列区域中，在存储晶体管形成区域，字线WL1、WL2成为与ONO膜13重叠的状态。另外，字线WL1、WL2的一部分成为图2所示的选择用栅电极14和存储用栅电极18。另外，例如使各存储单元的选择用栅电极14与存储用栅电极18之间的间隔为0.18μm左右。 
另一方面，如图11的(c)部分所示，在周边电路区域，在5V用NMOSFET区域35a、5V用PMOSFET区域35b、5V用低阈值NMOSFET区域35c、1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e上，分别形成由条纹状的多晶硅膜构成的栅电极51g、52g、53g、54g、55g及其他配线。 
接下来，在周边电路区域，以栅电极51g、53g及54g为掩模，对周边电路区域的P阱41a、41b和5V用低阈值NMOSFET区域35d离子注入n型杂质，以此形成n型延伸区域51a、51b、53a、53b、54a及54b。进而，以栅电极52g、55g为掩模，对N阱42a、42b离子注入p型杂质，来形成源极/漏极区域的p型延伸区域52a、52b、55a及55b。 
另外，在离子注入p型杂质或者n型杂质时，用光致抗蚀剂覆盖不进行离子注入的区域。 
接着，如图12的(a)至(c)部分所示，用光致抗蚀剂50覆盖周边电路区域，并且使存储单元阵列区域露出。 
然后，以字线WL1、WL2为掩模，利用反应离子蚀刻(RIE)法分别除去从字线WL1、WL2露出的区域的ONO膜13中的上侧硅氧化膜13c和硅氮化膜13b。此时，ONO膜13的下层硅氧化膜13a被留下。与此同时地，从字线WL1、WL2露出的区域的栅极绝缘膜17也变薄。 
另外，如图19D所示，在存储单元阵列区域中，ONO膜13原封不动地存在于字线WL1、WL2即存储用栅电极14的下方。 
之后，将字线WL1、WL2用作为掩模，对存储单元阵列区域离子注入p型杂质。作为此时的离子注入条件，使用氟化硼离子，使离子注入能量为30KeV，使离子注入剂量为3×104/cm2。 
由此，在字线WL1、WL2的两侧，形成如图2所示的p型延伸区域15a、19a和p型源极/漏极区域16。另外，p型源极/漏极区域16在各个存储单元区域中，分别形成在被存储用栅电极14和选择用栅电极18夹着的区域。之 后，除去光致抗蚀剂50。 
接着，对形成如图13的(a)至(c)部分所示的结构为止的工序进行说明。 
利用CVD法，在字线WL1、WL2、栅电极51g、52g、53g、54g、55g及硅衬底11上形成厚度约为100nm的硅氧化膜。之后，通过对硅氧化膜进行回刻(etch back)，使硅衬底11的一部分露出，并且作为侧壁20残留在字线WL1、WL2、栅电极51g、52g、53g、54g、55g的侧壁上。 
另外，成为在各存储单元的选择用栅电极18与存储用栅电极14之间埋入侧壁20的状态。 
接下来，将存储单元阵列区域的字线WL1、WL2及侧壁20用作为掩模，对N阱12注入氟化硼离子来作为p型杂质。同时，以周边电路区域的栅电极52g、55g及侧壁20作为掩模，对N阱42a、42b也注入氟化硼离子作为p型杂质。 
此时，在选择晶体管ST与存储晶体管MT之间，由侧壁20阻止离子注入，所以在p型源极/漏极区域16不会形成p型高浓度杂质扩散区域。 
由此，在存储单元阵列区域中在与字线WL1、WL2相交叉的方向上延伸的有源区域34，形成相邻的选择晶体管ST彼此共用的p型漏极区域19的p型高浓度杂质扩散区域19b，进而，形成相邻的存储晶体管MT彼此共用的p型源极区域15的p型高浓度杂质扩散区域15b。 
另外，在周边电路区域的N阱42a、42b中，在栅电极52g、55g的两侧形成成为源极/漏极区域的p型高浓度杂质扩散区域52c、52d、55c及55d。 
之后，在周边电路区域的P阱41a、41b中，以栅电极51g、53g、54g及侧壁20为掩模，离子注入砷作为n型杂质，由此形成成为源极及漏极区域的n型高浓度杂质扩散区域51c、51d、53c及53d。 
在离子注入如上述的n型杂质和p型杂质时，用光致抗蚀剂覆盖不进行离子注入的区域。 
另外，通过退火使如上述那样地离子注入的杂质有源化。 
接着，对形成图14的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，用溅射法在整个表面上层叠例如钴膜。之后，通过进行温度400℃至900℃的热处理，使构成字线WL1、WL2、栅电极51g、52g、53g、54g、 55g的多晶硅膜和钴膜发生硅化反应，由此在字线WL1、WL2、栅电极51g、52g、53g、54g、55g的上表面上形成硅化物层21a、21b、21e、21f、21g、21h及21i。 
与此同时，使硅衬底1和钴膜发生硅化反应，从而形成硅氧化物层21c、21d、21j、21k、21m、21n及21p。之后，利用氟酸等，除去未反应的钴膜。 
通过以上的工序，体加工工艺(bulk process)结束，在存储单元阵列区域中的条纹状的有源区域34，配置顺序交替着彼此相反地形成多个由选择晶体管ST和存储晶体管MT构成的存储单元MC。另一方面，在周边电路区域的P阱41a、41b等形成NMOSFETt1、t3、t4，在N阱42a、42b形成PMOSFETt2、t5。 
接着，如图15的(a)至(c)部分所示，用CVD法在硅化物层21a至21k、21m、21n、21p及ST136等上形成厚度为20nm的硅氮化膜56来作为蚀刻阻止(etch stop)膜。进而，用CVD法在硅氮化膜56上形成厚度为1600nm的BPSG(boron phosphorus silicate glass：硼磷硅玻璃)膜来作为第一层间绝缘膜57，然后，通过热处理使BPSG膜平坦化。 
接着，如图16的(a)、(b)部分所示，用光刻(photolithography)法对第一层间绝缘膜57和硅室化膜56刻画图案(patterning)并进行蚀刻，以此在存储单元阵列区域的多个p型高浓度杂质扩散区域15b、19b上形成接触孔22a、22b。另外，第一层间绝缘膜57和硅氮化膜56相当于图2所示的层间绝缘膜22。 
接下来，在接触孔22a、22b内和第一层间绝缘膜57的上表面上，顺次形成膜厚为30nm的钛(Ti：Titan)膜、膜厚为20nm的氮化钛(TiN：TitanNitride)膜及膜厚为300nm的钨(W：tungsten)膜。之后，用CMP法从第一层间绝缘膜57上除去这些膜，并且使第一层间绝缘膜57的上表面平坦化。 
由此，将接触孔22a、22b内所残留的W膜、TiN膜及Ti膜作为导电性接触插件(contact plug)23、24。如图19E所示，形成于存储单元阵列区域的多个导电性接触插件23、24与有源区域34中的p型高浓度杂质扩散区域15b、19b相连接。 
接下来，例如，用溅射法，在第一层间绝缘膜57及导电性接触插件23、24上形成第一导电膜，该第一导电膜顺次由膜厚为60nm的Ti膜、膜厚为 30nm的TiN膜、膜厚为360nm的铝(Al)膜、膜厚为5nm的Ti膜及膜厚为70nm的TiN膜构成。 
然后，用光刻法对第一导电膜刻画图案，以此形成与每个导电性接触插件23、24分别连接的多个导电性垫片(pad)59。即，如图19F所示，导电性垫片59形成于p型高浓度杂质扩散区域15b、19b及其周边区域的上方，并且在列方向和行方向上配置成矩阵形状。 
接着，对形成图17所示的结构为止的工序进行说明。 
首先，用高密度等离子体CVD法形成覆盖导电性垫片59的下侧硅氧化膜60a，该下侧硅氧化膜60a的厚度为720nm。接下来，利用将TEOS(Tetraethoxysilane：四乙氧基硅烷)用作反应气体的CVD法，在下侧硅氧化膜60a上形成厚度为1100nm的上侧硅氧化膜60b。这里，将连续形成的两个硅氧化膜60a、60b作为第二层间绝缘膜61。进而，用CMP法研磨第二层间绝缘膜61的表面从而使之平坦化。 
接着，用光刻法对第二层间绝缘膜61刻画图案，从而在导电性垫片59上形成第一通孔(via hole)61a、第二通孔61b。如图19G所示，在每个p型源极区域15各形成一个第一通孔61a，另外，在每个p型漏极区域19各形成一个第二通孔61b。 
第一通孔61a配置在导电性垫片59的一端附近，与p型源极区域15相连接。另外，第二通孔61b配置在导电性垫片59的另一端附近，与p型漏极区域19相连接。第一通孔61a和第二通孔61b在字线WL1、WL2的延伸方向上交替着配置。并且，沿着同一有源区域34配置多个第一通孔61a，另外，沿着同一有源区域34配置多个第二通孔61b。 
接着，在第一通孔61a内、第二通孔61b内及第二层间绝缘膜61上，顺次形成膜厚为10nm的Ti膜、膜厚为7nm的TiN膜及膜厚为300nm的W膜。 
接下来，通过CMP对W膜、TiN膜及Ti膜进行研磨，从而从第二层间绝缘膜61上除去W膜、TiN膜及Ti膜。由此，残留在第一通孔61a内、第二通孔61b内的W膜、TiN膜及Ti膜成为第一导通部62a、第二导通部62b。 
接着，例如利用溅射法，在第二层间绝缘膜61、第一导通部62a及第二导通部62b上形成第二导电膜，该第二导电膜顺次由膜厚为60nm的Ti膜、 膜厚为30nm的TiN膜、膜厚为360nm的Al膜、膜厚为5nm的Ti膜及膜厚为70nm的TiN膜构成。 
然后，利用光刻法对第二导电膜刻画图案，以此如图19H所示地形成多个矩形状的源极分岔线63a和多个大致矩形状的位线分岔线63b。另外，源极分岔线63a是图1所示的源极分岔线SLd，位线分岔线63b是图1所示的位线分岔线BLd。 
源极分岔线63a和位线分岔线63b分别在垂直于字线WL1、WL2的方向上以Z字状(zigzag)交替配置。 
源极分岔线63a对在相对于字线WL1、WL2倾斜的方向上相邻的两个第一导通部62a进行连接，由此，经由第一导通部62a等与存储晶体管MT的p型源极区域15电连接。 
另外，位线分岔线63b对在相对于字线WL1、WL2反向倾斜的方向上相邻的两个第二导通部62b进行连接，由此，经由第二导通部62b与存储单元的选择用晶体管ST的p型漏极区域19电连接。 
接着，利用高密度等离子体CVD法形成覆盖源极分岔线63a和位线分岔线63b的下侧硅氧化膜64a，该下侧硅氧化膜64a的厚度为720nm。接下来，利用将TEOS用作反应气体的CVD法，在下侧硅氧化膜64a上形成厚度为1100nm的上侧硅氧化膜64b。这里，将连续形成的两个硅氧化膜64a、64b作为第三层间绝缘膜64，并用CMP法对其表面进行研磨，从而使第三层间绝缘膜64平坦化。 
接着，用光刻法对第三层间绝缘膜64刻画图案，从而如图19I所示地在源极分岔线63a和位线分岔线63b的各自的中心上分别形成第三通孔64a、第四通孔64b。 
接下来，在第三通孔64a内、第四通孔64b内和第三层间绝缘膜64上，顺次形成膜厚为10nm的Ti膜、膜厚为7nm的TiN膜及膜厚为300nm的W膜。 
接下来，用CMP对W膜、TiN膜及Ti膜进行研磨，从而从第三层间绝缘膜64的上表面除去W膜、TiN膜及Ti膜。由此，将残存在第三通孔64a内、第四通孔64b内的W膜、TiN膜及Ti膜作为第三导通部65a、第四导通部65b。 
接着，例如利用溅射法，在第三层间绝缘膜64、第三导通部65a及第四导通部65b上形成第三导电膜，该第三导电膜顺次由膜厚为60nm的Ti膜、膜厚为30nm的TiN膜、膜厚为360nm的Al膜、膜厚为5nm的Ti膜及膜厚为70nm的TiN膜构成。 
然后，用光刻法对第三导电膜刻画图案，以此如图19J所示地交替地形成在垂直于字线WL1、WL2的方向上延伸的多个源线SL和位线BL。 
各源线SL经由在垂直于字线WL1、WL2的方向上形成的多个第三导通部65a与多根源极分岔线63a电连接。另外，各位线BL经由在垂直于字线WL1、WL2的方向上形成的多个第四导通部65b与多根位线分岔线63b相连接。 
由此，形成在存储单元阵列区域的多个存储单元MC具有图1所示的电连接关系。 
之后，如图17所示，形成覆盖源线SL及位线BL的第四层间绝缘膜66和第五层间绝缘膜67。第四层间绝缘膜66、第五层间绝缘膜67的形成方法分别采用与第三层间绝缘膜64实质上相同的方法。之后，用高密度等离子体CVD法形成硅氧化膜68，最后，用等离子体CVD法形成厚度为1000nm的硅氮化膜作为盖膜69。 
然而，如上所述，在存储单元阵列区域形成三层金属配线图案(pattern)。三层金属配线图案是第一层间绝缘膜57上的导电性垫片59、第二层间绝缘膜61上的源极分岔线63a及位线分岔线63b、第三层间绝缘膜64上的源线SL和位线BL。但是，在周边电路区域中，形成多于三层的金属配线，例如形成五层的金属配线。 
因此，参照图18来简单地说明周边电路区域的配线形成工序。 
首先，在存储单元阵列区域形成导电性接触插件23、24的工序中，在周边电路区域形成与NMOSFETt1、t3、t4及PMOSEFTt2、t5相连接的导电性接触插件58c～58h。 
另外，在存储单元阵列区域形成导电性垫片59的同时，在周边电路区域的第一层间绝缘膜57上形成与导电性接触插件58c～58h相连接的第一金属配线59a。 
在存储单元阵列区域形成第一导通部62a、62b的同时，在覆盖第一金 属配线59a的第二层间绝缘膜61内，形成与第一金属配线59a的一部分相连接的第五导通部62c、62d及62e。 
之后，在存储单元阵列区域形成源极分岔线63a及位线分岔线63b的同时，在周边电路区域中，在第二层间绝缘膜61上形成与第五导通部62c、62d及62e相连接的第二金属配线63c。 
第二金属配线63c被第三层间绝缘膜64覆盖，并且与形成在第三层间绝缘膜64内的第六导通部65c、65d相连接。 
进而，在周边电路区域中，形成源线SL及位线BL的同时，在第三层间绝缘膜64上形成第三金属配线70。在之后形成的第四层间绝缘膜66内形成与第三金属配线70的一部分相连接的第七导通部71。之后，顺次形成第四金属配线层72、第五层间绝缘膜67、第八导通部73a、73b、第五金属配线74、硅氧化膜68及盖膜69。 
第六导通部65c、65d、第七导通部71及第八导通部73a、73b，用与存储单元阵列区域的第三导通部65a、第四导通部65b实质上相同的方法形成。另外，第四金属配线72、第五金属配线74用与第三金属配线70的形成方法实质上相同或类似的方法形成。 
通过如上所述的工序，在存储单元MC和位线BL之间的层中，通过配置用于对斜着相邻的存储单元MC之间进行连接的位线分岔线63a、源极分岔线73b，构成图1所示的存储单元阵列。 
但是，因为位线分岔线63a、源极分岔线63b与周边电路区域的第二金属配线63c同时形成，所以工序不会比以前增多。 
(第二实施方式) 
图20是示出了作为本发明的第二实施方式涉及的半导体器件的闪存器的存储单元阵列的剖面图。在图20中，与图2相同的附图标记表示相同的要素。 
图20所示的存储单元MC具有存储晶体管MT和选择晶体管ST。 
与第一实施方式同样地，存储晶体管MT具有存储用栅电极14、p型源极区域15、p型源极/漏极区域16及ONO膜13等。另外，与第一实施方式同样地，选择晶体管ST具有选择用栅电极18、p型源极/漏极区域16及p 型漏极区域19等。 
在选择晶体管ST中，选择用栅电极18与N阱12之间形成的栅极绝缘膜17a的膜厚比第一实施方式的栅极绝缘膜17薄，例如膜厚为7nm，由此，栅极绝缘膜17a的耐压变为ONO膜13的存储擦除电压以下。 
但是，如果使构成选择晶体管ST的栅极绝缘膜17a变薄，并且对选择用栅电极18施加阈值以上的电压，则在p型源极/漏极区域16与p型漏极区域19之间的N阱12的表层上形成沟道变得容易。由此，与第一实施方式的选择晶体管ST相比，流动大的沟道电流，并且读出出错的几率变小。 
此种存储单元的擦除用如下方法进行。 
图21是示出了存储器擦除时的存储单元阵列的位线BL、源线SL、第一字线WL1及第二字线WL2的各自的施加电压的一个例子。 
在一个存储单元MC中，对与存储单元MC的存储用栅电极14和选择用栅电极18连接的两个字线WL1、WL2中的任一根字线施加+3V的电压，并且对另一根施加-5V的电压，另外，对源线SL和N阱12分别施加5V的电压，并且将位线BL的电压设定为0V。 
存储单元的数据擦除通过如下的两个步骤进行。 
在擦除的第一步骤中，如图22的(a)部分所示，对第一存储单元MC1的存储用栅电极14施加-5V的电压，对选择用栅电极18施加+3V的电压。 
由此，ONO膜13的硅氮化膜13b中的电子因隧道效应而移动到N阱12从而擦除数据。另外，在选择用栅电极18的下方未形成沟道。 
此时，如图22的(b)部分所示，在字线延伸方向上与第一存储单元MC1相邻的第二存储单元MC2中，对选择用栅电极18施加-5V的电压，所以在选择晶体管ST的选择用栅电极18的下方形成沟道。但是，因为位线BL为0V，所以该沟道为0V。另外，因为对存储用栅电极14施加+3V的电压，所以在其下方不形成沟道，而且N阱12的电位差小，电子不会注入存储晶体管MT。 
在擦除的第二步骤中，使对相邻的字线WL1、WL2分别施加的电压与第一步骤相反。由此，对第二存储单元MC2的存储用栅电极14施加+3V的电压，对选择用栅电极18施加-5V的电压。 
由此，在第二存储单元MC2中，存储晶体管MT的ONO膜13内的电 子因隧道效应而移动至N阱12从而擦除数据。此时，虽然在第一存储单元MC1的选择晶体管形成沟道，但因为位线BL为0V，所以该沟道为0V。 
如上所述，在擦除时使位线BL为0V，因此至多-5V的电压被施加到成为擦除对象的存储单元MC内的选择晶体管ST的栅极绝缘膜17a，所以膜厚可以比第一实施方式的膜厚薄。 
另外，对与成为擦除对象的存储单元MC的选择晶体管ST相连接的字线WL2施加3V电压的理由是：为了防止该选择晶体管ST达到导通(ON)状态，并且为了在该存储单元MC中不从源线SL向位线BL流动电流。 
另外，图20所示的存储单元作为图1所示的存储单元阵列的存储单元MC来适用。 
接着，对将选择晶体管ST的栅极绝缘膜17a形成为比周边电路区域的5V用NMOSFETt1的栅极绝缘膜38薄的工序进行说明。 
首先，按照第一实施方式已说明的工序，在硅衬底11上形成STI36，并且形成N阱12、42a、42b和P阱41a、41b，之后如图8所示地形成ONO膜13。 
接下来，通过以下工序来形成选择晶体管ST的栅极绝缘膜17a。 
首先，例如使用反应离子蚀刻(RIE)法和利用氟酸的湿式蚀刻法，来除去周边电路区域内的5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的ONO膜13。此时，用光致抗蚀剂覆盖其他区域的ONO膜13。 
接着，如图23的(a)至(c)部分所示，在已除去光致抗蚀剂的状态下，对周边电路区域内的5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的硅衬底11的表面进行热氧化，以此形成膜厚为5nm的硅氧化膜来作为栅极绝缘膜38。 
接下来，通过与第一实施方式相同的工序，除去选择晶体管形成区域34b的ONO膜13。 
之后，如图24的(a)至(c)部分所示，对选择晶体管形成区域34b的硅衬底11的表面进行热氧化从而形成厚度为4nm的硅氧化膜作为栅极绝缘膜17a。此时，在周边电路区域已经形成的栅极氧化膜38的厚度变为9nm。 
接着，通过与第一实施方式相同的工序，蚀刻并除去周边电路区域中的 1.8V用NMOSFET35d区域及1.8V用PMOSFET区域35e的ONO膜13。 
之后，如图25的(a)至(c)部分所示，对1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e的硅衬底11的表面进行热氧化，从而形成厚度为3nm的硅酸膜作为栅极绝缘膜39。此时，5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的栅极绝缘膜38增加到12nm，另外，选择晶体管形成区域34b的栅极绝缘膜17a增加到7nm。 
之后，按照与第一实施方式相同的工序形成存储器件。 
以上的工序所形成的选择晶体管ST的栅极绝缘膜17a的耐压达到比存储擦除时的字线WL1、WL2与源线SL之间的电位差以下，但在写入时及读出时如表1那样不会施加耐压以上的电压，在擦除时如上所述那样地不会施加耐压以上的电压，所以不会出现不适的状况。 
(第三实施方式) 
图26是示出了作为本发明的第三实施方式涉及的半导体器件的闪存器的存储单元的剖面图。在图26中，与图2相同的附图标记表示相同的要素。 
图26所示的存储单元MC具有存储晶体管MT和选择晶体管ST。 
与第二实施方式同样地，存储晶体管MT具有存储用栅电极14、p型源极区域15、p型源极/漏极区域16及ONO膜13等。另外，与第二实施方式同样地，选择晶体管ST具有选择用栅电极18、p型漏极区域、p型源极/漏极区域16及栅极绝缘膜17a等。另外，选择晶体管ST的栅极绝缘膜17a的厚度可以与第一实施方式相同。 
而且，在p型源极区域15、p型漏极区域19的周围，形成有杂质浓度比N阱12高的n型杂质扩散区域15c、19c。 
由此，p型源极区域15与N阱12的交界处的pn结的杂质浓度分布的变化变得急剧，使得扩散电位变大，所以因雪崩击穿或者带带隧穿而产生的电子容易注入到ONO膜13中。 
但是，在p型源极/漏极区域16的周围不形成n型杂质扩散区域，其理由如下。即，为了防止在利用与第二实施方式相同的方法对存储器进行擦除时，由于进行擦除时所产生的p型源极/漏极区域16与N阱12之间的电位 差而在p型源极/漏极区域16发生雪崩击穿或者带带隧穿。 
另外，本实施方式的存储单元作为图1所示的电路的存储单元而适用。 
接着，对存储单元MC的n型杂质区域15c、19c的形成工序进行说明。 
首先，按照第一实施方式已说明的工序，在硅衬底11上形成STI36、N阱12、42a、42b及P阱41a、41b，并且在形成ONO膜13、字线WL1、WL2之后，如图12的(a)、(b)部分所示，在存储用栅电极14及选择用栅电极18的侧方形成p型延伸区域15a、19a。另外，存储用栅电极14、选择用栅电极18构成字线WL1、WL2的一部分。 
之后，如图27所示，形成抗蚀图案R，使存储单元阵列区域的p型延伸区域15a、19a露出，另一方面覆盖p型源极/漏极区域16及其他的区域。抗蚀图案R是在将光致抗蚀剂涂敷在硅衬底11的整个表面来覆盖字线WL1、WL2等之后，使其曝光、显影而形成的。 
接下来，在加速能量为20keV、离子注入剂量为1×1013/cm2的条件下，对未被抗蚀图案R覆盖的p型延伸区域15a、19a离子注入作为n型掺杂剂的砷，从而形成n型杂质扩散区域15c、19c。 
在除去抗蚀图案R之后，与第一实施方式同样地，形成侧壁20，进而形成硅衬底11的p型源极区域15和p型漏极区域19的p型高浓度杂质扩散区域15b、19b。另外，在注入杂质离子之后，通过热处理使杂质有源化。 
在之后的工序，按照第一实施方式，形成存储器件。由此，图26所示的存储单元完成。 
(第四实施方式) 
图28是示出了作为本发明的第四实施方式涉及的半导体器件的闪存器的存储单元的剖面图。在图28中，与图2相同的附图标记表示相同的要素。 
图28所示的存储单元MC具有存储晶体管MT和选择晶体管ST。 
与第二实施方式同样地，存储晶体管MT具有存储用栅电极14、p型源极区域15、p型源极/漏极区域16a及ONO膜13等。另外，与第二实施方式同样地，选择晶体管ST具有选择用栅电极18、p型漏极区域19、p型源极/漏极区域16a及栅极绝缘膜17a等。 
但是，位于存储用栅电极14与选择用栅电极18之间的区域的p型源极 /漏极区域16a的杂质浓度，比第二实施方式的p型源极/漏极区域16低，成为LDD(Lightly Doped Drain：轻掺杂漏极)区域。 
通过此种结构，存在于存储用栅电极14与选择用栅电极18之间的区域的pn结的扩散电位变小，雪崩击穿或者带带隧穿更难以发生。 
例如，在如第二实施方式已说明的两个步骤的数据擦除时，在未作为擦除对象的存储单元MC中，即使对N阱12施加5V的电压并对p型漏极区域19施加0V的电压从而在p型源极/漏极区域16a产生约5V的电位差，在p型源极/漏极区域16a也难以发生雪崩击穿或者带带隧穿，能够防止对存储单元MC的误写入。 
接着，对杂质浓度比p型延伸区域15a、19a低的p型源极/漏极区域16的形成工序进行说明。 
首先，按照第一实施方式已说明的工序，在硅衬底11上形成STI36、N阱12、42a、42b及P阱41a、41b，并且形成ONO膜13、字线WL1、WL2。 
之后，如图29的(a)部分所示，将光致抗蚀剂涂敷在硅衬底11的整个表面并且接着进行曝光、显影，以此形成抗蚀图案R1，该抗蚀图案R1覆盖周边电路区域，并且在存储单元阵列区域中覆盖成为选择用栅电极18和存储用栅电极14的两个字线WL1、WL2之间。 
接下来，在加速能量为30keV、离子注入剂量为3×1014/cm2的条件下，对存储用栅电极14彼此之间的区域和选择用栅电极18彼此之间的区域的N阱12，注入氟化硼来作为p型杂质。由此，形成p型源极区域15及p型漏极区域19的p型延伸区域15a、19a。之后，除去抗蚀图案R1。 
接着，如图29的(b)部分所示，再次将光致抗蚀剂涂敷在硅衬底11的整个表全面并且接着进行曝光、显影，以此形成抗蚀图案R2，该抗蚀图案R2使选择用栅电极18与存储用栅电极14之间的区域露出，并且覆盖其他的区域。 
接下来，在加速能量为30keV、离子注入剂量为5×1013/cm2的条件下，对选择用栅电极18与存储用栅电极14之间的区域的N阱12注入氟化硼来作为p型杂质。由此，形成低杂质浓度的p型源极/漏极区域16a。之后除去抗蚀图案R2。 
之后，如果利用与第一实施方式同样的方法，形成侧壁20，接着形成p 型高浓度杂质扩散区域15b、19b，则形成图28所示的存储单元MC。之后的工序与第一实施方式相同。 
(第五实施方式) 
图30是本发明的第五实施方式涉及的半导体器件即利用于OTP(onetime programmable：一次性可编程)ROM的存储单元的剖面图。在图31中，与图20相同的附图标记表示相同的要素。 
在图30所示的存储单元MC中，与第二实施方式同样地，存储晶体管MT具有存储用栅电极14、p型源极区域15及p型源极/漏极区域16等。另外，与第二实施方式同样地，选择晶体管ST具有选择用栅电极18、p型漏极区域19及p型源极/漏极区域16等。与图1所示同样地，存储单元MC与字线WL1、WL2、位线BL及源线SL相连接。 
与第二实施方式所示的存储单元MC的不同之处在于，构成存储晶体管MT的ONO膜13的下侧硅氧化膜13d的厚度为4nm，较厚，并且选择晶体管ST的栅极绝缘膜17b的厚度为3nm，较薄。 
由此，在存储晶体管MT的ONO膜13的硅氮化膜13b中所蓄积的电子难以迁移，能够得到良好的保持(retention)特性。另外，因为选择晶体管ST的栅极绝缘膜17b薄，所以与第二实施方式同样地，能够得到大的读出电流。 
另外，写入方法和读出方法，与第一实施方式所示的存储单元相同。 
接着，说明存储单元MC的写入方法、读出方法。表2中列举了在写入及读出时施加给各部的电压值的例子。 
在表2中，示出了在选择晶体管(选择TR)上连接有字线WL1、在存储晶体管(存储TR)上连接有字线WL2的情况。另外，表2中用括弧表示的值表示非选择线的电压。 
[表2] 
Figure GPA00001233327600271
Figure GPA00001233327600281
首先，在对存储单元MC进行写入动作时，经由字线WL1对存储晶体管MT的存储用栅电极14施加1.8V的电压，并且对源线SL施加-5V的电压。此时，使位线BL及N阱12的各电压为0V。 
由此，p型源极区域15和N阱12的带带隧穿所产生的电子因存储用栅电极14的电压而被注入到ONO膜13的硅氮化膜13b中。其结果，存储晶体管MT的阈值变为正值。此时，位线BL的电压为0V，在选择晶体管ST的沟道区域不流动电流。 
另外，与未被选择的存储单元MC相连接的源线SL的电压为0V，不存在带带隧穿所产生的电子。对存储单元MC的读出，与第一实施方式的存储单元相同。 
由表2可知，本实施方式的动作电压条件的大的特征是不需要擦除，所以与表1不同，对字线WL和位线BL也可以不施加比读出所需要的电压大的电压。即，并不对字线WL和位线BL施加低电压晶体管的耐压以上的电压。 
因此，能够用低电压晶体管构成图1所示的字线译码器4a、4b和位线译码器3。因为低电压晶体管的面积小，所以能够使周边电路的尺寸变小。另外，利用低电压晶体管的性能能够进行高速读出。 
接着，对形成比周边电路区域的5V用NMOSFETt1的栅极绝缘膜38薄的选择晶体管ST的栅极绝缘膜17b的工序进行说明。 
首先，按照第一实施方式已说明的工序，在硅衬底11上形成STI36，并且形成N阱12、42a、42b及P阱41a、41b，之后，如图8所示地形成ONO膜13。另外，在本实施方式中，使构成ONO膜13的下侧硅氧化膜13d、上侧硅氧化膜13c和硅氮化膜13b的厚度分别为4nm。与第一实施方式同样地，用热氧化法形成下侧硅氧化膜13d。 
接下来，通过以下的工序形成选择晶体管ST的栅极绝缘膜17b。 
首先，利用例如反应离子蚀刻(RIE)法和使用氟酸的湿式蚀刻法除去周边电路区域内的5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的ONO膜13。此时，用光致抗蚀剂覆盖 其他区域的ONO膜13。 
进而，在除去光致抗蚀剂之后，与图23的(a)至(c)部分所示同样地，对周边电路区域的5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的硅衬底11的表面进行热氧化，以此形成膜厚约为9nm的硅氧化膜来作为栅极绝缘膜38。 
接着，在用抗蚀图案覆盖存储单元阵列区域内的存储晶体管形成区域和周边电路区域的一部分的状态下，对位于选择晶体管形成区域34b的ONO膜13进行蚀刻。 
由此，使硅衬底11表面中的存储单元阵列区域内的选择晶体管形成区域34b、周边电路区域内的1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e露出。 
接下来，如图31的(a)至(c)部分所示，对选择晶体管区域34b、周边电路区域的1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e的硅衬底11的表面进行热氧化，从而形成厚度为3nm的硅氧化膜来作为栅极绝缘膜17b、39。此时，已经形成在周边电路区域的一部分的栅极氧化膜38的厚度变为12nm。 
之后，按照与第一实施方式同样的工序形成存储器件。 
以上的工序所形成的选择晶体管ST的栅极绝缘膜17b的耐压达到字线WL1、WL2与位线BL之间的电位差以下，但如上所述，并不对栅极绝缘膜17b施加耐压以上的电压。 
(第六实施方式) 
图32是示出了作为本发明的第六实施方式涉及的半导体器件的闪存器的存储单元的剖面图。在图32中，与图2相同的附图标记表示相同的要素。 
图32所示的存储单元MC具有n型的存储晶体管MT和n型的选择晶体管ST，并且选择晶体管ST与位线BL相连接，存储晶体管MT与源线SL相连接。 
存储晶体管MT具有：形成在硅衬底11的P阱72上的作为电荷保持层的ONO膜13、在ONO膜13上形成的存储用栅电极74、在存储用栅电极74的两侧的P阱72内形成的n型源极区域75及n型源极/漏极区域76。另 外，为了调整阈值电压，在n型源极区域75与n型源极/漏极区域76之间的P阱72中注入有杂质。 
另外，选择晶体管ST具有：在P阱72上隔着栅极绝缘膜17而形成的选择用栅电极78、在选择用栅电极78的两侧的P阱72内形成的n型漏极区域79及n型源极/漏极扩散区域76。另外，存储晶体管MT和选择晶体管ST共有共享的n型源极/漏极区域76。 
选择用栅电极78和存储用栅电极74构成字线WL1和WL2中的任一个字线的一部分，并且实质上平行配置。 
n型源极区域75和n型漏极区域79分别由n型低浓度杂质扩散区域的延伸区域75a、79a和n型高浓度杂质扩散区域75b、79b构成。 
另外，在n型源极区域75和n型漏极区域79的各自的的周围，分别形成有比P阱72杂质浓度高的p型杂质区域75c、79c。由此，n型源极区域75及n型漏极区域79与其周围所形成的pn结的杂质浓度分布急剧变化，容易发生雪崩击穿及带带隧穿。 
在存储用栅电极74和选择用栅电极78的上层部形成有硅化物层21a、21b，另外，在n型源极区域75及n型漏极区域79的各自的表面上也形成有硅化物层21c、21d。例如，形成厚度为8nm的钴硅化物层作为硅化物层。进而，在存储用栅电极74及选择用栅电极79的各自的侧面上形成有绝缘性侧壁20。 
存储晶体管MT和选择晶体管ST被层间绝缘膜22覆盖。另外，在层间绝缘膜22内，在n型源极区域75及n型漏极区域79的上方形成有第一接触孔22a、第二接触孔22b，并且分别埋入有第一导电性插件23、第二导电性插件24。n型源极区域75上的第一导电性插件23与源线SL相连接，另外，n型漏极区域79上的第二导电性插件24与位线BL相连接。 
因此，防止存储晶体管MT的写入状态对位线BL的寄生电容的变动造成影响。 
具有如上所述的结构的多个存储单元MC之间的连接与第一实施方式相同。因此，在行方向上相邻的两个存储单元MC中，一个存储单元MC的存储晶体管MT的存储用栅电极74和另一个存储单元MC的选择晶体管MT的选择用栅电极78连接在同一根字线WL1(或者WL2)上，另外，一个存 储单元MC的选择用栅电极78与另一个存储单元MC的存储用栅电极74连接在同一根字线WL2(或者WL1)上。 
另外，纵横排列的存储单元MC以与第一实施方式相同的关系与源线SL、位线BL相连接。 
由此，在选择了一根源线SL和一根字线WL1(或者WL2)时，只有与这些源线SL、字线WL1(或者WL2)相连接的一个存储晶体管MT能够同时接受这些源线SL、字线WL1(或者WL2)两者的电压，能够将雪崩击穿或者带带隧穿所产生的电子注入到作为电荷保持层的ONO膜13中。 
接着，对存储单元MC的写入、读出及擦除的方法进行说明。表3列举了在写入、读出及擦除时对各部施加的电压值的例子。 
在表3中，示出了在选择晶体管(选择TR)上连接有字线WL1，在存储晶体管(存储TR)上连接有字线WL2的情况。另外，表3中用括弧所示的值表示非选择线的电压。 
[表3] 
首先，在对存储单元MC进行写入时，经由字线WL1对存储用栅电极74施加5V的电压，并且对源线SL施加5V的电压。此时，使位线BL及P阱72的各电压为0V。 
由此，使在n型源极区域75与P阱72的pn结部因雪崩击穿所产生的电子注入到ONO膜13的硅氮化膜13b中。其结果，存储晶体管MT的阈值变为正值。 
此时，选择用栅电极78、位线BL的电压分别为0V，在选择晶体管ST的沟道区域不流动电流。另外，与未被选择的存储单元相连接的源线SL的电压为0V，不存在雪崩击穿所产生的电子。 
对存储单元MC进行读出时，经由字线WL2对选择用栅电极78施加1.8V的电压，并且对位线BL也施加1.8V的电压。此时，使存储用栅电极74、位线BL及P阱72的各电压为0V。 
由此，在所选择的存储单元MC中，在选择用栅电极78的下方形成沟道，另外，在n型漏极区域79与n型源极区域75之间产生电位差。 
当在存储晶体管MT的ONO膜13中保持有电子时，由于该电子，在存储用栅电极74的下方不会形成沟道。由此，从n型源极区域75向n型漏极区域79不流动电流。 
另一方面，若处于在ONO膜13中未保持有电子的状态即擦除状态，则在0V电位的存储用栅电极74的下方会形成沟道。由此，从n型源极区域75向n型漏极区域79流动电流。 
利用图1的读出放大器6来检测是否流动如上所述的电流，并作为数据读出。 
在擦除存储单元MC的数据时，经由字线WL1、WL2对选择用栅电极78和存储用栅电极74施加-5V的电压，并且对源线SL施加5V的电压，并将位线BL设定为0V。另外，使P阱72的电压为0V。 
由此，在n型源极区域75，带带隧穿现象所产生的热空穴(hot hole)被注入到存储晶体管MT的ONO膜13中，存储晶体管MT的阈值变为负值。 
接着，对上述的存储单元阵列的制造方法进行说明。另外，连接于存储单元MC的配线通过在第一实施方式中参照的图4A至图4J所示的工序形成，所以在以下的说明中，主要说明体加工制造工序。 
图33至图38的各(a)部分是示出了本发明的第六实施方式涉及的半导体器件的制造工序的剖面图，是存储单元阵列区域的字线的延伸方向的局部剖面图。图33至图38的各(b)部分是该半导体器件的制造工序中的位线或者源线的延伸方向的局部剖面图。图32至图38的各(c)部分是该半导体器件的制造工序中的周边电路部的局部剖面图。 
接着，对形成图33的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，用与第一实施方式同样的方法，在硅衬底11上形成STI36，之后，在硅衬底11的表面上形成牺牲氧化膜37。硅衬底11为p型。 
之后，用光致抗蚀剂覆盖硅衬底11的周边电路区域，使存储单元阵列 区域露出。然后，在规定的条件下对存储单元阵列区域离子注入n型杂质，以此在比STI36深的区域形成埋入N阱71。 
进而，在规定的条件下离子注入p型杂质，以此在比埋入N阱71浅的区域形成闪存(flash)用的P阱72。P阱72、埋入N阱71及其下方的p型硅衬底11构成三阱(triple well)。 
与第一实施方式同样地，在硅衬底11的周边电路区域形成P阱41a、41b及N阱42a、42b。 
另外，埋入N阱71和P阱72的周围包围着未图示的N阱。 
之后，为了调整阈值，对存储单元阵列区域的P阱72、周边电路区域的P阱41a、41b及N阱42a、42b等中注入n型或者p型杂质离子。 
接着，在用氟酸溶液除去牺牲氧化膜37之后，与图8的(a)至(c)部分所示同样地在硅衬底11上形成ONO膜13。ONO膜13具有图32所示的三层结构。 
接着，如图34的(a)至(c)部分所示，按照第一实施方式所示的方法，在选择晶体管区域34b的硅衬底11表面形成厚度为7nm的栅极绝缘膜17，该栅极绝缘膜17由硅氧化膜形成。 
另外，在5V用NMOSFET区域35a、5V用PMOSFET区域35b及5V用低阈值NMOSFET区域35c的硅衬底11表面上形成厚度为12nm的栅极绝缘膜38，该栅极绝缘膜38由硅氧化膜形成，进而，在1.8V用NMOSFET区域35d、1.8V用PMOSFET区域35e的硅衬底11表面上形成厚度为3nm的栅极绝缘膜39，该栅极绝缘膜39由硅氧化膜形成。 
接着，对形成图35的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，用与第一实施方式同样的方法，在存储单元阵列区域形成在行方向上延伸的多根字线WL1、WL2。字线WL1、WL2的一部分成为图32所示的选择用栅电极78和存储用栅电极74。如图19C所示，字线WL1、WL2在存储晶体管形成区域，如图19C的俯视图所示地处于字线与ONO膜13重叠的状态。 
另外，利用与第一实施方式同样的方法，在周边电路区域中的5V用NMOSFET区域35a、5V用PMOSFET区域35b、5V用低阈值NMOSFET区域35c、1.8V用NMOSFET区域35d及1.8V用PMOSFET区域35e上， 分别形成栅电极51g、52g、53g、54g、55g及其他的配线。 
接下来，用与第一实施方式同样的方法，在周边电路区域的P阱41a、41b及5V用低阈值NMOSFET区域35c形成n型延伸区域51a、51b、53a、53b、54a及54b。并且，在周边电路区域的N阱42a、42b形成p型延伸区域52a、52b、55a及55b。 
接着，用光致抗蚀剂50覆盖周边电路区域，并且使存储单元阵列区域露出。 
然后，以字线WL1、WL2为掩模，用反应离子蚀刻(RIE)法除去ONO膜13中的上侧硅氧化膜13c和硅氮化膜13b，下侧硅氧化膜13d原样残留。由此，如图35的(b)部分所示，在存储用栅电极74的下方残留的ONO膜13成为电荷蓄积绝缘层。 
之后，将字线WL1、WL2用作掩模，对存储单元阵列区域离子注入p型杂质。作为此时的离子种类，使用砷离子，将离子注入能量设为20Kev，将离子注入剂量为为6×1014/cm2。 
由此，在字线WL1、WL2下方的两侧形成图32所示的n型延伸区域75a、79a及n型源极/漏极区域76。之后，除去光致抗蚀剂50。 
接着，对形成图36的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，形成抗蚀图案50a从而使存储单元阵列区域的n型延伸区域75a、79a露出，另一方面，覆盖n型源极/漏极区域76及其他的区域。抗蚀图案50a是通过将光致抗蚀剂涂敷在硅衬底11的整个表面上来覆盖字线WL1、WL2等之后，对其进行曝光、显影而形成的。 
接下来，在加速能量为20keV、离子注入剂量为1×1013/cm2的条件下，对未被抗蚀图案50a覆盖的n型延伸区域75a、79a离子注入硼离子，以此在n型延伸区域75a、79a的下方形成p型杂质扩散区域75c、79c。 
之后，用与第一实施方式相同的方法，在字线WL1、WL2、栅电极51g、52g、53g、54g及55g的侧壁上形成侧壁20。这里，处于在选择用栅电极78与存储用栅电极74之间埋入有侧壁20的状态。 
接着，对形成图37的(a)至(c)部分所示的结构为止的工序进行说明。 
首先，将存储单元阵列区域的字线WL1、WL2及侧壁20用作掩模，对P阱72离子注入砷作为n型杂质。由此，在有源区域34，形成相邻的两个 选择晶体管ST共用的n型漏极区域79的n型高浓度杂质扩散区域79b，与此同时地，形成相邻的两个存储晶体管MT共用的n型源极区域75的n型高浓度杂质扩散区域75b。 
另外，在周边电路区域的P阱41a、41b中，以栅电极51g、53g、54g及侧壁20为掩模，离子注入砷作为n型杂质，由此形成成为源极/漏极区域的n型高浓度杂质扩散区域51c、51d、53c、53d、54c及54d。 
之后，在周边电路区域的N阱42a、42b，在栅电极52g、55g的两侧形成源极/漏极区域的p型高浓度杂质扩散区域52c、52d、55c及55d。 
在离子注入如上所述的n型杂质和p型杂质时，用光致抗蚀剂覆盖不进行离子注入的区域。 
另外，通过退火使如上述那样地离子注入的杂质有源化。 
接着，如图38的(a)至(c)部分所示，用与第一实施方式相同的工序，在字线WL1、WL2、栅电极51g、52g、53g、54g及55g的上表面形成硅化物层21a、21b、21c～21i，与此同时地，在n型高浓度杂质扩散区域75b、79b、51c、51d、53c、53d、54c、54d和p型高浓度杂质扩散区域52c、52d、55c、55d的上表面也形成硅化物层21c、21d、211j、21k、21m、21n及21p。 
由此，在存储单元阵列区域中的条纹状的各有源区域，分别形成多个选择晶体管ST及存储晶体管MT的配置顺序交替改变的存储单元MC。因此，如果将沿着字线WL1、WL2的长度方向相邻的两个存储单元MC进行比较，则选择晶体管ST和存储晶体管MT的配置顺序相反。 
此时，选择晶体管ST及存储晶体管MT成为NMOSEFET型。另一方面，在周边电路区域的P阱41a、41b等形成NMOSFETt6、t8、t9，另外，在N阱42a、42b形成PMOSFETt7、t10。 
由此，体加工处理结束。之后用与第一实施方式相同的方法形成导电性插件、导通部及配线等配线层。 
(第七实施方式) 
图39是构成本发明的第七实施方式涉及的半导体器件的存储单元阵列的电路图。另外，图40的(a)、(b)部分是示出了构成该存储单元阵列的存储单元的剖面图。 
在图40的(a)、(b)部分中，存储单元由第六实施方式所示的n沟道型的存储晶体管MT及选择晶体管ST构成。在图40中，与图32相同的附图标记表示相同的要素。 
接着，说明存储单元的FN写入方法。 
图39中虚线的椭圆所包围的存储单元是要进行写入的存储单元MC1，另外，单点划线的椭圆所包围的存储单元是不进行写入的存储单元MC0。 
在对指定的存储单元MC1进行FN写入时，对位线BL、源线SL、字线WL1、WL2及P阱72施加图39、图40的(a)部分所示的值的电压。 
在被指定为要进行写入的存储单元MC1中，如图40的(a)部分所示，在对P阱72施加-5V电压的状态下，对与存储用栅电极74相连接的字线WL1施加+5V的电压，另外，对源线SL施加-5V的电压，对位线也施加-5V的电压。另外，将与未指定进行写入的存储单元MC0相连接的源线SL的电压设定为0V。 
因此，所选择的存储晶体管MT的沟道与字线WL1之间的电位差变为10V。由此，电子被FN注入到ONO膜13中，从而进行写入。 
此时，如图40的(b)部分所示，对与同一根字线WL1相连接的非选择的存储单元MC0的存储用栅电极74也施加+5V的电压。但是，在非选择的存储单元MC0中，由于将源线SL的电压设为0V，所以存储用栅电极74下方的沟道的电压经由n型源极区域75变为0V，存储用栅电极74与沟道之间的电位差变为5V。由此，对非选择的存储单元MC0的FN写入得以回避。 
由此，通过采用如图39所示的电路，即使采用将选择晶体管ST配置在比存储晶体管MT更靠近位线BL一侧的电路结构，也能够进行FN写入。 
(第八实施方式) 
图41是构成本发明的第八实施方式涉及的半导体器件的存储单元阵列的电路图。 
以下，对图41所示的本实施方式涉及的闪存器的位擦除方法进行说明。所谓的位擦除，是指个别地擦除任意的存储单元。换言之，能够限定所选择的存储单元来改写数据。 
对将具有图2所示的p沟道型的存储晶体管和选择晶体管的存储单元用作为图41所示的存储单元MC的情况进行说明。 
首先，在对一个存储单元MCd进行擦除时，对位线BL、源线SL、字线及N阱12施加表4所示的值的电压。此外，在表4中用括弧表示的值表示非选择线的电压。 
[表4] 
Figure GPA00001233327600371
在指定要进行擦除的存储单元MCd中，在将图2所示的N阱12设定为0V的状态下，对连接于字线WL1的存储用栅电极14施加-10V的电压，另外，将源线SL(23)、位线BL(24)都设定为0V。 
因此，所选择的存储晶体管MT的沟道区域与字线WL1之间的电位差变为10V。由此，电子从ONO膜13隧穿到沟道侧，从而擦除存储单元MCd的数据。 
此时，对与同一字线WL1相连接的非选择的存储单元MC的存储用栅电极14也施加10V的电压，但由于连接于其存储晶体管MT的源线SL的电压为-5V，所以存储用栅电极14下方的沟道经由p型源极区域15而为-5V，存储用栅电极14与沟道之间的电位差为5V，变小。由此，非选择的存储单元MC的数据的擦除得以回避。 
接着，对将具有图32所示的n沟道型的存储单元和选择晶体管的存储单元用作为图41所示的存储单元MC时的位擦除进行说明。 
在对一个存储单元MCd进行擦除时，对位线BL、源线SL、字线WL1、WL2及N阱12分别施加表5所示的值的电压。此外，在表5中用括弧表示的值表示非选择线的电压。 
[表5] 
Figure GPA00001233327600381
在被指定为擦除的存储单元MCd中，在将图32所示的P阱72设定为0V的状态下，对字线WL1的存储用栅电极74施加-5V的电压，而且，对源线SL施加5V的电压，并将位线BL设定为0V。 
由此，在n型源极区域75与P阱72之间的pn结部因带带隧穿而产生的热空穴被注入至ONO膜13的硅氮化膜13b中，存储晶体管MT的阈值变为负值。其结果，存储单元MCd的数据被擦除。 
此时，如果对与同一字线WL1相连接的非选择的存储单元MC的存储用栅电极74也施加-5V的电压，但如果将与其存储晶体管MT相连接的源线SL的电压设为0V，则不产生热空穴。由此，非选择的存储单元MC的数据的擦除得以回避。 
由此，如图41所示，即使将存储单元MC的选择晶体管ST的漏极区域直接连接在位线BL上，也能够个别地擦除存储单元MC的数据。 
(第九实施方式) 
图42是构成本发明的第九实施方式涉及的半导体器件的存储单元阵列的电路图。 
在图42中，与图1相同的附图标记表示相同的要素。在图42中，存储单元MC纵横地配置有多个，例如在行方向配置有n个，在列方向配置有m个。 
各个存储单元MC具有存储晶体管MT和选择晶体管ST，并且具有第一至第六实施方式中的任一实施方式所示的结构。另外，在以下的说明中， 举出包括图2所示的结构的存储单元MC的例子进行说明。 
在图42中，位线BL、源线SL在与字线WL1、WL2交叉的方向上延伸。另外，存储单元MC在与位线BL、源线SL相同的方向上延伸的条纹状的多个有源区域中形成有多个。 
另外，如后所述，字线WL2只与选择晶体管ST相连接，所以以下称为选择线SGL。 
在有源区域内，在相邻的两个存储单元MC中，存储晶体管MT和选择晶体管ST的位置关系相反，并串联连接。因此，相邻的多个存储单元MC共有源极区域15或漏极区域19中的至少一个区域。 
另一方面，在字线WL1、选择线SGL的长度方向上彼此相邻的存储单元MC，使存储晶体管MT和选择晶体管ST的配置顺序分别相同。该配置与图1所示的存储单元阵列不同。 
在字线WL1、选择线SGL的延伸方向上排列的多个存储单元MC中，各存储用栅电极14连接在同一字线WL1上，另外，各选择晶体管ST的选择用栅电极18连接在同一选择线SGL上。 
存储单元MC的源极区域15与在相对于字线WL1倾斜的方向上相邻的其他的存储单元MC的源极区域15中的一个电连接。另外，各存储单元MC的漏极区域19与在相对于字线WL1倾斜的方向上相邻的其他的存储单元MC的漏极区域19中的一个相连接。 
形成在各有源区域的多个共享的源极区域15每隔一个连接到同一个源线SL上，剩余的共享的源极区域15连接到其他的源线SL上。 
另外，在各有源区域34中，共享的漏极区域19每隔一个连接到同一个位线BL上，剩余的共享的漏极区域19连接到其他的的位线BL上。 
另外，图42所示的电路能够适用于EEPROM的存储单元阵列。在下面的实施方式中对其元件结构进行说明。 
通过如上所述的结构，即使在沿着字线WL1排列的存储单元MC的各自的存储晶体管MT和选择晶体管ST的配置顺序相同，也能够使这些存储晶体管MT的源极区域15连接在不同的源线SL上，并且能够使选择晶体管ST的漏极区域19连接在不同的位线BL上。 
由此，通过选择一个字线WL1和一个源线SL，能够选择一个存储晶体 管MT进行写入。另外，能够与第一实施方式至第八实施方式同样地进行读出、擦除。 
通过此种结构，能够防止选择晶体管ST的写入状态对位线BL的寄生电容带来影响。 
(第十实施方式) 
图43是示出了构成作为本发明的第十实施方式涉及的半导体器件的EEPROM的存储单元的剖面图。 
存储单元MC具有串联连接存储晶体管MT和选择晶体管ST的结构。 
存储晶体管MT具有：在硅衬底81的N阱82上形成的栅极绝缘膜83a、在栅极绝缘膜83a上作为电荷蓄积层形成的浮动(floating)栅电极84、在浮动栅电极84上隔着ONO膜86形成的控制(control)栅电极88、在浮动栅电极84的两侧的N阱82内形成的p型源极区域91和p型源极/漏极区域92。p型源极区域91由在向浮动栅电极84的下方延伸的区域所形成的p型延伸区域91a和p型高浓度杂质扩散区域91b构成。 
另外，选择晶体管ST具有：在N阱82上隔着栅极绝缘膜83b形成的选择用栅电极85、在选择用栅电极85的两侧的N阱82内形成的p型源极/漏极区域92和p型漏极区域93。p型漏极区域93由在向选择用栅电极85的下方延伸的区域形成的p型延伸区域93a和p型高浓度扩散区域93b构成。在选择用栅电极85的上方，隔着ONO膜87形成有导电性多晶硅膜89。 
选择用晶体管ST和存储晶体管MT共有p型源极/漏极区域92。 
另外，在控制栅电极88、导电性多晶硅膜89的上层部分别形成有硅化物层94a、94b。进而，在p型源极区域91、p型漏极区域93的各自的上方也形成有硅化物层94c、94d。 
两个ONO膜86、87形成在同一层，分别顺次形成厚度为4nm的下侧硅氧化膜86a、87a、厚度为5nm的硅氮化膜86b、87b及厚度为4nm的上侧硅氧化膜86c、87c而构成。 
另外，栅极绝缘膜83a、83b的膜厚例如为10nm。 
在存储晶体管MT和选择晶体管ST上形成有第一层间绝缘膜95。另外，在第一层间绝缘膜95中，在p型源极区域91、p型漏极区域93上分别形成 有第一接触孔95a、第二接触孔95b，在这些第一接触孔95a、第二接触孔95b中分别埋入有第一导电性接触插件96、第二导电性接触插件97。 
p型源极区域91上的第一导电性插件96与源线SL相连接，另外，p型漏极区域93上的第二导电性插件97与位线BL相连接。由此，防止选择晶体管ST的写入状态的不同对位线BL的寄生电容带来影响。 
另外，控制栅电极88和选择用栅电极85分别连接在不同的字线WL1、选择线SGL上。 
另外，也可以使选择晶体管ST的栅极绝缘膜83b的厚度如第二实施方式、第五实施方式那样地薄。另外，也可以使p型源极/漏极区域92的杂质浓度如第四实施方式那样地比p型延伸区域91a、93a低。并且，如第三实施方式那样，也可以在p型高浓度杂质扩散区域91b、93b的下方形成相反导电型即n型杂质扩散区域。另外，如第六实施方式那样，上述的存储晶体管MT和选择晶体管ST也可以为n型晶体管。 
具有以上那种结构的存储单元MC，适用于例如图1、图42所示的存储单元阵列。 
例如，如图42所示，在使存储单元MC沿着位线BL、源线SL相邻时，可以使各存储单元MC的存储晶体管MT和选择晶体管SL的配置顺序交替相反，另一方面，可以使沿着字线WL1相邻的各存储单元MC的配置顺序相同。 
与图42同样地，这些存储单元MC与源线SL、位线BL、字线WL1及选择线SGL相连接。 
写入、读出、擦除可以采用例如上述的第一至第八实施方式的方法。但是，分别对源线SL、位线BL、字线WL1及选择线SGL施加的电压是与EEPROM相符的值。 
接着，以下参照图44A至图44Q对将图43所示的结构的存储单元适用于图42所示的电路时的半导体器件的形成工序进行说明。另外，图44A至图44Q所示的电路表示在图42中单点划线所包围的范围。 
首先，如图44A所示，在硅衬底81的元件分离区域形成STI98。元件分离区域配置在夹着多个条纹状的有源区域99的区域。 
STI98例如用与第一实施方式的STI36相同的方法形成。并且，用与第 一实施方式同样的方法，对硅衬底81的有源区域99导入n型杂质，从而形成N阱82。 
之后，对硅衬底81的有源区域99进行热氧化，从而形成例如厚度为10nm的栅极绝缘膜83。栅极绝缘膜83用作为图43所示的栅极绝缘膜83a、83b。 
接着，在栅极绝缘膜83上形成规定厚度的第一多晶硅膜101。 
接下来，如图44B所示，用光刻法对第一多晶硅膜101刻画图案，以此在形成浮动栅电极84的区域的侧方的STI98上形成开口部102。 
接着，对形成图44C所示的结构为止的工序进行说明。 
首先，在第一多晶硅膜101上形成ONO膜。ONO膜的形成工序由以下工序构成：对第一多晶硅膜101进行热氧化从而形成例如厚度为6nm的下侧硅氧化膜，接着，用CVD法形成硅氮化膜，进而通过对硅氮化膜的表面进行热氧化形成例如厚度为4nm的上侧硅氧化膜。这里，将最终的硅氮化膜做成例如5nm。 
进而，在ONO膜上形成第二多晶硅膜。之后，利用光刻法，使用相同的掩模，对从第二多晶硅膜到第一多晶硅膜101的各层刻画图案，从而形成在行方向上长的条纹状的字线WL1、选择线SGL。 
字线WL1由第二多晶硅膜构成，通过STI98上的开口部102的上方而形成为条纹状。另外，在字线WL1下方的有源区域99，形成由第一多晶硅膜101构成的浮动栅电极84。浮动栅电极84被STI98上的开口部102分离，成为在有源区域99上孤立的形状。 
字线WL1在浮动栅电极84上，成为图43所示的存储晶体管MT的控制栅电极88。另外，在第一多晶硅膜101上形成的ONO膜成为图43所示的控制栅电极88与浮动栅电极84之间的ONO膜86。 
另外，在图44C至44Q中，用阴影表示浮动栅电极84的位置。 
选择线SGL由第一多晶硅膜101构成，在多根字线WL1之间隔开间隔地形成两根。另外，选择线SGL的一部分在有源区域99构成图43所示的选择用栅电极85。 
另外，在第一多晶硅膜101上形成的ONO膜、第二多晶硅膜，以与选择线SGL相同的平面形状残留，从而成为图43所示的ONO膜87、多晶硅膜89。 
接着，将字线WL1、选择线SGL用作掩模，对各有源区域99离子注入p型杂质来形成延伸区域91a、93a，进而在字线WL1、选择线SGL的侧面上形成侧壁90，之后，以字线WL1、选择线SGL及侧壁90为掩模，离子注入p型杂质，从而形成p型源极区域91和p型漏极区域93。接下来，在字线WL1、第二多晶硅膜89、p型源极区域91及p型漏极区域93上形成硅化物层94a至94d。这些工序，例如遵照第一至第七实施方式来进行。 
另外，在图44C中，省略侧壁90。 
通过如上的工序，形成图43所示的具有存储晶体管MT和选择晶体管ST的存储单元MC。此时，如图44C所示，沿着字线WL1彼此相邻的各存储晶体管MT的控制栅电极88彼此通过字线WL1而互相连接。另外，沿着选择线SGL彼此相邻的各选择晶体管ST的选择用栅电极85彼此通过选择线SGL互相连接。 
沿着有源区域99彼此相邻的存储单元MC的配置顺序交替相反，由此，两个存储晶体管MT共有p型源极区域91而互相连接。另外，沿着有源区域99彼此相邻的两个选择晶体管ST共有p型漏极区域93而互相连接。 
接着，在字线WL1、选择线SGL、存储晶体管MT及选择晶体管MT上形成第一层间绝缘膜95。第一层间绝缘膜95用与第一实施方式所示同样的工序形成。另外，以下说明的第二至第七层间绝缘膜也用同样的方法形成。 
接下来，用光刻法对第一层间绝缘膜95刻画图案，从而如图44D所示，在p型源极区域91、p型漏极区域93上分别形成第一接触孔95a、第二接触孔95b。 
进而，在第一接触孔95a、第二接触孔95b内分别如图43所示那样地形成第一导电性接触插件96、第二导电性接触插件97。就第一导电性接触插件96、第二导电性接触插件97的形成方法而言，例如采用第一实施方式所示的方法。 
接着，如图44E所示，在第一层间绝缘膜95上形成金属膜，并用光刻法对该金属膜刻画图案，从而互相分离地形成多根第一配线104a、104b、104c、104d及多个第一导电性垫片105。 
第一导电性垫片105逐个与p型漏极区域93上的各第二导电性接触插件97连接，具有与其前后的两个选择线SGL的一部分重叠的平面形状。 
第一配线104a至104d是四种类型的配线，分别逐个地与p型源极区域91上的第一导电性接触插件96连接，并且弯曲而引出到STI98上。 
第一类型的第一配线104a，沿着有源区域99在图中前方右侧弯曲成L字状。第二类型的第一配线104b，沿着有源区域99在图中后方左侧弯曲成L字状。第三类型的第一配线104c，沿着有源区域99在图中前方左侧弯曲成L字状。第四类型的第一配线104d，沿着有源区域99在图中后方右侧弯曲成L字状。 
第一类型和第三类型的第一配线104a、104c，沿着同一有源区域99交替地配置。另外，第二类型和第四类型的第一配线104b、104d，沿着第一类型的第一配线104a的相邻的有源区域99交替地配置。并且，第一类型和第三类型的第一配线104a、104c分别沿着相邻的两根字线WL1交替地配置，第二类型和第四类型的第一配线104b、104d也沿着相邻的另外两根字线WL1交替地配置。 
接下来，形成覆盖第一配线104a、104b和第一导电性垫片105的第二层间绝缘膜106。然后，用光刻法对第二层间绝缘膜106刻画图案，以此如图44F所示地形成第一通孔107和第二通孔108。 
第一通孔107形成在第一配线104a至104d中的STI98的上方的端部。另外，第二通孔108形成在既是第一导电性垫片105的上方又是靠近第一配线104a至104d的未弯曲的端部的位置。由此，第二通孔108分别沿着相邻的两根选择线SGL配置成Z字状。 
之后，在第一通孔107内、第二通孔108内分别形成第一导通插件109、第二导通插件110。另外，第一导通插件109、第二导通插件110例如用第一实施方式所示的导通插件的形成方法形成。 
接着，在第二层间绝缘膜106上形成金属膜，并且用光刻法对该金属膜刻画图案，以此如图44G所示地互相分离地形成多根第二配线111和多个第二导电性垫片112。 
第二导电性垫片112逐个地与第一导通插件109连接，并且配置在ST198的上方。由此，第二导电性垫片112经由第一导通插件109、第一配线104a至104d及第一导电性接触插件96与p型源极区域91电连接。 
第二配线111具有大致H字型的平面形状，其具有如下结构，即，在第 二导电性垫片112的侧方处横跨相邻的两根字线WL1，并且，对与横跨的地方最近的倾斜方向的两个第二导通插件110进行连接。 
由此，形成在同一有源区域99的多个p型漏极区域93，经由第二配线111、第二导通插件110、第一导电性垫片105及第一接触插件97，分别与位于左侧的倾斜着相邻的p型漏极区域93和位于右侧的倾斜着相邻的p型漏极区域93交替地电连接。因此，第二配线111构成图42所示的位线分岔线BLd的一部分。 
接着，形成覆盖第二导电性垫片112和第二配线111的第三层间绝缘膜113。 
之后，用光刻法对第三层间绝缘膜113刻画图案，以此如图44H所示地在第二配线111的大致中央形成第三通孔114，并且在第二导电性垫片112上形成第四通孔115。进而，在第三通孔114内、第四通孔115内分别形成第三导通插件116、第四导通插件117。第三导通插件116、第四导通插件117位于STI98的上方。 
接下来，在第三层间绝缘膜113上形成金属膜，并用光刻法对该金属膜刻画图案，以此如图44I所示地互相分离地形成多根第三配线118a、118b和多个第三导电性垫片119。 
第三导电性垫片119分别逐个地与第三导通插件116连接。另外，第三配线118a、118b具有大致S字形的第一类型和大致反S字形的第二类型。 
第三配线118a、118b构成将图42所示的存储晶体管MT的p型源极区域91彼此连接的源极分岔线SLd的一部分。 
第三配线118a、118b在彼此相邻的两个有源区域99，将每两个在倾斜方向上相邻的p型源极区域91彼此电连接。即，第三配线118a、118b，经由第四导通插件117、第二导电性垫片112、第一导通插件109、第一配线104a至104d及第一连接插件96，与两个p型源极区域91相连接。 
第三导电性垫片119经由第三导通插件116与H字状的第二配线111相连接，其配置在STI98的上方，并且该第三导电性垫片119被其周围的四个第三配线118a、118b包围。 
接着，形成覆盖第三导电性垫片119和第三配线118a、118b的第四层间绝缘膜120。 
之后，用光刻法对第四层间绝缘膜120刻画图案，以此如图44J所示地在作为源极分岔线SLd的第三配线118a、118b上形成第五通孔121。与此同时地，在电连接于位线分岔线BLd的第三导电性垫片119上形成第六通孔122。 
第六通孔122形成在各STI98的上方。与之相对，第五通孔121每隔一个重叠在STI98的上方。由此，在沿着字线WL1、选择线SGL的方向上，每隔一个STI98与第五通孔121、第六通孔122两者重叠，并且每隔一个STI98仅与第六通孔122重叠。 
这是为了将第六导通部122分成两组，该第六导通部122与用于对两个p型漏极区域93进行连接的多根位线分岔线BLd相连接。在第一组中，在STI98上隔开间隔地配置并且在其间夹有第五通孔21。在第二组中，在STI98上，在其间不存在第五通孔121。 
之后，在第五通孔121内、第六通孔122内分别形成第五导通插件123、第六导通插件124。 
其后，进行源线SL和位线BL的形成工序。 
首先，在第四层间绝缘膜120上形成金属膜，并用光刻法对该金属膜刻画图案，以此如图44K所示地互相分离着形成多根第一位线BL1和多个第四导电性垫片126、第五导电性垫片125。 
第一位线BL1配置在不与第五通孔121重叠的STI98的上方，由此经由第二组的第六导通插件124与作为位线分岔线BLd的一部分的第二配线111电连接。 
另外，第四导电性垫片126形成在第一组的第六通孔122上，并且经由第六导通插件124与剩余的第二配线111电连接。进而，第五导电性垫片125经由第五导通插件123与作为源极分岔线SLd的第三配线118a、118b相连接。 
接着，形成覆盖第四导电性垫片126、第五导电性垫片125和第一位线BL1的第五层间绝缘膜127。 
之后，用光刻法对第五层间绝缘膜127刻画图案，以此如图44L所示地在第五导电性垫片125、第四导电性垫片126各自中央的上方，形成第七通孔128、第八通孔129。进而，在第七通孔128内、第八通孔129内分别形 成第七导通插件130、第八导通插件131。 
由此，第七导通插件130通过第四导电性垫片125、第五导通插件123与第三配线(源极分岔线)118a、118b相连接。另外，第八导通插件131通过第五导电性垫片126、第六导通插件124、第三导电性垫片119及第三导通插件116与第二配线(位线分岔线)111相连接。 
接下来，在第五层间绝缘膜127上形成金属膜，并用光刻法对该金属膜刻画图案，以此如图44M所示地相互分离地形成多根第二位线BL2、第六导电性垫片132。 
第二位线BL2在第一位线BL1的上方互相平行地形成，并且连接在其侧方的第八导通插件131上。 
第六导电性垫片132与未连接于第二位线BL2的第七导通插件130相连接，并通过其下方的第四导电性垫片125、第五导通插件123等与下方的p型源极区域91电连接。 
接着，形成覆盖第六导电性垫片132和第二位线BL2的第六层间绝缘膜137。之后，用光刻法对第六层间绝缘膜137刻画图案，以此如图44N所示地在第六导电性垫片132的各自的中央的上方形成第九通孔134。进而，在第九通孔134内分别形成第九导通插件135。 
接下来，在第六层间绝缘膜133上形成金属膜，并用光刻法对该金属膜刻画图案，以此如图44O所示地形成与配置在第二位线BL2之间的区域的第九导通插件135相连接的第七导电性垫片136。 
沿着第二位线BL2的延伸方向配置的各第七导电性垫片136，形成为交替地向其一侧的第二位线BL2和另一侧的第二位线BL2扩张的形状。 
接着，形成覆盖第七导电性垫片136的第七层间绝缘膜137。之后，用光刻法对第七层间绝缘膜137刻画图案，以此如图44P所示地在各第七导电性垫片133中靠近第二位线BL2的侧部上形成第十通孔138。进而，在第十通孔138内形成第十导通插件139。 
接下来，在第七层间绝缘膜137上形成金属膜，并用光刻法对该金属膜刻画图案，以此如图44Q所示地形成多根源线SL。源线SL与有源区域99平行地延伸，并且经由其下方的第十导通插件139、第七导电性垫片136、第五导通插件、第六导电性垫片、第七导通插件、第四导电性垫片125及第 五导通插件与第三导电性垫片(源极分岔线)119相连接。 
另外，上述的各实施方式所示的电路只要等价即可，配线方向并不限定。 
以上的工序所形成的存储单元阵列成为如图42所示的电路，成为将存储晶体管MT的源极区域与源线SL相连接，并将选择晶体管ST的漏极区域与位线BL相连接的结构。 
以上说明的实施方式只不过是作为典型例而举出的，组合各构成要素或者其变形及变化对本领域的技术人员来说是显而易见的，显然只要是本领域的技术人员，在不脱离本发明的原理及权利要求书记载的发明的范围的情况下，能够对上述的实施方式进行各种变形。 

Claims (17)

1.一种半导体器件，其特征在于，
具有：
半导体衬底，
第一存储单元，其具有第一存储晶体管和第一选择晶体管，
第二存储单元，其具有第二存储晶体管和第二选择晶体管，
第一字线，其与上述第一存储晶体管的栅电极和上述第二选择晶体管的栅电极电连接，
第二字线，其与上述第二存储晶体管的栅电极和上述第一选择晶体管的栅电极电连接，
第一源线，其与上述第一存储晶体管的第一源极区域和上述第二存储晶体管的第二源极区域电连接；
上述第一存储单元具有上述半导体衬底中的第一阱和位于上述第一阱中的第一源极/漏极区域，该第一源极/漏极区域是在上述第一存储晶体管和上述第一选择晶体管之间的位置共享的区域；
上述第二存储单元具有上述半导体衬底中的第二阱和位于上述第二阱中的第二源极/漏极区域，该第二源极/漏极区域是在上述第二存储晶体管和上述第二选择晶体管之间的位置共享的区域；
上述第一源极区域、上述第二源极区域、上述第一源极/漏极区域以及上述第二源极/漏极区域具有一导电型；
上述第一阱以及上述第二阱具有与上述一导电型不同的相反导电型；
上述半导体器件还具有：
第一位线，其与上述第一选择晶体管的漏极区域电连接，
第二位线，其与上述第二选择晶体管的漏极区域电连接；
上述第一源线、上述第一位线以及上述第二位线与上述第一字线以及上述第二字线垂直；
以如下三种方式中的任一种方式对上述第一存储单元进行写入：通过对上述第一源线、上述第一字线、上述第一阱分别施加电压，引起带带隧穿来产生电子，或者引起雪崩击穿来产生电子，或者以FN方式注入电子。
2.根据权利要求1记载的半导体器件，其特征在于，
上述第一源极/漏极区域、上述第二源极/漏极区域的杂质浓度比上述第一源极区域以及上述第二源极区域的杂质浓度低。
3.根据权利要求1或2记载的半导体器件，其特征在于，
上述第一存储单元、上述第二存储单元是对上述第一存储晶体管、上述第二存储晶体管进行雪崩写入的非易失性存储单元。
4.根据权利要求1或2记载的半导体器件，其特征在于，
在上述第一存储晶体管、上述第二存储晶体管各自的上述栅电极与半导体衬底之间形成有电荷蓄积绝缘膜。
5.根据权利要求1或2记载的半导体器件，其特征在于，
在上述第一选择晶体管、上述第二选择晶体管各自的上述栅电极与半导体衬底之间形成有栅极绝缘膜，该栅极绝缘膜的耐压比在对存储器进行擦除时施加在上述第一字线、上述第二字线与上述第一源线之间的电压低。
6.根据权利要求1或2记载的半导体器件，其特征在于，
在上述第一选择晶体管、上述第二选择晶体管各自的上述栅电极与半导体衬底之间，形成有栅极绝缘膜，该栅极绝缘膜的耐压比施加在上述第一选择晶体管、上述第二选择晶体管的上述栅电极的读出用电压高。
7.根据权利要求1或2记载的半导体器件，其特征在于，
上述第一存储单元，交替改变上述第一选择晶体管和上述第一存储晶体管的配置顺序地串联连接有多个；
上述第二存储单元，在上述第一存储单元的侧方，交替改变上述第二选择晶体管和上述第二存储晶体管的配置顺序地串联连接有多个。
8.根据权利要求1或2记载的半导体器件，其特征在于，
连接于上述第一源线的两个上述源极区域，配置在相对于上述第一字线、上述第二字线倾斜的方向上。
9.一种半导体器件，其特征在于，
具有：
半导体衬底，
第一存储单元，其由第一存储晶体管和第一选择晶体管构成，
第二存储单元，其由第二存储晶体管和第二选择晶体管构成，
第三存储单元，其由第三存储晶体管和第三选择晶体管构成，该第三选择晶体管与上述第一选择晶体管共有第一共有漏极区域，
第四存储单元，其由第四存储晶体管和第四选择晶体管构成，该第四选择晶体管与上述第二选择晶体管共有第二共有漏极区域，
第一字线，其与上述第一存储晶体管的栅电极及上述第二存储晶体管的栅电极电连接，
第二字线，其与上述第三存储晶体管的栅电极及上述第四存储晶体管的栅电极电连接，
第一源线，其与上述第一存储晶体管的第一源极区域及上述第四存储晶体管的第四源极区域电连接，
第二源线，其与上述第二存储晶体管的第二源极区域电连接，
第三源线，其与上述第三存储晶体管的第三源极区域电连接，
第一位线，其与上述第一共有漏极区域电连接，
第二位线，其与上述第二共有漏极区域电连接；
上述第一存储单元具有上述半导体衬底中的第一阱和位于上述第一阱中的第一源极/漏极区域，该第一源极/漏极区域是在上述第一存储晶体管和上述第一选择晶体管之间的位置共享的区域；
上述第二存储单元具有上述半导体衬底中的第二阱和位于上述第二阱中的第二源极/漏极区域，该第二源极/漏极区域是在上述第二存储晶体管和上述第二选择晶体管之间的位置共享的区域；
上述第三存储单元具有上述半导体衬底中的第三阱和位于上述第三阱中的第三源极/漏极区域，该第三源极/漏极区域是在上述第三存储晶体管和上述第三选择晶体管之间的位置共享的区域；
上述第四存储单元具有上述半导体衬底中的第四阱和位于上述第四阱中的第四源极/漏极区域，该第四源极/漏极区域是在上述第四存储晶体管和上述第四选择晶体管之间的位置共享的区域；
上述第一源极区域、上述第二源极区域、上述第三源极区域、上述第四源极区域、上述第一源极/漏极区域、上述第二源极/漏极区域具有一导电型；
上述第一阱、上述第二阱、上述第三阱以及上述第四阱具有与上述一导电型不同的相反导电型；
上述第一源线、上述第二源线、上述第三源线、上述第一位线以及上述第二位线与上述第一字线以及上述第二字线垂直；
以如下三种方式中的任一种方式对上述第一存储单元进行写入：通过对上述第一源线、上述第一字线、上述第一阱分别施加电压，引起带带隧穿来产生电子，或者引起雪崩击穿来产生电子，或者以FN方式注入电子。
10.根据权利要求9记载的半导体器件，其特征在于，还具有：
第一选择线，其与上述第一选择晶体管的栅电极及上述第二选择晶体管的栅电极电连接；
第二选择线，其与上述第三选择晶体管的栅电极及上述第四选择晶体管的栅电极电连接。
11.根据权利要求9或10记载的半导体器件，其特征在于，
上述第一存储单元、上述第二存储单元、上述第三存储单元及上述第四存储单元分别为对上述第一存储晶体管、上述第二存储晶体管、第三存储晶体管及第四存储晶体管进行雪崩写入的非易失性存储单元。
12.根据权利要求9或10记载的半导体器件，其特征在于，
在上述第一存储晶体管、上述第二存储晶体管、上述第三存储晶体管及上述第四存储晶体管各自的上述栅电极与半导体衬底之间，形成有电荷蓄积绝缘膜。
13.根据权利要求9或10记载的半导体器件，其特征在于，
在上述第一存储晶体管、上述第二存储晶体管、上述第三存储晶体管及上述第四存储晶体管各自的上述栅电极与半导体衬底之间形成有浮动栅电极，该浮动栅电极的上方和下方被绝缘膜夹持。
14.根据权利要求9或10记载的半导体器件，其特征在于，
各个上述第一源极/漏极区域、上述第二源极/漏极区域、上述第三源极/漏极区域以及上述第四源极/漏极区域的杂质浓度比上述第一源极区域、上述第二源极区域、上述第三源极区域以及上述第四源极区域的杂质浓度低。
15.根据权利要求9或10记载的半导体器件，其特征在于，
上述第一选择晶体管、上述第二选择晶体管、上述第三选择晶体管及上述第四选择晶体管各自的上述栅电极与半导体衬底之间形成有栅极绝缘膜，该栅极绝缘膜的耐压比在对存储器进行擦除时施加在上述第一字线、上述第二字线与上述第一源线、第二源线、第三源线中的任一源线之间的电压低。
16.根据权利要求9或10记载的半导体器件，其特征在于，
上述第一选择晶体管、上述第二选择晶体管、上述第三选择晶体管及上述第四选择晶体管各自的上述栅电极与半导体衬底之间形成有栅极绝缘膜，该栅极绝缘膜的耐压比施加在上述第一选择晶体管、上述第二选择晶体管、上述第三选择晶体管及上述第四选择晶体管的上述栅电极的读出用的电压高。
17.根据权利要求9或10记载的半导体器件，其特征在于，
连接于上述第一源线的两个上述源极区域，配置在相对于上述第一字线、上述第二字线倾斜的方向上。
CN200880128431.9A 2008-03-31 2008-03-31 半导体器件 Expired - Fee Related CN101983423B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056444 WO2009122560A1 (ja) 2008-03-31 2008-03-31 半導体装置

Publications (2)

Publication Number Publication Date
CN101983423A CN101983423A (zh) 2011-03-02
CN101983423B true CN101983423B (zh) 2014-03-26

Family

ID=41134980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880128431.9A Expired - Fee Related CN101983423B (zh) 2008-03-31 2008-03-31 半导体器件

Country Status (6)

Country Link
US (1) US8014204B2 (zh)
EP (2) EP2312624B1 (zh)
JP (1) JP5316532B2 (zh)
KR (1) KR101383618B1 (zh)
CN (1) CN101983423B (zh)
WO (1) WO2009122560A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078244A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 Ｏｔｐ 메모리 소자 및 ｏｔｐ 메모리 소자의 제조 방법
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP2011124256A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置
KR101152446B1 (ko) * 2010-12-08 2012-06-01 한양대학교 산학협력단 프린징 효과 및 정전차폐를 이용하는 플래시 메모리
US8559231B2 (en) * 2011-03-08 2013-10-15 Micron Technology, Inc. Sense operation in a stacked memory array device
US8928113B2 (en) * 2011-04-08 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout scheme and method for forming device cells in semiconductor devices
CN102917178A (zh) * 2012-10-22 2013-02-06 清华大学 一种浮栅型图像传感器的字线译码电路布局结构
JP6053474B2 (ja) * 2012-11-27 2016-12-27 株式会社フローディア 不揮発性半導体記憶装置
KR101950357B1 (ko) * 2012-11-30 2019-02-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9293468B2 (en) * 2012-11-30 2016-03-22 SK Hynix Inc. Nonvolatile memory device
US9224474B2 (en) * 2013-01-09 2015-12-29 Macronix International Co., Ltd. P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals
KR20140099728A (ko) * 2013-02-04 2014-08-13 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
CN104347634B (zh) * 2013-07-30 2017-05-24 中芯国际集成电路制造(上海)有限公司 一种闪存存储单元阵列
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9805806B2 (en) 2015-10-16 2017-10-31 Ememory Technology Inc. Non-volatile memory cell and method of operating the same
US11367731B2 (en) * 2017-11-24 2022-06-21 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and method of manufacturing the same
WO2020262248A1 (ja) * 2019-06-28 2020-12-30 株式会社ソシオネクスト 半導体記憶装置
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
US11581368B2 (en) * 2020-06-18 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method
US11443819B2 (en) * 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method
KR20220045628A (ko) * 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 3차원 메모리 장치 및 그 제조방법
TWI777662B (zh) * 2021-07-09 2022-09-11 鈺成投資股份有限公司 可多次編寫記憶體的單元結構及其操作方法
CN114758955B (zh) * 2022-06-13 2022-09-02 广州粤芯半导体技术有限公司 一种闪存结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128219A (en) * 1999-10-27 2000-10-03 Stmicroelectronics, S.R.L. Nonvolatile memory test structure and nonvolatile memory reliability test method
CN1599071A (zh) * 2003-05-20 2005-03-23 三星电子株式会社 具有非均匀沟道电介质厚度的eeprom单元结构及制造方法
CN101147263A (zh) * 2005-04-12 2008-03-19 国际商业机器公司 用于soc应用的高密度沟槽式非易失性随机访问sonos存储单元的结构及制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258378A (en) * 1978-05-26 1981-03-24 Texas Instruments Incorporated Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
JP2713575B2 (ja) 1987-05-09 1998-02-16 株式会社リコー 複写装置
JP3143180B2 (ja) * 1991-12-18 2001-03-07 シチズン時計株式会社 半導体不揮発性記憶装置とその書き込み方法
US5557569A (en) * 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
KR100207968B1 (ko) * 1994-05-12 1999-07-15 니시무로 타이죠 불휘발성 반도체 메모리와 그 제조방법
JP3564610B2 (ja) 1994-07-26 2004-09-15 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JPH08255495A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 不揮発性半導体記憶装置
KR100190089B1 (ko) 1996-08-30 1999-06-01 윤종용 플래쉬 메모리장치 및 그 구동방법
JP3378879B2 (ja) 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
TW412861B (en) 1998-02-27 2000-11-21 Sanyo Electric Co Non-volatile semiconductor memory
JPH11251537A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd 不揮発性半導体メモリ
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JPWO2003003473A1 (ja) * 2001-06-28 2004-10-21 株式会社日立製作所 不揮発性半導体記憶素子及び半導体記憶装置
JP3906177B2 (ja) * 2002-05-10 2007-04-18 株式会社東芝 不揮発性半導体記憶装置
JP2005116970A (ja) 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
JP3901677B2 (ja) 2003-10-14 2007-04-04 松下電器産業株式会社 不揮発性半導体記憶装置の駆動方法
JP2005183763A (ja) * 2003-12-22 2005-07-07 Toshiba Microelectronics Corp 不揮発性メモリを含む半導体装置の製造方法
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128219A (en) * 1999-10-27 2000-10-03 Stmicroelectronics, S.R.L. Nonvolatile memory test structure and nonvolatile memory reliability test method
CN1599071A (zh) * 2003-05-20 2005-03-23 三星电子株式会社 具有非均匀沟道电介质厚度的eeprom单元结构及制造方法
CN101147263A (zh) * 2005-04-12 2008-03-19 国际商业机器公司 用于soc应用的高密度沟槽式非易失性随机访问sonos存储单元的结构及制造方法

Also Published As

Publication number Publication date
KR101383618B1 (ko) 2014-04-10
CN101983423A (zh) 2011-03-02
KR20100123727A (ko) 2010-11-24
US20110044112A1 (en) 2011-02-24
EP2264756B1 (en) 2012-08-29
EP2264756A4 (en) 2011-04-06
EP2312624B1 (en) 2012-09-12
JP5316532B2 (ja) 2013-10-16
EP2264756A1 (en) 2010-12-22
JPWO2009122560A1 (ja) 2011-07-28
WO2009122560A1 (ja) 2009-10-08
EP2312624A1 (en) 2011-04-20
US8014204B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
CN101983423B (zh) 半导体器件
US7969789B2 (en) Method for driving nonvolatile semiconductor memory device
JP3651689B2 (ja) Ｎａｎｄ型不揮発性半導体記憶装置及びその製造方法
JP3469362B2 (ja) 半導体記憶装置
US7778073B2 (en) Integrated circuit having NAND memory cell strings
EP1246195A2 (en) Non-volatile semiconductor memory and its driving method
US20060007745A1 (en) Two-bit charge trap nonvolatile memory device and methods of operating and fabricating the same
US20070040197A1 (en) Non-volatile memory, manufacturing method and operating method thereof
JP2005051227A (ja) 半導体記憶装置
US8710573B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
US20030007386A1 (en) Nonvolatile nor semiconductor memory device and method for programming the memory device
US20110256707A1 (en) Process for fabricating non-volatile storage
JP3830704B2 (ja) 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法
US20080093643A1 (en) Non-volatile memory device and fabrication method
CN110364198B (zh) 编码型快闪存储器及其制造方法
JP3914170B2 (ja) 半導体記憶装置
CN104934432A (zh) 具有单层浮栅的非易失性存储器件
JP4506930B2 (ja) 不揮発性記憶装置を含む半導体装置
US20090121281A1 (en) Semiconductor memory device
JP4507023B2 (ja) 不揮発性記憶装置を含む半導体装置
JPH06177358A (ja) 不揮発性記憶装置
US20120262985A1 (en) Mulit-bit cell
JP2000049313A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2005064541A (ja) 半導体記憶装置、その製造方法および半導体記憶装置の仮想グランドアレイ接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140326