CN101978503B - 半导体基板、半导体基板的制造方法及半导体装置 - Google Patents

半导体基板、半导体基板的制造方法及半导体装置 Download PDF

Info

Publication number
CN101978503B
CN101978503B CN200980109236.6A CN200980109236A CN101978503B CN 101978503 B CN101978503 B CN 101978503B CN 200980109236 A CN200980109236 A CN 200980109236A CN 101978503 B CN101978503 B CN 101978503B
Authority
CN
China
Prior art keywords
arsenic
semiconductor layer
stage
semiconductor substrate
overlay film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980109236.6A
Other languages
English (en)
Other versions
CN101978503A (zh
Inventor
杉山正和
霜垣幸浩
秦雅彦
市川磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Original Assignee
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, University of Tokyo NUC filed Critical Sumitomo Chemical Co Ltd
Publication of CN101978503A publication Critical patent/CN101978503A/zh
Application granted granted Critical
Publication of CN101978503B publication Critical patent/CN101978503B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28264Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体-绝缘体界面的界面能级降低后的半导体基板及其制造方法以及半导体装置。提供的半导体基板具有:含砷的3至5族化合物的半导体层以及氧化物、氮化物或氮氧化物的绝缘层。其是在所述半导体层与所述绝缘层之间检测不出砷的氧化物的半导体基板。在该第一方案中,半导体基板可以是在以存在于所述半导体层与所述绝缘层之间的元素为对象的X射线光电子分光法的光电子强度分光观察中,在起因于砷的元素峰值的高结合能量侧检测不出起因于氧化的砷的氧化物峰值的半导体基板。

Description

半导体基板、半导体基板的制造方法及半导体装置
技术领域
本发明涉及半导体基板、半导体基板的制造方法及半导体装置。本发明尤其涉及在含有砷的化合物半导体的半导体装置中降低了MIS结构的界面能级的结构,及其制造用的半导体基板、半导体基板的制造方法。
背景技术
在通道层使用了化合物半导体的MISFET(Metal InsulatorSemiconductor Field Effect Transmission:金属/绝缘体/半导体场效晶体管)被期待为适合用于高频操作及大功率动作的开关器件。然而在半导体-绝缘体的界面存在形成界面能级的问题,在非专利文献1中揭示了化合物半导体表面的硫化物处理在降低界面能级上有效。
(非专利文献1)S.Arabasz,et al.著,Vac.80卷(2006年),第888页。
发明内容
本发明的目的在于提供一种半导体-绝缘体界面的界面能级降低了的半导体基板、其制造方法以及半导体装置。如上所述,在化合物半导体MISFET的实用化中,降低界面能级被视为一个课题。因此,本发明人等围绕对界面能级造成影响的种种原因进行深入研究,得出了在半导体-绝缘体界面(以下简称界面)中的氧化物的影响巨大的结论逐完成了本发明。
为了解决上述课题,本发明的第一方案提供一种半导体基板,其具有:含砷的3至5族化合物的半导体层,以及氧化物、氮化物或氮氧化物的绝缘层,其中,在所述半导体层与所述绝缘层之间检测不出砷的氧化物。在该第一方案中,半导体基板可以是在以存在于所述半导体层与所述绝缘层之间的元素为对象的X射线光电子分光法的光电子强度分光观察中,在起因于砷的元素峰值的高结合能量侧检测不出起因于氧化了的砷的氧化物峰值的半导体基板。或者,可以是在用存在于所述半导体层与所述绝缘层之间的元素为对象的X射线光电子分光法进行光电子强度的分光观察中,在起因于砷的元素峰值的高结合能量侧检测不出来自与氧结合的砷的3d轨道的光电子峰值的半导体基板。在此,来自与氧结合的砷的3d轨道的光电子峰值可以是在结合能量42eV至45eV的范围内可被观测到的光电子峰值。另外,“检测不出”指以在本申请时的时间点的测量技术中的X射线光电子分光法无法检测到的意思,但随着测量技术的进步有可能将来能被检测到。另外,“检测不出”指当将所测量的X射线光电子分光光通过曲线近似法等的合理分析法而指定原因元素时,在假设原因元素不存在时的曲线近似法中的近似结果可充分合理的重现实测数据时,也视为“检测不出”。另外,在曲线近似的结果中,当“来自与氧结合的砷的3d轨道的光电子峰值”与其他峰值比较而足够小时,也包含于“检测不出”。例如,在当“来自与氧结合的砷的3d轨道的光电子峰值”与其他峰值比较为10分的1以下,优选为100分之1以下时,则视为该峰值检测不出。
半导体基板形成在所述半导体与所述绝缘层之间,其还可以具有防止砷的氧化的中间层。所述中间层也可包含氧以外的6族元素,所述6族元素可为硫或硒。所述中间层也可包含被氧化或氮化而成为绝缘体的金属元素,此时,所述中间层可包含铝。
本发明的第二方案提供一种半导体基板的制造方法,包括:使含砷的3至5族化合物半导体层外延成长的阶段、以及在所述半导体层的表面施以防止砷的氧化的处理的抗氧化处理阶段。在第二方案中,也可进一步具有:将所述半导体层保持于不含砷的气氛中而去除所述半导体层表面的多余的砷的阶段。所述抗氧化处理阶段可为在所述半导体层的表面形成含有硫、硒或铝的覆膜的覆膜形成阶段。所述抗氧化处理阶段可为以含氢的气氛处理所述半导体层的阶段。所述抗氧化处理阶段可为在含氢的气氛中,在所述半导体层上形成覆膜的阶段。在形成所述覆膜的阶段之前的所述半导体层的表面可以是具有(2×4)结构或c(8×2)结构的Ga稳定化面。
本发明的第三方案提供一种半导体基板的制造方法,其具有:使含砷的3至5族化合物的半导体层外延成长的阶段;将所述外延成长后的所述半导体层保持在不含砷的气氛下的阶段;以及将所述被保持的所述半导体层的表面在含硫或硒的气氛中进行处理的阶段。在第三方案中还可以具有:将在含硫或硒的气氛处理后的所述半导体层的表面在含氢的气氛内进行处理的阶段。所述含硫的气氛可含有硫的氢化物。所述包含硒的气氛可含有硒的氢化物。可还具有在所述半导体基板的表面形成含铝、硫或硒的覆膜的阶段。用以形成所述含铝的覆膜的铝原料可为有机铝。用以形成所述含硫的覆膜的硫原料可为硫的氢化物。用以形成所述含硒的覆膜的硒原料可为硒的氢化物。在形成所述覆膜阶段前的所述半导体层的表面可为具有(2×4)结构或c(8×2)结构的Ga稳定化面。可还具有形成氧化物、氮化物、或氮氧化物的绝缘层的阶段。
本发明的第四方案提供一种半导体基板,其包括:含有砷的3至5族化合物半导体、以及设置于所述3至5族化合物半导体上的绝缘物,且在所述3至5族化合物半导体与所述绝缘物之间,或在所述绝缘物的内部含有抑制砷的氧化的中间层。
在本发明的第五方案中提供一种半导体装置,其具有:含砷的3至5族化合物的半导体层;氧化物、氮化物或氮氧化物的绝缘层;以及所述绝缘层上的控制电极,且在所述半导体层与所述绝缘层之间检测不出砷氧化物。或者,提供一种半导体装置,其具有;所述第一实施方式或所述第四方式中的半导体基板,以及所述绝缘层上的控制电极
附图说明
图1是表示本实施方式的半导体装置100的剖面例的图。
图2是表示半导体装置100的制造过程中的剖面例的图。
图3是表示半导体装置100的制造过程中的剖面例的图。
图4是表示半导体装置100的制造过程中的剖面例的图。
图5是表示半导体装置100的制造过程中的剖面例的图。
图6是表示半导体装置100的制造过程中的剖面例的图。
图7是表示以反射率各向异性分光法观察GaAs表面的实验图谱。
图8是表示以X射线光电子分光法而得的光电子强度的分光观察结果的图。
图9是表示以反射率各向异性分光法观察GaAs表面的实验图谱。
图10是表示以X射线光电子分光法而得的光电子强度的分光观察结果的图。
附图标记
100半导体装置
102基板
104缓冲层
106半导体层
108中间层
110绝缘层
112控制电极
114输入输出电极
120、122覆膜
124导电层
具体实施方式
图1表示本实施方式的半导体装置100的剖面例。半导体装置100具有基板102、缓冲层104、半导体层106、中间层108、绝缘层110、控制电极112以及输入输出电极114。
只要可在其表面形成化合物半导体的结晶层,基板102可选择任意的材质等。作为基板102,可以列举例如单晶硅晶片、蓝宝石、单晶GaAs晶片等。
缓冲层104可为与半导体层106晶格匹配或准晶格匹配(quasi-latticematched)的化合物半导体层,形成在半导体层106与基板102之间。缓冲层104可为以提高半导体层106的结晶性为目的,或者以降低来自基板102的杂质影响为目的而形成。关于缓冲层104,可例示有掺杂质或没有掺杂质的GaAs层。此时,GaAs层例如可使用以有机金属气体作为原料气体的MOCVD法(有机金属气相沉积法)而形成。
半导体层106可为含砷的3至5族化合物的半导体。半导体层106可作为电子元件的功能层而发挥功能,例如作为电子元件而形成MISFET时,半导体层106可以是形成FET的通道的通道层。作为半导体层106,可例示GaAs层。半导体层106可掺有杂质,也可不掺杂质。但当使其作为MISFET的通道层而发挥功能时,最好是掺杂有使其成为n型半导体的n形杂质。半导体层106是使用例如以有机金属气体为原料气体的MOCVD法而形成。
绝缘层110可为氧化物、氮化物或氮氧化物的绝缘体。绝缘层110在作为电子元件而形成MISFET时,作为可以是控制电极的一例的栅极电极下的栅极绝缘层而发挥功能。就绝缘层110而言,例如可例示氧化铝、氧化硅、氧化钽、氧化铪、氧化锆、氮化铝、氮化硅、氮氧化硅等。当使绝缘层110作为MISFET的栅极绝缘层而发挥功能时,绝缘层110优选为表现出高电容率的材料。绝缘层110例如可通过将成为绝缘层110的材料用作靶材的溅射法而形成。
中间层108形成于半导体层106与绝缘层110之间,防止砷的氧化。根据本发人等得出的见解,作为形成半导体-绝缘体界面的界面能级的物质,有砷的氧化物。因此,通过使防止砷的氧化的中间层108形成于半导体层106与绝缘层110间的界面部分,能够抑制砷的氧化而降低界面能级。
中间层108例如也可包含除了氧以外的6族元素,就6族元素而言可列举硫或硒。尤其是硫,当半导体层106为GaAs层时,在中间层108与半导体层106的界面中,以硫化镓形式存在。硫化镓不产生界面能级,可形成稳定的界面。
中间层108可包含被氧化或氮化而成为绝缘体的金属元素。如上所述的金属元素例如可列举铝。尤其是铝的氧化的氧化铝在化学上较为稳定,当选择氧化铝为绝缘层110时,可使中间层108与绝缘层110一体化,也能够使中间层108作为栅极绝缘层而发挥功能。
中间层108可根据构成材料选择方法而形成。例如当采用硫时,可选择包含硫的气体,例如可选择H2S气氛下的热处理法(热CVD)。当为铝时,可选择以有机铝为原料的MOCVD法。
此外,也可采用溅镀法、蒸镀法等其他覆膜形成方法而形成中间层108。
如上所述,中间层108可抑制存在于半导体层106与绝缘层110之间的砷的氧化。因此,至少以现有的分析方法无法在半导体层106与绝缘层110之间检测出砷的氧化物。例如,在以存在于半导体层106与绝缘层110之间的元素作为对象的X射线光电子分光法而进行的光电子强度分光观察中,在起因于砷的元素峰值的高结合能源侧,无法检测出起因于被氧化的砷的氧化物峰值。在此,起因于氧化后的砷的氧化物峰值指来自与氧结合后的砷的3d轨道的光电子峰值。
控制电极112系形成在绝缘层110的上。控制电极112例如可作为MISFET的栅极电极发挥功能。控制电极112,例如可例示任意的金属、多晶硅、金属硅化物等。
输入输出电极114例如发挥作为MISFET的源极或漏极的功能。也可在输入输出电极114与半导体层106之间形成可得到欧姆接触的欧姆层。输入输出电极114,可选择与底层材料欧姆接触的任意材料。例如作为输入输出电极114,可例示镍、铂、金等金属、重度掺杂的多晶硅、金属硅化物等。
另外,在上述说明中,虽然对半导体装置100进行了说明,但也可将基板102、缓冲层104、半导体层106、中间层108、以及绝缘层110视为一个半导体基板。如上所述的半导体基板具有中间层108,且是以绝缘层110覆盖表面的状态,可以不使界面劣化地作为商品来流通。半导体基板中的缓冲层104并非必须,半导体层106自身也可是基板102。
另外,在上述说明中,作为半导体装置100以MISFET为例进行了说明,但也可是其他的电子器件,例如半导体装置100也可为用控制电极112以及半导体层106挟持中间层108及绝缘层110的电容器。
图2至图6表示在半导体装置100的制造过程中的剖面图。如图2所示,准备在上层形成缓冲层104,且在缓冲层104的更上层处形成半导体层106的基板102。半导体层106例如通过采用MOCVD法的外延成长而形成。
形成半导体层106后,将半导体层106维持于不含砷的气氛下,而可将半导体层106的表面的多余的砷去除。通过去除多余的砷,可减低砷的氧化物,得以将上述中间层108的界面能级降低的效果协同地提高。去除多余的砷的处理例如可在400℃以上(较好为600℃以上)、620℃以下的温度实施。
或者,形成半导体层106后,将半导体层106维持于不含砷的气氛下,将半导体层106的表面的多余的砷去除后,还可以利用含有硫或硒的气氛对半导体层106的表面进行处理。之后,也可再将半导体层106维持于不含砷、硫或硒的气氛下。或者,也可将在含有硫或硒的气氛下处理后的半导体层106的表面在含氢的环境下处理。这样,能够进一步去除多余的砷。
通过如上所述的处理可更加减低砷的氧化物,而可将中间层108的界面能级降低效果协同地提高。去除多余的砷的处理,例如将半导体层106维持于不含砷的气氛下的处理、在含有硫或砷的气氛下对半导体层106的表面的处理、或者在含氢气的气氛下对半导体层106的表面的处理,均可以在例如400℃以上620℃以下的温度下实施。
所谓不含有砷的气氛,具体而言可选择氢气氛、或氩等惰性气氛、或真空环境,较好为氢气氛。作为含有硫或硒的气氛下进行的处理,可以选择硫的氢化气体或硒的氢化气体,例如含有H2S或H2Se的气氛下的热处理。作为不含有砷、硫或硒的气氛下进行的处理而言,具体而言可以选择氢气氛、或氩等惰性气氛、或真空环境,最好是氢气环境。
形成半导体层106的后,在不含砷的气氛下维持半导体层106,将半导体层106的表面的多余的砷去除后,半导体表面具有(2×4)Ga稳定化面结构。进一步,将具有(2×4)Ga稳定化面结构的半导体层106用包含硫或硒的气氛进行表面处理后,再将半导体层106维持在不包含砷、硫、或硒的气氛中,以此,可以进一步去除多余的砷,而得到c(8×2)Ga稳定化面。
在此,所谓(2×4)Ga稳定化面结构,是依照Wood表记法,以密勒指数表现的GaAs结晶的(100)面的表面的面结构。此时,意味着Ga露出于最表面,且再构成表面的周期结构以底层晶格的2×4个份为单位结构,朝左右上下无限重复的基本晶格表面。c(8×2)Ga稳定化面结构同样根据Wood表记法,其意味着GaAs结晶的(100)面的表面中的再构成表面的周期结构是Ga露出最表面的面心晶格,以底层晶格的8×2个份为单位结构,上下左右无限重复的基本晶格表面。
如图3所示,在半导体层106的上层形成作为中间层108的例如包含硫黄的覆膜120。另外,覆膜120的形成也可视为防止砷的氧化的处理,覆膜120的形成阶段可视为是在半导体层106的表面施行抗氧化处理阶段,覆膜120也可代替硫而含有硒或铝。就用以形成含有铝的覆膜的铝原料而言,可例示有机铝。用以形成含有硫的覆膜的硫原料可例示硫的氢化物。用以形成含有硒的覆膜的硒原料可例示硒的氢化物。
以铝膜形式形成覆膜120时,有机铝气体例如可采用三甲基铝气、氢化二甲基铝、三乙基铝、三异丁基铝。当覆膜120形成为硫化镓覆膜或硒化镓覆膜时,则可采用H2S气体或H2Se气体。
另外,覆膜120的形成阶段也可视为在含氢的气氛下对半导体层106进行热处理的阶段。例如可例示以H2S为原料气体的热处理作为在含有氢气氛围下的处理。
如图4所示,在覆膜120的上层形成作为绝缘层110的覆膜122。作为覆膜122,可例示氧化物、氮化物或氮氧化物。具体而言,可例示氧化铝,氧化硅、氧化钽、氧化铪、氧化锆、氮化铝、氮化硅、氮氧化硅等。覆膜122可例如使用溅射法等而形成。
在覆膜122的形成阶段中,在形成氧化物覆膜时有时会置放于氧化环境。但是,由于在本实施方式中形成有防止砷的氧化的中间层108的覆膜120,故可抑制因覆膜122的形成所导致半导体层106的表面氧化。
另外,作为成为中间层108的覆膜120,当将铝等氧化或氮化而形成含有成为绝缘体的元素的膜时,该氧化或氮化而成为绝缘体的元素大多在氧化或氮化环境气下形成作为绝缘层110的覆膜122的阶段时就变化为绝缘体。结果,作为中间层108的覆膜120在抑制半导体层106的表面氧化的同时,氧化后也可与绝缘层110一起作为绝缘膜而发挥作用。
如图5所示,形成作为控制电极112的导电层124。作为导电层124,例如可例示任意的金属、多晶硅、金属硅化物等。导电层124可通过CVD法、溅镀法等形成。
如图6所示,将导电层124、覆膜122以及覆膜120图案化而形成控制电极112、绝缘层110以及中间层108之后,通过导电膜的形成及图案化而形成输入输出电极114,从而制造如图1所示的半导体装置100。
根据上述半导体装置100,由于中间层108抑制了半导体层106的表面氧化,故可抑制形成于控制电极112下方的绝缘层110与半导体层106之间的砷氧化物。结果,可以减低界面能级,而形成实用的化合物半导体MISFET。
(实施例1)
图7表示用反射率各向异性分光法观察GaAs表面得到的实验图谱。在将GaAs(001)基板维持于反应室后,一边供给砷原料气体(三丁基砷)一边加热至600℃。可以确认截断砷原料气体后的表面状态约经2分钟后则稳定化。表面状态的变化起因于多余的砷的脱离,明确了多余的砷要想从表面脱离约需2分钟左右的时间。另外,砷原料气体截止后的气氛可为真空(减压),也可为氩等惰性气氛。
图8表示以X射线光电分子法的光电子强度的分光观察结果。虚线表示作为本实施方式的中间层108的形成处理而实施了含硫气体处理时的结果,实线表示与未实施含硫气体处理时比较的结果。作为含硫气体处理,在600℃的温度下供给5分钟的H2S。需要说明的是,在硫气体处理之前可应用与图7相关的说明中的理论而去除多余的砷。
图8中,在结合能量43.5eV附近被观察到的峰值是起因于砷3d的峰值,在比砷3d更高结合能量侧的46eV附近所观察到的峰值为起因于砷的氧化的化学位移。从第8图可知,当不进行硫气体处理时可观察到的起因于氧化砷的砷3d的化学位移,在进行了硫气体处理(也即本实施方式的中间层108的形成处理)时未观察到。
即,在以X射线光电子分光法进行的光电子强度的分光观察中,在起因于砷的元素峰值的高结合能量侧并未检测出起因于氧化后的砷的氧化物峰值,至少在现有的分析技术中,无法从GaAs(半导体层106)的表面检测出砷的氧化物。
(实施例2)
图9表示通过反射率各向异性分光法观察GaAs表面得到的实验图谱。在图9中,上部表示气体顺序(gas Sequence)。实验图表中的横轴(时间)表示为与气体顺序的横轴(时间)一致。
在时刻t1停止GaAs外延成长,并一边供给砷原料气体(三丁基砷)和载气(H2),一边将GaAs(001)表面维持于反应室中直至时刻t2为止。维持温度为600℃。根据反射率各向异性分光法光谱形状可知在这种状态下的GaAs表面具有c(4×4)面。
在时刻t2截断砷原料气体,而仅供给载气(H2)。可确认约2分钟后表面状态稳定化。即,该状态下的表面状态的变化是起因于多余的砷的脱离,因此可知多余的砷从表面脱离约需要2分钟左右的时间。在将砷原料气体截断后,2分钟左右(时刻t3)表面即稳定化,根据反射率各向异性分光法光谱形状而可知此时的GaAs表面具有(2×4)Ga稳定化面。另外,砷原料气体截断后的气氛除了H2的外,也可为真空(减压)、或氩等惰性气氛。
在时刻t3供给硫化氢与载气(H2)后,约2分钟后(时刻t4)GaAs的表面已稳定化。之后,在时刻t4截断硫化氢气体,且供给载体气体(H2),在氢气氛下处理约500秒后(时刻t5)GaAs表面稳定化。根据反射率各向异性分光法光谱形状可知此时的GaAs表面具有c(8×2)Ga稳定化面。
图10表示由X射线光电子分光法而得到的光电子强度的分光观察结果。在图10左上的A表示将具有c(4×4)表面的GaAs表面直接取出至空气中的试样的分光观察结果。在图10中的左中的B表示在具有c(4×4)表面的GaAs表面上形成含有铝的抗氧化膜后取出至空气中的试样的分光观察结果。在图10中左下的C表示将具有(2×4)Ga稳定化面的GaAs表面直接取出至空气中后的试样的分光观察结果。在第10图中的右上的D表示在具有(2×4)Ga稳定化面的GaAs表面上形成含有铝的抗氧化膜后取出至空气中的试样的分光观察结果。在图10右中的E表示将具有c(8×2)Ga稳定化面的GaAs表面直接取出至空气中后的试样的分光观察结果。在图10中的右下的F表示在具有c(8×2)Ga稳定化面的GaAs表面上形成含有铝的抗氧化膜后取出至空气中的试样的分光观察结果。
在图10的A至F中,与分光观察结果一并表示以曲线拟合(Curvefitting)法而得到的峰值分离结果。例如图10的A将分光观察结果分离为3个高斯函数(Gaussian)。3个高斯函数分别具有约40eV、约41eV、约43.5eV的各自的峰值。具有约40eV及约41eV的峰值的高斯函数可鉴定为来自与镓结合的砷的3d轨道的光电子峰值;具有约43.5eV的峰值的高斯函数可鉴定为来自与氧结合的砷的3d轨道的光电子峰值。即,从在约43.5eV处具有的峰值的高斯函数的高度,可以检测结合于氧的砷的数量。另外,根据不同的测量条件,在图8所示的分光观察结果与图10所示的分光观察结果之间,横轴(能值)的值有若干差异。
根据图10的A至F所示的结果判明了以下事项:第1,从A与B的对比、C与D的对比、以及E与F的对比中可知,形成有含铝的抗氧化膜的情形与什么都没有形成的情形相比可以减低与氧结合的砷的数量。第2,从A、C、E间的比较,或B、D、F间的比较可知,具有c(4×4)表面的GaAs表面比具有(2×4)Ga稳定化面的GaAs表面更容易被氧化;具有(2×4)Ga稳定化面的GaAs表面比具有c(8×2)Ga稳定化面的GaAs表面更容易被氧化。最难被氧化的是图10的F所示的,在具有c(8×2)Ga稳定化面的GaAs表面形成有含铝的抗氧化膜的时候,至少在目前的检测精度下完全无法发现起因于被氧化的砷的峰值。另外,如第10图的D所示,当在具有(2×4)Ga稳定化面的GaAs表面形成含铝的抗氧化膜时,也几乎没有起因于氧化砷的峰值,可以说没有检测出来自与氧结合后的砷的3d轨道的光电子峰值。
如上所述,得以在具有(2×4)Ga稳定化面或c(8×2)Ga稳定化面的GaAs表面抑制与氧结合的砷的产生。另外,得以在含铝的抗氧化膜中抑制结合于氧的砷的产生。尤其在具有(2×4)Ga稳定化面或c(8×2)Ga稳定化面的GaAs表面形成含铝的抗氧化膜时,几乎完全可抑制与氧结合的砷的产生;当在具有c(8×2)Ga稳定化面的GaAs表面形成含铝的抗氧化膜时,则完全无法确认与氧结合的砷的产生。通过抑制甚至完全消除这些与氧结合的砷的产生,得以降低半导体层106与中间层108的界面间的界面能级。

Claims (11)

1.一种半导体基板的制造方法,具有以下阶段:
使含砷的3至5族化合物的半导体层外延成长的阶段;
将所述半导体层维持在不含砷的氢气氛或不含砷的氩气氛中而去除所述半导体层表面的多余的砷的阶段;以及
在所述半导体层的表面施以防止砷的氧化的处理的抗氧化处理阶段;
所述抗氧化处理阶段是在含氢的气氛中,在所述半导体层形成覆膜的阶段;
在形成所述覆膜的阶段之前的所述半导体层的表面是具有(2×4)结构或c(8×2)结构的Ga稳定化面。
2.根据权利要求1所述的半导体基板的制造方法,其中,所述抗氧化处理阶段为在所述半导体层的表面形成含有硫、硒、或铝的覆膜的覆膜形成阶段。
3.根据权利要求1所述的半导体基板的制造方法,其中,所述抗氧化处理阶段是在含氢的气氛中处理所述半导体层的阶段。
4.一种半导体基板的制造方法,其具有以下制造阶段:
使含砷的3至5族化合物的半导体层外延成长的阶段;
使所述外延成长后的所述半导体层维持在不含砷的氢气氛或不含砷的氩气氛中的阶段;
在包含硫或硒的气氛中处理所述被维持的所述半导体层的表面的阶段;以及
在所述半导体基板的表面形成包含铝、硫或硒的覆膜的阶段;
在形成所述覆膜的阶段前的所述半导体层的表面,是具有(2×4)结构或c(8×2)结构的Ga稳定化面。
5.根据权利要求4所述的半导体基板的制造方法,其中,还具有:在含氢的气氛内对经所述含硫或硒的气氛处理后的所述半导体层的表面进行处理的阶段。
6.根据权利要求4或5所述的半导体基板的制造方法,其中,所述包含硫的气氛是含有硫的氢化物。
7.根据权利要求4或5所述的半导体基板的制造方法,其中,所述含硒的气氛含有硒的氢化物。
8.根据权利要求4所述的半导体基板的制造方法,其中,用以形成所述含铝的覆膜的铝原料为有机铝。
9.根据权利要求4所述的半导体基板的制造方法,其中,形成所述含硫的覆膜的硫原料为硫的氢化物。
10.根据权利要求4所述的半导体基板的制造方法,其中,用以形成所述含硒的覆膜的硒原料为硒的氢化物。
11.根据权利要求1所述的半导体基板的制造方法,其中,还具有形成氧化物、氮化物或氮氧化物的绝缘层的阶段。
CN200980109236.6A 2008-03-26 2009-03-26 半导体基板、半导体基板的制造方法及半导体装置 Expired - Fee Related CN101978503B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008082080 2008-03-26
JP2008-082080 2008-03-26
PCT/JP2009/001373 WO2009119102A1 (ja) 2008-03-26 2009-03-26 半導体基板、半導体基板の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN101978503A CN101978503A (zh) 2011-02-16
CN101978503B true CN101978503B (zh) 2014-05-28

Family

ID=41113313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980109236.6A Expired - Fee Related CN101978503B (zh) 2008-03-26 2009-03-26 半导体基板、半导体基板的制造方法及半导体装置

Country Status (6)

Country Link
US (1) US20110012178A1 (zh)
JP (1) JP2009260325A (zh)
KR (1) KR101572705B1 (zh)
CN (1) CN101978503B (zh)
TW (1) TWI460854B (zh)
WO (1) WO2009119102A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306497B1 (en) * 2009-10-02 2012-06-06 Imec Method for manufacturing a low defect interface between a dielectric and a III/V compound
JP5550511B2 (ja) * 2010-09-29 2014-07-16 株式会社東芝 半導体装置の製造方法
JP2013004545A (ja) * 2011-06-10 2013-01-07 Sumitomo Chemical Co Ltd 半導体基板の製造方法および半導体基板
TW201324587A (zh) * 2011-12-15 2013-06-16 Univ Nat Chiao Tung 半導體元件及其製作方法
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP2022188877A (ja) * 2021-06-10 2022-12-22 セイコーエプソン株式会社 時計部品、時計

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130721B2 (ja) * 1999-10-26 2008-08-06 株式会社リコー ギヤ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141576A (ja) * 1982-02-17 1983-08-22 Nec Corp 電界効果型トランジスタ
JPS6224629A (ja) * 1985-07-25 1987-02-02 Agency Of Ind Science & Technol 半導体表面保護膜形成方法
JPH0693454B2 (ja) * 1985-10-03 1994-11-16 松下電器産業株式会社 半導体装置の製造方法
JPH07107936B2 (ja) * 1988-02-18 1995-11-15 日本電気株式会社 ヒ化ガリウムを用いたmis型半導体装置の製造方法
JPH03116834A (ja) * 1989-09-29 1991-05-17 Nec Corp n型GaAsを用いた半導体構造の製造方法
JPH0491435A (ja) * 1990-08-01 1992-03-24 Sumitomo Electric Ind Ltd Mis構造電極の形成方法
JPH04127542A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd 半導体装置
JP2939495B2 (ja) * 1990-09-21 1999-08-25 日本電信電話株式会社 半導体表面処理方法
JP2780501B2 (ja) * 1991-01-18 1998-07-30 日立電線株式会社 絶縁膜付き半導体ウェハ及びその製造方法
JP3257077B2 (ja) * 1992-10-20 2002-02-18 ソニー株式会社 Mis型半導体装置の製造方法
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JP3797798B2 (ja) * 1997-12-11 2006-07-19 三菱化学株式会社 半導体発光素子の製造方法
JP4315744B2 (ja) * 2003-06-25 2009-08-19 株式会社沖データ 積層体及び半導体装置の製造方法
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
JP4202353B2 (ja) * 2005-09-13 2008-12-24 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130721B2 (ja) * 1999-10-26 2008-08-06 株式会社リコー ギヤ装置

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
《In situ H2S passivation of In0.53Ga0.47As/InP metal-oxide-semiconductor capacitors with atomic-layer deposited HfO2 gate dielectric》;E.O"Connor 等;《APPLIED PHYSICS LETTERS》;20080114;第92卷;第022902-1~第022902-3页,图1、3 *
E.O"Connor 等.《In situ H2S passivation of In0.53Ga0.47As/InP metal-oxide-semiconductor capacitors with atomic-layer deposited HfO2 gate dielectric》.《APPLIED PHYSICS LETTERS》.2008,第92卷022902-1~022902-3.
JP平4-127542A 1992.04.28
JP平4-130721A 1992.05.01
JP昭58-141576A 1983.08.22
M.L.Huang 等.《Surface passivation of III-V compound semiconductors using atomic-layer-deposition-grown Al2O3》.《APPLIED PHYSICS LETTERS》.2005,第87卷252104-1~252104-3. *
Ming Zhu 等.《Aluminum oxynitride interfacial passivation layer for high-permittivity gate dielectric stack on gallium arsenide》.《APPLIED PHYSICS LETTERS》.2006,第89卷202903-1~202903-3. *
Min-Gu Kang 等.《Effect of prepared GaAs surface on the sulfidation with (NH4)2SX solution》.《JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A》.1999,第17卷(第1期),88-92. *
Yuki Terada 等.《In situ passivation of GaAs surface with aluminum oxide with MOVPE》.《Journal of Crystal Growth》.2008,第310卷(第23期),4808-4812. *
Yuki Terada 等.《MOVPE ni Okeru in situ Io Hifuku ni yoru GaAs(001) Hyomen no Sanka Yokusei》.《Dai 55 Kai Extended Abstracts,Japan Society of Applied Physics and Related Societies(2008 Haru Nippon Daigaku)》.2008,649. *

Also Published As

Publication number Publication date
KR101572705B1 (ko) 2015-11-27
TWI460854B (zh) 2014-11-11
JP2009260325A (ja) 2009-11-05
KR20110020224A (ko) 2011-03-02
US20110012178A1 (en) 2011-01-20
TW201001698A (en) 2010-01-01
CN101978503A (zh) 2011-02-16
WO2009119102A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
US10157737B2 (en) Semiconductor devices comprising 2D-materials and methods of manufacture thereof
DE112018006487B4 (de) Bildung eines selbstausgerichteten unteren abstandshalters für vertikale transistoren
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
De Jaeger et al. Au-free CMOS-compatible AlGaN/GaN HEMT processing on 200 mm Si substrates
CN101978503B (zh) 半导体基板、半导体基板的制造方法及半导体装置
TWI525838B (zh) Thin film transistor
US20180005824A1 (en) A field effect transistor using transition metal dichalcogenide and a method for forming the same
JP7067702B2 (ja) 窒化ガリウム系の半導体装置及びその製造方法
CN102239549A (zh) 半导体装置,半导体装置的制造方法,半导体基板,和半导体基板的制造方法
CN103199103A (zh) 半导体器件和制造半导体器件的方法
He et al. Distinguishing various influences on the electrical properties of thin-barrier AlGaN/GaN heterojunctions with in-situ SiNx caps
US9824887B2 (en) Nitride semiconductor device
JP7125787B2 (ja) チャネルでの電気導電率の完全制御を伴う電界効果トランジスタ
Shvilberg et al. Electrical Performance of Sputtered Epitaxial Magnesium Oxide on n-Type Gallium Nitride Metal–Oxide–Semiconductor Devices
Su et al. Electrical properties of magnesium oxide layers with different surface pretreatment on high mobility Ge1− xSnx and Ge MOS capacitors
KR102056312B1 (ko) 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법
US20220415720A1 (en) Quality Detection Method and Apparatus
Abdi Towards Ultra-Low Specific Contact Resistance On High Sn-Content GeSn For Mid-Infrared Optoelectronics
Milburn High Mobility MIS Interfaces with Wide Bandgap Semiconductors
Lieten et al. Solid phase epitaxy of GeSn alloys on silicon and integration in MOSFET devices
KR20200081283A (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
JP2013251382A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528

Termination date: 20170326