CN103199103A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN103199103A
CN103199103A CN2013100086864A CN201310008686A CN103199103A CN 103199103 A CN103199103 A CN 103199103A CN 2013100086864 A CN2013100086864 A CN 2013100086864A CN 201310008686 A CN201310008686 A CN 201310008686A CN 103199103 A CN103199103 A CN 103199103A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
semiconductor device
semiconductor layer
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100086864A
Other languages
English (en)
Other versions
CN103199103B (zh
Inventor
五十岚信行
鬼泽岳
西藤哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103199103A publication Critical patent/CN103199103A/zh
Application granted granted Critical
Publication of CN103199103B publication Critical patent/CN103199103B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的实施例涉及半导体器件和制造半导体器件的方法。第一氮化物半导体层包含Ga。第一氮化物半导体层例如为GaN层、AlGaN层或AlInGaN层。然后，氧化铝层在相对于第一氮化物半导体层的界面区域中具有四配位Al原子和六配位Al原子，该四配位Al原子中的每个均由四个O原子包围，该六配位Al原子中的每个均由六个O原子包围。界面区域是离相对于第一氮化物半导体层的界面例如小于等于1.5nm的区域。然后，在该界面区域中，四配位Al原子基于Al原子的总数以大于等于30at％且小于50at％存在。

Description

半导体器件和制造半导体器件的方法
相关申请的交叉引用
这里通过引用整体引入2012年1月4日提交的日本专利申请No.2012-000164的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及半导体器件和制造半导体器件的方法，并且其具体地涉及具有在含Ga的氮化物半导体层上方叠置氧化铝膜的结构的半导体器件和制造该半导体器件的方法。
背景技术
当通过使用含Ga氮化物半导体层形成晶体管时，用于栅极绝缘膜的材料的候选包括各种物质。
例如，日本未审专利申请公开No.2005-183597描述了对于使用含氮的氧化铝层作为栅极绝缘膜的研究。
日本未审专利申请公开No.2010-45308描述了使用在组分中含Al且具有尖晶石结构的材料作为栅极绝缘膜。作为该材料，示出MgAl2O4、MnAl2O、CoAl2O4和NiAl2O4作为示例。
日本未审专利申请公开No.2004-273630描述了使用AlGaN层作为栅极绝缘膜。
日本未审专利申请公开No.2007-235000描述了使用氮化硅膜、氧化硅膜或氮氧化硅膜作为栅极绝缘膜。
发明内容
当在含Ga的氮化物半导体层上方形成氧化铝层时，在氧化铝层和氮化物半导体层之间的界面处生成许多界面态。在这种情况下，使用叠置结构的半导体器件的特性恶化。
根据本发明的一个实施例，在含Ga的第一氮化物半导体层上方形成氧化铝层。该氧化铝膜在界面区域中具有作为Al原子的四配位Al原子和六配位Al原子，该四配位Al原子中的每个均由四个O原子包围，该六配位Al原子中的每个均由六个O原子包围，该界面区域位于离相对于第一氮化物半导体层的界面小于等于1.5nm的区域中。然后在该界面区域中，四配位Al原子基于全部Al原子以大于等于30原子％且小于50原子％存在。
根据本发明的一个实施例，在含Ga的氮化物半导体层上形成包括氧化铝的界面层。在不含氧化剂的气氛中对该界面层进行热处理。然后，在该界面层上形成氧化铝层。
根据上述实施例，在含Ga的氮化物半导体与氧化铝层之间的界面处的界面态的生成得以抑制。
附图说明
图1是示出根据第一实施例的半导体器件中使用的层结构的视图；
图2A是示出形成图1所示半导体器件的结构的方法的视图；
图2B是示出形成图1所示半导体器件的结构的方法的视图；
图3A是示出通过本发明第一实施例中示出的方法形成的界面层的TEM-EELS谱(0K-边缘)的视图；
图3B是示出比较实施例的当在氮化物半导体层上方直接形成主体层时在界面处的TEM-EELS谱的视图；
图4是示出α-Al2O3和γ-Al2O3的TEM-EELS谱的视图；
图5示出了表明当改变α-Al2O3和γ-Al2O3的比率时TEM-EELS谱的变化的仿真结果；
图6A是示出针对根据优选实施例的样本和根据比较实施例的样本来测量在氮化物半导体层和氧化铝层之间的界面处的界面态密度的结果的视图；
图6B是示出根据优选实施例的样本和根据比较实施例的样本的BTI特性的测量结果的视图；
图7是示出根据第二实施例的半导体器件所用的层结构的横截面图；
图8是示出根据第三实施例的半导体器件的配置的视图；
图9A是示出制造图8所示半导体器件的方法的横截面图；
图9B是示出在图9A所示步骤之后的制造图8所示半导体器件的方法的横截面图；
图10是示出根据第四实施例的半导体器件的配置的横截面图；
图11A是示出制造图10所示半导体器件的方法的横截面图；以及
图11B是示出在图11所示步骤之后的制造图10所示半导体器件的方法的横截面图。
具体实施方式
将参照附图描述本发明的优选实施例。贯穿整个附图，相同配置的元件带有相同的参考标记，对于这些参考标记的描述将视情况省略。
第一实施例
图1是示出根据第一实施例的半导体器件中使用的层结构的视图。该半导体器件包括第一氮化物半导体层100和氧化铝层200。第一氮化物半导体层100包含Ga。第一氮化物半导体层100例如为GaN层、AlGaN层或AlInGaN层。然后，氧化铝层200在相对于第一氮化物半导体层100的界面区域中具有作为Al原子的四配位Al原子和六配位Al原子，该四配位Al原子中的每个均由四个O原子包围，该六配位Al原子中的每个均由六个O原子包围。
界面区域是离相对于第一氮化物半导体层100的界面例如小于等于1.5nm的区域。然而，界面区域也可以是离相对于第一氮化物半导体层100的界面例如小于等于3nm的区域，或者可以是离相对于第一氮化物半导体层100的界面2个原子层或3个原子层的区域。在界面区域中，四配位Al原子基于Al原子的总数以大于等于30at％且小于50at％存在，优选地以大于等于35at％且小于45at％存在。界面区域例如包括90at％或更多的γ-Al2O3，但该区域也可以具有其它晶体结构(包括非晶态)。
在该配置中，界面区域中的第一氮化物半导体层100和氧化铝层200之间的接合得以改善，并且在第一氮化物半导体100与氧化铝层200之间的界面处的界面态的生产可以得以抑制。
本发明人估计如下所述的理由。首先，Ga氧化物在第一氮化物半导体层100的表面上不可避免地形成。Ga氧化物的数量例如对应于1个原子层或2个原子层。Ga氧化物没有整体地覆盖第一氮化物半导体层100的表面，而是可以有时形成为岛状图案。Ga氧化物的最稳定结构是β-Ga2O3。在β-Ga2O3中，约40％的Ga原子均由4个O原子包围，并且约60％的剩余原子均由6个O原子包围。相应地，通过布置使得约40％的Al原子均由4个O原子包围并且约60％的剩余原子均由6个O原子包围，表面态的形成得以抑制。
在本实施例中，形成包括氧化铝的界面层202作为氧化铝层200的界面区域。将包括氧化铝的主体层204形成在界面层202上。主体层的厚度例如为大于等于10nm且小于等于100nm。由于界面层202和主体层204由相同材料形成，所以界面层202与主体层204之间的界面有时是不明显的。
在衬底10上方形成第一氮化物半导体100。该第一氮化物半导体层100是外延生长膜。也可以在第一氮化物半导体层100与衬底10之间形成缓冲层。衬底10例如包括Si衬底。
图2是示出形成图1所示半导体器件的结构的方法的视图。首先，在衬底10上方外延生长第一氮化物半导体层100。然后，通过诸如盐酸之类的化学溶液清洗第一氮化物半导体层100的表面。然后，将衬底10和第一氮化物半导体层100的叠置结构载入到用于形成氧化铝层的处理容器中。该处理容器是用于例如通过原子层沉积(ALD)方法形成氮化铝层的容器。
然后，在该处理容器中，在第一氮化物半导体层100上形成包含界面层202的氧化铝膜层。为此目的，在不含氧化剂的气氛中在处理容器中沉积期望厚度的氧化铝层200并且然后对氧化铝层200进行热处理。不含氧化剂的气氛例如是具有0.2*105atm或更少的氧分压的气氛，并且这例如是诸如Al气体的惰性气体气氛或氮气气体气氛。热处理温度例如为大于等于500℃且小于等于1000℃。此外，热处理时间例如为大于等于1分钟且小于等于5分钟。由该热处理形成的界面层202的厚度例如为大于等于1nm且小于等于3nm。界面层202的厚度也可以为大于等于2个原子层且小于等于4个原子层。用于热处理的条件设定在氧化铝层200不被热处理结晶化的范围内。
通过该处理，形成在界面层202上具有主体层204的氧化铝层200。
通过使用例如透射电子显微镜-电子能量损失谱(TEM-EELS)方法，可以证实在相对于第一氮化物半导体层100的界面处的氧化铝层200的晶体结构是否如本实施例中所示那样。
图3A示出了通过本实施例所述方法形成的界面层202的TEM-EELS谱(0k-边缘)，图3B示出在与第一氮化物半导体层100的界面处的主体层204的TEM-EELS谱。如附图中所示，本实施例中所示的界面层202的TEM-EEL谱的峰值位置不同于比较实施例中的峰值位置。
将参照图4和图5描述理由。图4示出了α-Al2O3和γ-Al2O3的TEM-EELS谱。如附图中所示，α-Al2O3的峰值位置比γ-Al2O3的峰值位置高约2.5eV。然后，在γ-Al2O3中，四配位Al原子以基于全部Al原子的33％存在，而在α-Al2O3中，四配位Al原子占全部Al原子的0％。据此可见，TEM-EELS谱的峰值位置根据四配位Al原子的比率而位移。
图5示出了表明当α-Al2O3和γ-Al2O3的比率改变时TEM-EELS谱的变化的仿真结果。例如，可以通过将从样本获得的TEM-EELS谱与图5所示的谱进行比较来估计该样本中的四配位Al原子的比率。
然后，将描述本实施例的功能和效果。根据本实施例，可以抑制在第一氮化物半导体层100与氧化铝层200之间的界面处的界面态的生成。这是通过如下面具体描述那样实际地制备样品所证实的。
首先，根据上述优选实施例制备样品。界面层202的膜厚度为1.5nm，且主体层204的厚度为30nm。在这种情况下，在改变热处理温度的同时制备多个样品。此外，作为比较实施例，制备不经受上述处理且其中不形成界面层的样品。
图6A示出针对根据优选实施例的样本和根据比较实施例的样本来测量在第一氮化物半导体层100与氧化铝层200之间的界面处的界面态密度的结果。根据该附图，与比较示例的样品相比，在根据优选实施例的样品中界面态减少得更多。这种趋势随着热处理温度变高而变得明显。
图6B示出根据优选实施例的样品和根据比较实施例的样品的BTI特性的测量结果。测量条件是在150℃的温度和10V的栅极电压下。在本发明的实施例和比较实施例的任何一个中，都使用在800℃的温度下热处理的样品。根据附图可见，根据本发明实施例的样品比根据比较实施例的样品具有更好的BTI特性。也就是，晶体管的阈值电压的移位量小。
第二实施例
图7是示出根据第二实施例的半导体器件所用的层结构的横截面图。除了第二氮化物半导体层102设置在衬底10与第一氮化物半导体层100之间以外，该层结构与第一实施例的层结构相同。在本实施例中，第一氮化物半导体层100为AlGaN层或AlInGaN层。第二氮化物半导体层102为GaN层。
同样在本实施例中，可以获得与第一实施例中相同的效果。
第三实施例
图8是示出根据第三实施例的半导体器件的配置的视图。该半导体器件具有HEMT(高电子迁移率晶体管)。HEMT通过使用图7所示的层结构形成。具体而言，第二氮化物半导体层102和第一氮化物半导体层100由彼此不同的具有电子亲和性的材料形成。相应地，第二氮化物半导体层102和第一氮化物半导体层100在界面处形成异质结。第一氮化物半导体层100用作对于两维电子气体的供给层，而第二氮化物半导体层102用作沟道层。
在第一氮化物半导体层100上方形成氧化铝层102。氧化铝层102包括界面层202和主体层204，并且用作HEMT的栅极绝缘膜。在氧化铝层200上方形成栅极电极210。例如通过溅射方法或CVD方法形成栅极电极210。
在第一氮化物半导体层100上方还形成源极电极222和漏极电极224。源极电极222和漏极电极224定位在栅极电极210的相对侧上。氧化铝层200不形成在第一氮化物半导体层100的其中定位源极电极222和漏极电极224的区域中。因此，源极电极222和漏极电极224直接连接到第一氮化物半导体层100。
从栅极电极210到漏极电极224的距离长于从栅极电极210到源极电极222的距离。这改善了栅极-漏极耐压。此外，在氧化铝层200的位于栅极电极210和漏极电极224之间的区域上方形成场板电极230。场板电极230例如处于与源极电极222相同的电势(例如，接地电势)。这进一步改善栅极-漏极耐压。
图9是示出制造图8所示半导体器件的方法的横截面图。首先，如图9A所示，制备衬底，其中在衬底10上方形成第二氮化物半导体102。然后，在第二氮化物半导体层102上方形成第一氮化物半导体层100。然后，在第一氮化物半导体层100上方形成界面层202和主体层204。其形成方法如针对第一实施例所描述的那样。
然后，在氧化铝层200上方形成作为栅极电极210的导电膜。例如通过使用溅射方法或CVD方法形成该导电膜。
然后，如图9B所示，在作为栅极电极210的导电膜上方形成抗蚀剂图案，并且通过使用抗蚀剂图案作为掩膜来选择性地去除导电膜。因而，形成栅极电极膜210。然后，去除抗蚀剂图案。然后，在栅极电极210上方且在氧化铝层200上方形成抗蚀剂图案，并且通过使用抗蚀剂图案作为掩膜来选择性地去除氧化铝层200。因而，从氧化铝层200露出将与源极电极222和漏极电极224连接的第一氮化物半导体层100的部分。随后，去除抗蚀剂图案。然而，栅极电极210和氧化铝层200的图案化方法以及步骤顺序并不限于上述的示例。
然后，在第一氮化物半导体层100上方、在氧化铝层200上方并且在栅极电极210上方形成导电膜，并且选择性地去除该导电膜。从而，形成源极电极222和漏极电极224。
根据本实施例，减少了作为栅极绝缘膜的氧化铝层200与第一氮化物半导体层100之间的界面态。相应地，改善了HEMT的例如BTI之类的特性。
第四实施例
图10是示出根据第四实施例的半导体器件的配置的横截面图。该半导体器件具有场效应晶体管。该晶体管通过使用图1所示的层结构而形成。在本实施例中，第一氮化物半导体层100包括例如GaN。
在第一氮化物半导体层100中形成源极区域232、漏极区域234和LDD区域236。这些区域中的每个区域例如通过将杂质引入到第一氮化物半导体层100中来形成。当源极区域232、漏极区域234和LDD区域236为N型时，杂质例如为Si，并且当它们为P型时，杂质例如为Mg。在平面图中，源极区域232和漏极区域234借助于氧化铝层200而彼此相对。
源极电极222连接到源极区域232，并且漏极电极224连接到漏极区域234。此外，栅极电极210和场板电极230形成在氧化铝层200上方。对于源极电极222、栅极电极210、场板电极230和漏极电极224的布局与图8所示示例中相同。
图11是示出制造图10所示半导体器件的方法的横截面图。首先，制备第三实施例中的图9B所示的结构。形成该结构的方法与第三实施例中相同。
然后，如图11A所示，形成抗蚀剂图案50并且通过使用抗蚀剂图案50和栅极电极210作为掩膜来将杂质注入到第一氮化物半导体层100中。从而，形成LDD区域236。
随后，如图11B所示，去除抗蚀剂图案50。然后，通过使用栅极电极210和氧化铝层200作为掩膜来将杂质注入到第一氮化物半导体层100中。从而，形成源极区域232和漏极区域234。
然后，形成源极电极222和漏极电极224。
根据本实施例，减少了作为栅极绝缘膜的氧化铝层200和第一氮化物半导体层100中的界面态。相应地，改善了场效应晶体管的例如BTI之类的特性。
尽管已经参照附图借助于优选实施例描述了本发明，但它们仅用于例示本发明，也可以采用除了上述以外的各种配置。

Claims (11)

1.一种半导体器件，包括：
含Ga的第一氮化物半导体层；以及
氧化铝层，与所述第一氮化物半导体层相接触地形成，其中
所述氧化铝层在界面区域中具有作为Al原子的四配位Al原子和六配位Al原子，所述四配位Al原子中的每个均由四个O原子包围，所述六配位Al原子中的每个均由六个O原子包围，所述界面区域定位在离相对于所述第一氮化物半导体层的界面1.5nm的区域中；并且
所述四配位Al原子基于所述Al原子的总数以大于等于30at％且小于50at％存在。
2.根据权利要求1所述的半导体器件，其中
所述第一氮化物半导体层为GaN层、AlGaN层或AlInGaN层。
3.根据权利要求1所述的半导体器件，其中
在所述界面区域中所述氧化铝层中的90at％或更多包括γ-Al2O3。
4.根据权利要求1所述的半导体器件，其中
所述氧化铝层具有作为所述界面区域的界面层和叠置在所述界面层上的主体层。
5.根据权利要求1所述的半导体器件，其中
所述第一氮化物半导体层在关于所述氧化铝层的所述界面处具有Ga氧化物。
6.根据权利要求1所述的半导体器件，其中
所述氧化铝层为栅极绝缘膜且具有形成在所述氧化铝层上的栅极它极。
7.根据权利要求6所述的半导体器件，其中
所述器件还具有第二氮化物半导体层，所述第二氮化物半导体层形成在所述第一氮化物半导体层下方并且与所述第一氮化物半导体层形成异质结。
8.根据权利要求7所述的半导体器件，其中
所述器件具有源极和漏极，所述源极和漏极形成到所述第一氮化物半导体层并且在平面图中在所述栅极绝缘膜的两侧上彼此相对。
9.一种制造半导体器件的方法，包括：
形成包括氧化铝的界面层；
在不含氧化剂的气氛中对所述界面层进行热处理；以及
在所述界面层上形成氧化铝层。
10.根据权利要求9所述的制造半导体器件的方法，其中所述界面层的厚度大于等于1nm且小于等于3nm。
11.根据权利要求9所述的制造半导体器件的方法，其中所述热处理的温度为大于等于500℃且小于等于1000℃。
CN201310008686.4A 2012-01-04 2013-01-04 半导体器件和制造半导体器件的方法 Expired - Fee Related CN103199103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012000164A JP2013140866A (ja) 2012-01-04 2012-01-04 半導体装置及び半導体装置の製造方法
JP2012-000164 2012-01-04

Publications (2)

Publication Number Publication Date
CN103199103A true CN103199103A (zh) 2013-07-10
CN103199103B CN103199103B (zh) 2017-11-10

Family

ID=48694134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310008686.4A Expired - Fee Related CN103199103B (zh) 2012-01-04 2013-01-04 半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (2) US8872234B2 (zh)
JP (1) JP2013140866A (zh)
CN (1) CN103199103B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104635457A (zh) * 2013-11-13 2015-05-20 佳能株式会社 显影剂承载构件、显影组件、处理盒和图像形成装置
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN109786256A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法
CN113823685A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法
CN113871477A (zh) * 2021-08-30 2021-12-31 瑶芯微电子科技(上海)有限公司 基于栅极场板和源极场板的双异质结hemt器件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6528366B2 (ja) 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
US11257676B2 (en) 2018-01-19 2022-02-22 Fuji Electric Co., Ltd. Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device
US11133408B2 (en) * 2019-08-06 2021-09-28 Iqe Plc Dielectric passivation for layered structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599960A (zh) * 2001-12-03 2005-03-23 克里公司 应变平衡的氮化物异质结晶体管及制造应变平衡的氮化物异质结晶体管的方法
US20060261370A1 (en) * 2005-05-19 2006-11-23 Raytheon Company Gallium nitride high electron mobility transistor structure
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304431B2 (ja) 2003-03-06 2009-07-29 住友電気工業株式会社 電界効果トランジスタの製造方法
JP4741792B2 (ja) 2003-12-18 2011-08-10 日本電気株式会社 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
JP4654439B2 (ja) * 2005-09-20 2011-03-23 国立大学法人豊橋技術科学大学 金属酸化物薄膜の形成方法
JP2007235000A (ja) 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
JP2008081659A (ja) * 2006-09-28 2008-04-10 Nippon Shokubai Co Ltd ポリアルキレングリコール類の製造方法
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010045308A (ja) * 2008-08-18 2010-02-25 Sharp Corp 半導体装置およびその製造方法、並びにｍｏｓ型電界効果トランジスタおよびその製造方法
JP5599089B2 (ja) * 2008-12-08 2014-10-01 住友化学株式会社 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599960A (zh) * 2001-12-03 2005-03-23 克里公司 应变平衡的氮化物异质结晶体管及制造应变平衡的氮化物异质结晶体管的方法
US20060261370A1 (en) * 2005-05-19 2006-11-23 Raytheon Company Gallium nitride high electron mobility transistor structure
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104635457A (zh) * 2013-11-13 2015-05-20 佳能株式会社 显影剂承载构件、显影组件、处理盒和图像形成装置
CN104635457B (zh) * 2013-11-13 2019-05-31 佳能株式会社 显影剂承载构件、显影组件、处理盒和图像形成装置
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN109786256A (zh) * 2019-01-17 2019-05-21 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
US11189696B2 (en) 2019-01-17 2021-11-30 The 13Th Research Institute Of China Electronics Method for preparing self-aligned surface channel field effect transistor and power device
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法
CN113823685A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法
CN113871477A (zh) * 2021-08-30 2021-12-31 瑶芯微电子科技(上海)有限公司 基于栅极场板和源极场板的双异质结hemt器件及其制备方法
CN113823685B (zh) * 2021-08-30 2024-08-20 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法

Also Published As

Publication number Publication date
US8872234B2 (en) 2014-10-28
CN103199103B (zh) 2017-11-10
US9362110B2 (en) 2016-06-07
JP2013140866A (ja) 2013-07-18
US20130168690A1 (en) 2013-07-04
US20140363982A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
CN103199103A (zh) 半导体器件和制造半导体器件的方法
Hashizume et al. State of the art on gate insulation and surface passivation for GaN-based power HEMTs
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
CN105938799B (zh) 半导体器件的制造方法和半导体器件
US12107156B2 (en) Semiconductor structure, HEMT structure and method of forming the same
US10084052B2 (en) Semiconductor device and method for manufacturing the same
TWI500149B (zh) 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體
US8247796B2 (en) Semiconductor device
CN106663634B (zh) 半导体器件及半导体器件的制造方法
US10964802B2 (en) Semiconductor device and method for manufacturing the same
TWI520341B (zh) ＧａＮ半導體裝置及其形成方法
CN108352324B (zh) 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
US20160079371A1 (en) Semiconductor device
Deng et al. Insight into the suppression mechanism of bulk traps in Al2O3 gate dielectric and its effect on threshold voltage instability in Al2O3/AlGaN/GaN metal-oxide-semiconductor high electron mobility transistors
CN110914961A (zh) 半导体装置
Nezu et al. Effect of Ultra‐Thin AlGaN Regrown Layer on the Electrical Properties of ZrO2/AlGaN/GaN Structures
Mistele et al. Engineering and impact of surface states on AlGaN/GaN-based hetero field effect transistors
Kambayashi et al. High Power Normally-Off GaN MOSFET
Meyer Surface passivation studies of aluminum gallium nitride/gallium nitride high electron mobility transistors
Abraham Engineering ohmic contacts to III-V, III-N, and 2D dichalcogenides: the impact of annealing and surface preparation on contact resistance
Meng High Mobility III-V Semiconductor Devices with Gate Dielectrics and Passivation Layers Grown by Atomic Layer Deposition
Khachariya A Path Towards GaN-Based Vertical Superjunction Devices
CN101878533A (zh) 具有受控电场的电子器件
Lee Atomic layer deposition Al2O3-passivated AlGaN/GaN high-electron-mobility transistors on Si (111) towards reliable high-speed electronics
He Improved performance of GaN metal-insulator-semiconductor high-electron-mobility transistors towards power applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171110

Termination date: 20200104

CF01 Termination of patent right due to non-payment of annual fee