CN101976583A - 极性驱动的动态片内终结 - Google Patents

极性驱动的动态片内终结 Download PDF

Info

Publication number
CN101976583A
CN101976583A CN201010267882XA CN201010267882A CN101976583A CN 101976583 A CN101976583 A CN 101976583A CN 201010267882X A CN201010267882X A CN 201010267882XA CN 201010267882 A CN201010267882 A CN 201010267882A CN 101976583 A CN101976583 A CN 101976583A
Authority
CN
China
Prior art keywords
odt
value
termination
integrated circuit
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010267882XA
Other languages
English (en)
Other versions
CN101976583B (zh
Inventor
C·考克斯
G·韦吉斯
H·法赫米
H·奥伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101976583A publication Critical patent/CN101976583A/zh
Application granted granted Critical
Publication of CN101976583B publication Critical patent/CN101976583B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Memory System (AREA)

Abstract

本发明的实施例在总体上涉及用于极性驱动的片内终结的系统、方法和设备。在一些实施例中，集成电路包括用于接收命令的输入/输出(I/O)电路以及用于接收一个或多个ODT信号的片内终结(ODT)管脚。该集成电路还可以包括耦合到ODT管脚的控制逻辑，所述控制逻辑用于至少部分实现在ODT管脚上复用ODT激活信号和ODT值选择信号，该控制逻辑还用于至少部分基于所述命令控制终结长度。描述并要求了其他实施例。

Description

极性驱动的动态片内终结
本申请为分案申请，其原申请是2008年5月5日进入中国国家阶段、国际申请日为2006年12月5日的国际专利申请PCT/US2006/046605，该原申请的中国国家申请号是200680041309.9，发明名称为“极性驱动的动态片内终结”。
技术领域
本发明的实施例在总体上涉及集成电路领域，更具体而言，涉及用于时间复用片内终结(on-die termination)的系统、方法和设备。
背景技术
诸如存储器件的集成电路的工作频率不断在提高。为了利用这些高频率，将计算系统设计成以类似的频率沿着其总线以及在系统部件之间传输信号。
在系统部件之间(例如在集成电路之间)以高频发送和接收数据时可能会遇到一些困难。总线的行为类似于传输线，阻抗失配会导致信号反射和干涉效应。可以利用终结电阻以通过匹配阻抗来使信号反射最小化，从而在互连上保持信号质量。
诸如双倍数据速率(DDR)动态随机存取存储器件(DRAM)的常规存储系统通常具有多点总线架构，用位于母板上的电阻器终结该总线架构。在其他常规的存储系统中，终结电阻位于集成电路上。
“片内终结(ODT)一词是指位于集成电路上的终结电阻。在常规系统中，在初始化计算系统的时候设置ODT的值。在初始化之后，可以用初始化期间设置的值激活ODT或使其无效。
附图说明
在附图中以举例的方式而非限制的方式示出了本发明的实施例，在附图中相同的附图标记表示相同的元件。
图1为示出根据本发明实施例实施的计算系统的选定方面的高级方框图；
图2为示出根据本发明实施例实施的计算系统的选定方面的方框图；
图3为示出根据本发明实施例的片内终结(ODT)激活和ODT值选择的选定方面的时序图；
图4A为示出根据本发明实施例的ODT控制逻辑的选定方面的图表；
图4B为示出根据本发明实施例的ODT控制逻辑的可选实例的选定方面的图表；
图5为示出根据本发明实施例的均衡存储系统内的终结的选定方面的方框图；
图6为示出用于从根据本发明实施例实施的具有ODT的存储器件中进行读取的方法的选定方面的流程图；
图7为示出用于对根据本发明实施例实施的具有ODT的存储器件进行写入的方法的选定方面的流程图；
图8A和8B为示出计算系统的选定方面的方框图。
具体实施方式
本发明的实施例在总体上涉及用于极性驱动的片内终结的系统、方法和设备。在实施例中，集成电路在第一个时钟期间在其ODT管脚处接收片内终结(ODT)激活信号。集成电路还在第二个时钟期间在其ODT管脚处接收ODT值选择信号。在一些实施例中，集成电路在内部控制终结的长度。例如，在一些实施例中，集成电路在内部确定何时使ODT无效。
图1为示出根据本发明实施例实施的计算系统的选定方面的高级方框图。计算系统100包括控制器102和两个存储器通道104。控制器102可以是适于至少部分地控制处理器(未示出)和一个或多个集成电路(例如存储器件)之间的信息传输的任何类型的控制器。在一些实施例中，控制器102为存储器控制器。控制器102包括片内终结(ODT)控制逻辑106。如下文进一步所述，在实施例中，ODT控制逻辑106为系统100中的一个或多个集成电路确定适当的ODT值。
存储器通道104包括存储器模块110，每个存储器模块例如具有两列存储器件(例如，每边一个)。存储器模块110可以基于沿一个边的两侧都具有手指的印刷电路板，以产生可以插入到另一电路板上的连接器中的双列直插存储模块(DIMM)，所述另一电路板承载系统的其他部件。模块110中为存储器件112。存储器件可以是商用型动态随机存取存储器(DRAM)，例如双倍数据速率(DDR)DRAM。在实施例中，每个模块110包括两列(例如模块的每侧上有一列)。寄存器114可以为相应的列接收和存储信息。
在实施例中，控制器102经由互连116与模块110耦合。互连116可以包括任意数量的数据线、地址线、芯片选择线和/或其他线。此外，存储器控制器102经由片内终结(ODT)线120与每一列耦合。在实施例中，ODT线120为存储器件112提供ODT激活信号。ODT激活信号是指为集成电路或一组集成电路激活ODT的信号。如下文进一步所述，ODT线120还可以为存储器件112提供ODT值选择信号。ODT值选择信号是指表示期望的ODT值的信号。在一些实施例中，ODT激活信号为整列的存储器件112激活ODT。类似地，在一些实施例中，ODT值选择信号为整列的存储器件112选择ODT值。在这种实施例中，可以将用于列内的存储器件的ODT管脚以菊花链方式连接到一起，从而将同样的ODT信号(例如ODT激活信号和ODT值选择信号)发送到列内的存储器件。
图1所示的存储器通道、存储器模块和存储器件的数量是示意性的。本发明的实施例可以具有不同数量的存储器通道、不同数量的存储器模块和/或不同数量的存储器件。此外，图1所示的拓扑和架构是示意性的。本发明的实施例可以具有不同的拓扑和/或不同的架构特征。
图2为示出根据本发明实施例实施的计算系统的选定方面的方框图。计算系统200包括通过互连220耦合到一起的存储器控制器210和存储器件230。在一些实施例中，存储器控制器210为用于计算系统200的芯片组的一部分，而存储器件230为用于计算系统200的存储子系统的一部分。存储器件230可以是诸如DDR3同步DRAM(SDRAM)的DRAM。例如，互连220宽泛地表示若干不同数据线、地址线、控制线等。
存储器控制器210包括输入/输出(I/O)电路212和ODT控制逻辑214。I/O电路212可以是适于跟存储器件230发送和接收信息(例如数据、ODT信号、地址等)的任何I/O电路。在一些实施例中，ODT控制逻辑214为存储器控制器210和/或存储器件230确定适当的ODT值。例如，ODT控制逻辑214在读取和写入操作期间都可以动态地为存储器控制器210和/或存储器件230确定适当的ODT值。以下在图4A和4B中进一步讨论ODT控制逻辑214。
存储器件230包括I/O电路232、终结电阻逻辑234和控制逻辑240。I/O电路232可以是适于跟存储器控制器210发送和接收信息(例如数据、ODT信号、地址等)的任何I/O电路。在一些实施例中，终结电阻逻辑234包括可以被选择性激活以便为I/O电路232动态提供多个终结电阻的多个终结脚。
存储器件230通过多个管脚耦合到互连220，所述多个管脚例如包括管脚236和238。术语“管脚”宽泛地指用于集成电路的电互连(例如集成电路上的焊盘或其他电接触)。为了易于描述，图2示出单个管脚236，但是要理解，通常使用多个管脚来传输数据、地址、命令(例如读取/写入管脚)等。在实施例中，管脚238为ODT管脚。ODT管脚是指在一些常规系统中接收ODT激活信号的管脚。
在实施例中，控制逻辑240使得能够在ODT管脚238上复用(例如时间复用)两个或更多个信号。例如，在一些实施例中，控制逻辑240使得能够在ODT管脚238上复用ODT激活信号和ODT值选择信号。在一些实施例中，控制逻辑240可以识别并锁存在ODT管脚238上复用的不同信号中的每一个。锁存器可以在限定的时间段(例如一定数目的时钟周期)内保持置位，以拒绝例如由控制器210造成的锁存器的状态复位。在限定的时间长度之后，控制逻辑240可以允许状态复位以将ODT管脚的控制返还给控制器210。
在一些实施例中，控制逻辑240包括ODT激活逻辑242和ODT值选择逻辑244。ODT激活逻辑242检测ODT管脚238上的ODT激活信号并响应于接收到ODT激活信号而激活终结电阻逻辑234。在一些实施例中，ODT激活逻辑242包括锁存器246。锁存器246识别并锁存在ODT管脚238上接收的ODT激活信号。锁存器246可以在其检测到ODT激活信号之后在限定的时间段内保持置位。例如，在一些实施例中，锁存器可以在其检测到ODT激活信号之后在两个时钟周期内保持置位。由于锁存器246在限定的时间长度内保持置位，所以可以在不使ODT激活信号复位的情况下在ODT管脚238上接收其他信号(例如ODT值选择信号)。在一些实施例中，锁存器246保持置位的时间段是可以配置的(例如，通过在寄存器中的值中设置一个值)。
在一些实施例中，存储器件230能够确定何时使其ODT无效(例如，何时使终结电阻逻辑234无效)。术语“终结长度”宽泛地指激活ODT的时间量。所示的ODT激活逻辑242的实施例包括终结长度控制逻辑250。终结长度(TL)控制逻辑250为终结电阻逻辑234所提供的ODT确定适当的终结长度。
在一些实施例中，TL控制逻辑250至少部分基于从控制器210接收的命令(例如，读取或写入命令)确定终结长度。例如，在一些实施例中，TL控制逻辑250对所接收的命令进行解码(或部分解码)并确定与命令相关联的突发长度(burst length)。TL控制逻辑250然后可以至少部分基于突发长度确定终结长度。例如，终结长度可以至少部分基于表达式：BL/M+N(其中BL为相关命令的突发长度)。在一些实施例中，M和N都等于2。在可选实施例中，终结长度可以基于不同的表达式且/或M和/或N的值可以不同。
在一些实施例中，TL控制逻辑250在终结长度期满之后使ODT无效。控制逻辑240然后可以将ODT的控制返回到控制器210。将ODT的控制返回到控制器210例如可以包括允许由控制器210对锁存器246和248进行置位/复位。
ODT值选择逻辑244检测ODT管脚238上的ODT值选择信号，然后(至少部分地)基于所接收的ODT值选择信号设置终结电阻逻辑234的电阻水平。在一些实施例中，例如在系统初始化期间分别用主要和辅助ODT值配置寄存器252和254。在这种实施例中，ODT值选择逻辑244基于所接收的ODT值选择信号从寄存器252或254中选择ODT值。例如，如果ODT值选择信号为高(在逻辑上)，那么ODT值选择逻辑244可以从寄存器252中选择值。类似地，如果ODT值选择信号为低，那么ODT值选择逻辑244可以从寄存器254中选择值。在一些实施例中，ODT值选择逻辑244包括锁存器248。锁存器248识别并锁存在ODT管脚238上接收到的ODT值选择信号。锁存器248可以在其检测到ODT值选择信号之后在限定的时间段内保持置位。
图3为示出根据本发明实施例的ODT激活和ODT值选择的选定方面的时序图。该时序图示出了用于具有2R/1R构造的存储系统的背对背写入(例如DIMM到DIMM)。第一次写入写到DIMM 1，Rank 1(D1/R1)，第二次写入写到D2/R1。如下文进一步所述，在一些实施例中，DRAM能够对它在其ODT管脚上接收的信号进行时间复用并在内部控制用于ODT的终结长度。
在一些实施例中，DRAM能够对其ODT管脚上的两个或更多个信号进行时间复用，因为其识别并锁存不同信号中的每一个。例如，参考302，D1/R1和D2/R1接收并识别ODT激活信号。D1/R1和D2/R1锁存所接收的ODT激活信号并在限定的时间长度内防止锁存器的复位。参考304，D1/R1和D2/R1在它们相应的ODT管脚上接收并锁存ODT值选择信号。在一些实施例中，如果ODT值选择信号为逻辑高，那么DRAM访问第一寄存器以获得ODT值(例如图2所示的寄存器252)。类似地，如果ODT值选择信号为逻辑低，那么DRAM访问第二寄存器以获得ODT值(例如图2所示的寄存器254)。于是，在T0处DRAM识别(并锁存)ODT激活信号，在T1处DRAM识别(并锁存)ODT值选择信号。利用如308所示的适当值激活用于每个DRAM的ODT。
在一些实施例中，DRAM(例如与D1/R1和/或D2/R2相关联的任何或所有DRAM)在内部控制终结长度。即，在一些实施例中，DRAM确定用于命令的终结长度，并随后在终结长度期满之后使ODT无效。在所示的实施例中，由用于每列存储器的内部ODT信号(例如306)示出ODT的内部控制。D1/R1中的DRAM在3161处使内部ODT无效，D2/R1中的存储器件在3162处使内部ODT无效。在一些实施例中，每个DRAM在使ODT无效之后释放ODT管脚的控制。例如，如果ODT管脚上的信号在T7处变高，那么DRAM识别出正在表明(assert)ODT激活信号。
如312所示，在T7处再次表明ODT激活信号。在一些实施例中，DRAM锁存ODT激活信号并在限定的时间段内防止该信号复位。可以在ODT管脚上复用两个或更多个信号，因为DRAM识别并锁存所接收的信号。例如，DRAM在T8处识别出在它们相应的ODT管脚上有ODT值选择信号(314)。在一些实施例中，在T15处，DRAM在内部控制终结长度并随后将ODT管脚的控制返回给(例如)存储器控制器(如318所示)。
本发明的实施例通过对在ODT管脚上接收的信号进行时间复用，在不向DRAM增加新管脚的情况下支持动态ODT。由于可以动态地选择用于每列存储器的ODT值，所以存储器通道的终结的平衡得到了改善。例如，图3示出至D1/R1和D2/R1的背对背写入。在存储器控制器正在向D1/R1写入时将用于D1/R1的ODT值动态设置成60欧姆(3081)，在存储器控制器正在向D2/R1写入时将其动态设置成20欧姆(3101)。类似地，在存储器控制器正在向D1/R1写入时将用于D2/R1的ODT值动态设置成20欧姆(3082)，在存储器控制器正在向D2/R1写入时将其动态设置成60欧姆(3102)。
图4A为示出根据本发明实施例的ODT控制逻辑的选定方面的图表。根据本发明的实施例，表400中示出的ODT控制逻辑可以由存储器控制器来使用以动态设置适当的ODT值。应该理解的是，出于示例性的目的选择图4所示的构造和值。与图4所示的构造和值相比，本发明的实施例可以具有不同的构造和/或具有不同的值。在所示的实施例中，存储系统包括两个双列直插存储模块(DIMM)，其被表示为DIMM 1和DIMM 2。DIMM 1具有两列存储器件，而DIMM 2具有一列存储器件。表400中的每一行示出了命令以及与该命令相关联的ODT值。以行402为例，如果存储器控制器向DIMM 1，Rank 1(D1/R1)发出写入命令，那么就将控制器的终结设置成无限大(例如，关闭)，且用于D1/R1的ODT值为120欧姆。此外，用于D1/R2的ODT值为无限大，D2/R1被设置成20欧姆。表400中其余的行示出根据本发明实施例的用于针对DIMM和Rank的各种组合的读写命令的适当ODT值的实例。
图4B为示出根据本发明实施例的ODT控制逻辑的可选实例的选定方面的图表。表410示出一个实例，其中存储器控制器动态地控制用于各自具有两个DIMM的两个存储器通道的ODT。用于第一存储器通道的ODT值由412和414所示。用于第二存储器通道的ODT值由416和418所示。应该理解的是，出于示例性的目的选择图4B所示的构造和/或值。本发明的实施例可以包括不同的构造和/或不同的ODT值。
图5为示出根据本发明实施例的均衡存储系统内的终结的选定方面的方框图。存储系统500包括存储模块(例如DIMM)512和514。模块512包括列516-518，模块514包括列520。于是，存储系统500具有2R/1R构造。应该理解的是，所示的构造仅仅是出于示例性的目的，本发明的实施例可以具有很宽范围的构造。所示的每一列包括多个存储器件(例如DRAM)。在一些实施例中，每个存储器件包括保持第一ODT值的第一寄存器和保持第二ODT值的第二寄存器。给定列中的存储器件可以在它们相应的寄存器中存储相同的值。于是，列516中的所有存储器件例如可以由它们相应的第一寄存器中的第一ODT值和它们相应的第二寄存器中的第二ODT值来配置。
在实施例中，将列516和518中的存储器件配置成在第一寄存器中存储120欧姆的ODT值并在第二寄存器中存储40欧姆的ODT值。将列520中的存储器件配置成在第一寄存器中存储120欧姆的值并在第二寄存器中存储20欧姆的值。在这种实施例中，模块512或模块514的有效电阻可以看起来基本等于20欧姆。应该理解的是，在实践中，本发明的实施例可以包括很宽范围的构造和/或很宽范围的ODT值。
图6为示出从根据本发明实施例实施的具有ODT的存储器件中进行读取的方法的选定方面的流程图。在602初始化计算系统。初始化计算系统可以包括引导系统、从低功率状态为系统加电、使系统(或系统一部分)复位等。
参考过程方框604，对计算系统的存储器的多个方面进行初始化。在一些实施例中，计算系统的基本输入/输出系统(BIOS)管理初始化的多个方面。在其他实施例中，计算系统的存储器控制器管理初始化过程的多个方面。初始化过程可以包括在存储系统内的每个存储器件的一个或多个寄存器中设置ODT值。例如，对于每个存储器件，可以在第一寄存器中设置第一ODT值，在第二寄存器中设置第二ODT值。
初始化过程之后，计算系统可以从存储系统读取数据或向存储系统写入数据，如606所示。如果存储器控制器发出写命令(610)，那么如612所示该流程在图7中继续。或者，如果存储器控制器发出读命令，那么该流程在608处继续。在一些实施例中，可以在从一列存储器读取数据之前将存储器控制器的ODT设置为适当的值，如609所示。在所示的实例中，有两列(分别由614和620表示)，并且可以将读命令引导到任何一列。为了易于描述，图6所示的流程沿着将读命令引导到列2的情形进行。于是，分别如616和618所示，可以(但不是必须)使用于列1的ODT失效，使得列1没有终结。应该理解的是，用于从列1进行读取的流程可以基本上类似于用于从列2进行读取的流程。
参考过程方框622，存储器控制器(或其他集成电路)表明ODT激活信号。在一些实施例中，存储器控制器至少部分基于ODT控制逻辑(例如图2所示的ODT控制逻辑214)表明ODT激活信号。列2的存储器件检测到表明了ODT激活信号。在一些实施例中，每个存储器件包括控制逻辑(例如图2所示的控制逻辑240)，以检测ODT管脚上的ODT激活信号。存储器件中的控制逻辑可以在限定的时间段内锁存ODT激活信号，在该时间段内拒绝锁存器的状态复位。
参考过程方框624，存储器控制器选择用于列2中的存储器件的ODT值。例如，存储器控制器可以向列2中的每个存储器件发送ODT值选择信号。或者，存储器控制器可以向列2发送ODT值选择信号，列2又可以将该信号分配给该列内的每个存储器件。存储器件可以在它们相应的ODT管脚上接收ODT值选择信号。于是，在一些实施例中，在ODT管脚上对ODT激活信号和ODT值选择信号进行时间复用。
响应于接收到ODT激活信号和ODT值选择信号，存储器件可以提供适当水平的终结。在一些实施例中，存储器件可以在内部(例如使用图2所示的TL控制逻辑250)控制终结长度，然后将ODT控制返回给控制器。随后，存储器控制器可以从列2读取数据突发。参考过程方框626，完成读取突发(read burst)。在一些实施例中，存储器件允许在限定的时间段之后将它们的内部控制逻辑的状态(例如ODT激活状态和/或选定的ODT值)复位。存储器件使ODT无效，如628所示。
图7为示出向根据本发明实施例实施的具有ODT的存储器件进行写入的方法的选定方面的流程图。参考过程方框702，对系统进行初始化。初始化计算系统可以包括引导系统、从低功率状态为系统加电、使系统(或系统的一部分)复位等。在一些实施例中，可以在向一列存储器写入数据之前使存储器控制器的ODT无效。在可选实施例中，可以在向该列存储器写入数据之前将存储器控制器的ODT设置为适当的值。
为了易于描述，图7所示的实施例包括分别如附图标记706和720所示的两列。然而，应该理解的是，本发明的实施例可以具有更多列的存储器或更少列的存储器。为了易于描述，以下描述与对列1进行写入相关的流程。应该理解的是，用于对列2进行写入的流程可以基本与用于对列1进行写入的流程相同。
参考过程方框708，存储器控制器确定是否激活用于列2的ODT。例如，存储器控制器可以实施ODT控制逻辑以判断是否以及何时激活用于一列或多列存储器的ODT。如果存储器控制器决定不使用ODT，那么其可以使用于列2的ODT无效，如710所示。
或者，如712所示，存储器控制器可以通过表明ODT激活信号来为激活用于列2中的每个存储器件的ODT。在一些实施例中，列2内的每个存储器件包括控制逻辑，以识别并锁存可以在每个存储器件的ODT管脚上接收的ODT激活信号。控制逻辑可以在限定的时间段内防止锁存器复位，从而可以在ODT管脚上复用两个或更多个信号。
参考过程方框714，存储器控制器选择用于列2中的存储器件的ODT值。在一些实施例中，存储器控制器至少部分基于ODT控制逻辑(例如参见图4A和4B)进行选择。存储器控制器可以在发送ODT激活信号的同一根线上表明ODT值选择信号。列2中的每个存储器件都可以在接收到ODT值选择信号时识别并锁存它。存储器件可以响应于接收ODT激活信号和ODT值选择信号激活适当水平的终结。在一些实施例中，存储器件在内部(使用例如如图2所示的TL控制逻辑250)控制终结长度，然后将ODT的控制返回给控制器。
存储器控制器可以在存储器件已经激活适当水平的终结之后向列2写入数据(例如在写入突发(write burst)中)。参考过程方框716，完成写入突发。在一些实施例中，在限定的时间段之后，存储器件将复位ODT激活状态的控制返回给控制器。参考过程方框718，存储器件使ODT激活信号无效。过程方框722-732示出了用于对列2进行写入的流程的多个方面。未对该流程进行进一步的详细描述，因为其基本上与用于对列1进行写入的流程相同。
图8A和8B为分别示出计算系统800和900的选定方面的方框图。计算系统800包括与互连820耦合的处理器810。在一些实施例中，可以互换地使用术语处理器和中央处理单元(CPU)。在一个实施例中，处理器810是可以从Santa Clara，California的Intel Corporation获得的
Figure BSA00000250229900111
系列处理器中的处理器。在可选实施例中，可以使用其他处理器。在另一个可选实施例中，处理器810可以包括多个处理器内核。
在一个实施例中，芯片830是芯片组的部件。互连820可以是点到点互连，或者其可以连接到(例如芯片组的)两个或更多个芯片。芯片830包括可以与主系统存储器(例如如图1所示)耦合的存储器控制器840。在可选实施例中，存储器控制器840可以与处理器810位于同一芯片上，如图8B所示。
存储系统844可以为计算系统800(和计算系统900)提供主存储器。在一些实施例中，存储系统844内的每个存储器件846包括控制逻辑848。控制逻辑848使得存储器件846能够在例如ODT管脚上复用两个或更多个信号。此外，存储器控制器840可以包括ODT控制逻辑842。在一些实施例中，ODT控制逻辑842使得存储器控制器840能够为存储系统844中的存储器件确定适当的ODT值。
输入/输出(I/O)控制器850控制处理器810和一个或多个I/O接口(例如有线或无线网络接口)和/或I/O装置之间的数据流。例如，在所示的实施例中，I/O控制器850控制处理器810和无线发射机和接收机860之间的数据流。在可选实施例中，可以将存储器控制器840和I/O控制器850集成到单个控制器中。
也可以作为用于存储机器可执行指令的机器可读介质来提供本发明实施例的元件。该机器可读介质可以包括，但不限于闪速存储器、光盘、光盘只读存储器(CD-ROM)、数字多用/视频盘(DVD)ROM、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、传播介质或其他种类的适于存储电子指令的机器可读介质。例如，可以将本发明的实施例作为计算机程序下载，可以经由通信链路(例如调制解调器或网络连接)通过包含在载波或其他传播介质中的数据信号将该计算机程序从远程计算机(例如服务器)传输到请求计算机(例如客户机)。
应当理解的是，在本申请中通篇提到的“一个实施例”或“实施例”表示在本发明的至少一个实施例中包括结合实施例描述的特定特征、结构或特点。因此，要强调且应当理解的是，在本申请的各个部分中两次或更多次提到“实施例”或“一个实施例”或“可选实施例”未必都是指同一个实施例。此外，如果适当，可以在本发明的一个或多个实施例中组合特定的特征、结构或特点。
类似地，应当理解的是，在对本发明实施例的上述描述中，为了使公开内容更流畅简洁以有助于理解本发明各方面中的一个或多个方面，有时将各个特征组合在单个实施例、图或其描述中。然而，不应将这种公开方法视为反映这样的意图，即所要求保护的主题要求比明确记载在每一个权利要求中的特征更多的特征。相反，如所附权利要求书所反映的那样，本发明的各方面体现在少于单个上述公开的实施例的所有特征上。于是，在此将详细说明所附的权利要求书明确地并入到该详细说明中。

Claims (20)

1.一种集成电路，包括：
输入/输出(I/O)电路，其用于接收命令；
片内终结(ODT)管脚，其用于接收一个或多个ODT信号；以及
耦合到所述ODT管脚的控制逻辑，所述控制逻辑用于至少部分实现在所述ODT管脚上复用ODT激活信号和ODT值选择信号，所述控制逻辑还用于至少部分基于所述命令控制终结长度。
2.根据权利要求1所述的集成电路，还包括：
与所述控制逻辑和所述I/O电路耦合的终结电阻电路，所述终结电阻电路用于为所述I/O电路动态地提供主要ODT电阻和辅助ODT电阻中的一个。
3.根据权利要求2所述的集成电路，其中所述控制逻辑包括：
ODT激活逻辑，其用于在第一时钟期间检测所述ODT管脚上的ODT激活信号；以及
ODT值选择逻辑，其用于在第二时钟期间检测所述ODT管脚上的ODT值选择信号并至少部分基于所述ODT值选择信号选择第一ODT值和第二ODT值中的一个。
4.根据权利要求3所述的集成电路，其中所述ODT激活逻辑还用于对所述命令进行解码并至少部分地基于所述命令确定终结长度。
5.根据权利要求3所述的集成电路，还包括：
第一寄存器，其用于包含所述主要ODT值；以及
第二寄存器，其用于包含所述辅助ODT值。
6.根据权利要求5所述的集成电路，其中所述ODT值选择逻辑用于：
如果所述ODT值选择信号为逻辑1，则从所述第一寄存器选择所述主要ODT值；并且
如果所述ODT值选择信号为逻辑0，则从所述第二寄存器选择所述辅助ODT值。
7.根据权利要求2所述的集成电路，其中所述命令包括相关的突发长度(BL)，此外其中用于至少部分基于所述命令控制所述终结长度的所述控制逻辑包括：
用于至少部分基于所述突发长度(BL)确定所述终结长度的控制逻辑。
8.根据权利要求7所述的集成电路，其中用于至少部分基于所述突发长度(BL)确定所述终结长度的所述控制逻辑包括：
用于至少部分基于表达式(BL/M)+N确定所述终结长度的控制逻辑。
9.根据权利要求8所述的集成电路，其中M和N等于2。
10.根据权利要求1所述的集成电路，其中所述集成电路包括存储器件。
11.一种方法，包括：
在第一时钟在集成电路的输入/输出(I/O)电路上接收命令；
在所述第一时钟在所述集成电路的片内终结(ODT)管脚上接收ODT激活信号；
在第二时钟在所述集成电路的所述ODT管脚上接收ODT值选择信号；
至少部分基于来自外部控制器的命令确定终结长度；以及
在基本上等于所述终结长度的时间段内为所述I/O电路提供终结电阻。
12.根据权利要求11所述的方法，其中所述第二时钟在所述第一时钟之后。
13.根据权利要求11所述的方法，还包括：
至少部分地响应于接收所述ODT值选择信号来选择ODT值。
14.根据权利要求13所述的方法，其中至少部分地响应于接收所述ODT值选择信号来选择所述ODT值包括：
如果所述ODT值选择信号为逻辑1，则选择主要ODT值；以及
如果所述ODT值选择信号为逻辑0，则选择辅助ODT值。
15.根据权利要求11所述的方法，其中至少部分基于来自所述外部控制器的所述命令确定所述终结长度包括：
对所述命令进行解码；
确定与所述命令相关联的突发长度(BL)；以及
至少部分基于与所述命令相关联的突发长度确定所述终结长度。
16.根据权利要求15所述的方法，其中至少部分基于与所述命令相关联的突发长度确定所述终结长度包括：
至少部分基于所述表达式(BL/M)+N确定所述终结长度。
17.根据权利要求11所述的方法，其中在所述第一时钟在所述集成电路的ODT管脚上接收所述ODT激活信号还包括：
在预定的时间段内防止所述ODT激活信号的状态复位，以允许在所述ODT管脚上对信号进行时间复用。
18.一种系统，包括：
耦合到互连的第一集成电路；以及
经由所述互连耦合到所述第一集成电路的第二集成电路，所述第二集成电路包括：
用于接收命令的输入/输出电路；
片内终结管脚；以及
耦合到所述ODT管脚的控制逻辑，所述控制逻辑用于至少部分实现在所述ODT管脚上复用ODT激活信号和ODT值选择信号，所述控制逻辑还用于至少部分基于所述命令控制终结长度。
19.根据权利要求18所述的系统，其中所述控制逻辑包括：
ODT激活逻辑，其用于在第一时钟期间检测所述ODT管脚上的ODT激活信号；以及
ODT值选择逻辑，其用于在第二时钟期间检测所述ODT管脚上的ODT值选择信号并至少部分基于所述ODT值选择信号选择主要ODT值和辅助ODT值中的一个。
20.根据权利要求19所述的系统，其中所述控制逻辑用于在预定的时间段内防止所述ODT激活信号的状态复位，以实现在所述ODT管脚上对信号进行时间复用。
CN201010267882.XA 2005-12-07 2006-12-05 极性驱动的动态片内终结 Expired - Fee Related CN101976583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/296,950 2005-12-07
US11/296,950 US7372293B2 (en) 2005-12-07 2005-12-07 Polarity driven dynamic on-die termination

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800413099A Division CN101300638B (zh) 2005-12-07 2006-12-05 极性驱动的动态片内终结

Publications (2)

Publication Number Publication Date
CN101976583A true CN101976583A (zh) 2011-02-16
CN101976583B CN101976583B (zh) 2014-04-09

Family

ID=38118068

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010267882.XA Expired - Fee Related CN101976583B (zh) 2005-12-07 2006-12-05 极性驱动的动态片内终结
CN2006800413099A Expired - Fee Related CN101300638B (zh) 2005-12-07 2006-12-05 极性驱动的动态片内终结

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006800413099A Expired - Fee Related CN101300638B (zh) 2005-12-07 2006-12-05 极性驱动的动态片内终结

Country Status (7)

Country Link
US (1) US7372293B2 (zh)
KR (1) KR100951091B1 (zh)
CN (2) CN101976583B (zh)
DE (1) DE112006003224B4 (zh)
GB (1) GB2446318B (zh)
TW (1) TWI346284B (zh)
WO (1) WO2007081461A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
JP5019573B2 (ja) 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
GB2452271A (en) * 2007-08-29 2009-03-04 Wolfson Microelectronics Plc Reducing pin count on an integrated circuit
US7944726B2 (en) * 2008-09-30 2011-05-17 Intel Corporation Low power termination for memory modules
US8843722B2 (en) 2010-01-25 2014-09-23 Hewlett-Packard Development Company, L.P. Reset dampener
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
US8274308B2 (en) * 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination
US9153296B2 (en) 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US8312258B2 (en) * 2010-07-22 2012-11-13 Intel Corporation Providing platform independent memory logic
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
KR101853874B1 (ko) 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
US8379457B1 (en) 2012-01-26 2013-02-19 Stec, Inc. Auto calibration of storage memory controller
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system
US10199084B2 (en) * 2016-03-28 2019-02-05 Intel Corporation Techniques to use chip select signals for a dual in-line memory module
KR102646905B1 (ko) * 2016-07-21 2024-03-12 삼성전자주식회사 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템
US10340022B2 (en) 2017-05-16 2019-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory
KR102471160B1 (ko) 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10068648B1 (en) 2017-08-30 2018-09-04 Micron Technology, Inc. Distributed mode registers in memory devices
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
US10565151B2 (en) 2017-11-09 2020-02-18 Micron Technology, Inc. Memory devices and systems with parallel impedance adjustment circuitry and methods for operating the same
US10692560B2 (en) 2018-06-06 2020-06-23 Intel Corporation Periodic calibrations during memory device self refresh
CN112783824A (zh) * 2019-11-07 2021-05-11 安徽寒武纪信息科技有限公司 一种存储器以及包括该存储器的设备
EP4266310A3 (en) * 2022-04-20 2023-11-08 Samsung Electronics Co., Ltd. Semiconductor die for controlling on-die-termination of another semiconductor die, and semiconductor devices including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642740B2 (en) * 2000-09-15 2003-11-04 Samsung Electronics Co., Ltd. Programmable termination circuit and method
US20030218477A1 (en) * 2002-05-24 2003-11-27 Samsung Electronics Co., Ltd. Circuit and method for controlling on-die signal termination
CN1519853A (zh) * 2002-11-20 2004-08-11 ���ǵ�����ʽ���� 用于降低单片直流电流的片上终接电路、方法及存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US7102200B2 (en) * 2001-09-04 2006-09-05 Intel Corporation On-die termination resistor with analog compensation
US6754132B2 (en) * 2001-10-19 2004-06-22 Samsung Electronics Co., Ltd. Devices and methods for controlling active termination resistors in a memory system
US6981089B2 (en) * 2001-12-31 2005-12-27 Intel Corporation Memory bus termination with memory unit having termination control
JP2004021916A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp データバス
KR100502408B1 (ko) * 2002-06-21 2005-07-19 삼성전자주식회사 액티브 터미네이션을 내장한 메모리 장치의 파워-업시퀀스를 제어하는 메모리 시스템과 그 파워-업 및 초기화방법
US7509560B2 (en) * 2003-12-29 2009-03-24 Intel Corporation Mechanism for adjacent-symbol error correction and detection
US7516281B2 (en) * 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US20070046308A1 (en) * 2005-08-26 2007-03-01 Ronald Baker Test modes for a semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642740B2 (en) * 2000-09-15 2003-11-04 Samsung Electronics Co., Ltd. Programmable termination circuit and method
US20030218477A1 (en) * 2002-05-24 2003-11-27 Samsung Electronics Co., Ltd. Circuit and method for controlling on-die signal termination
CN1519853A (zh) * 2002-11-20 2004-08-11 ���ǵ�����ʽ���� 用于降低单片直流电流的片上终接电路、方法及存储系统

Also Published As

Publication number Publication date
CN101300638A (zh) 2008-11-05
DE112006003224T5 (de) 2008-09-25
KR100951091B1 (ko) 2010-04-05
TWI346284B (en) 2011-08-01
WO2007081461A3 (en) 2007-10-11
GB0806384D0 (en) 2008-05-14
WO2007081461A2 (en) 2007-07-19
CN101976583B (zh) 2014-04-09
TW200825734A (en) 2008-06-16
US7372293B2 (en) 2008-05-13
GB2446318B (en) 2009-07-15
KR20080068905A (ko) 2008-07-24
GB2446318A (en) 2008-08-06
US20070126463A1 (en) 2007-06-07
DE112006003224B4 (de) 2015-02-26
CN101300638B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101300638B (zh) 极性驱动的动态片内终结
CN101341475B (zh) 时分复用动态片内端接
US7342411B2 (en) Dynamic on-die termination launch latency reduction
KR100932806B1 (ko) 바이트 레인마다의 동적 온-다이(ｏｎ－ｄｉｅ) 종단
CN104981872B (zh) 存储系统
US7433992B2 (en) Command controlling different operations in different chips
US8713249B2 (en) Configurable memory controller/memory module communication system
US10747703B2 (en) Memory with alternative command interfaces
US20100030934A1 (en) Bus Termination System and Method
KR20050083955A (ko) 온 모듈 레지스터를 통한 액티브 터미네이션 제어
CN101300557A (zh) 具有上下存储器芯片的存储器系统
CN110659228B (zh) 存储器系统以及用于访问存储器系统的方法
JP6182528B2 (ja) 構成コマンドを伝えるためのメモリシステム及び方法
JP2008503802A (ja) 高速メモリモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

Termination date: 20211205