CN112783824A - 一种存储器以及包括该存储器的设备 - Google Patents

一种存储器以及包括该存储器的设备 Download PDF

Info

Publication number
CN112783824A
CN112783824A CN201911083454.9A CN201911083454A CN112783824A CN 112783824 A CN112783824 A CN 112783824A CN 201911083454 A CN201911083454 A CN 201911083454A CN 112783824 A CN112783824 A CN 112783824A
Authority
CN
China
Prior art keywords
target
odt
memory
die
termination resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911083454.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Cambricon Information Technology Co Ltd
Original Assignee
Anhui Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Cambricon Information Technology Co Ltd filed Critical Anhui Cambricon Information Technology Co Ltd
Priority to CN201911083454.9A priority Critical patent/CN112783824A/zh
Priority to US17/622,365 priority patent/US20220365708A1/en
Priority to PCT/CN2020/126820 priority patent/WO2021088933A1/zh
Priority to EP20885722.7A priority patent/EP4057153A4/en
Priority to KR1020217042298A priority patent/KR20220012332A/ko
Publication of CN112783824A publication Critical patent/CN112783824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开涉及一种存储器以及包括该存储器的设备。该存储器可以包括在组合处理装置中，该组合处理装置还可以包括计算装置、通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。存储装置分别与计算装置和其他处理装置连接，用于存储计算装置和其他处理装置的数据。本公开的方案能够广泛地应用于各种数据存储领域中。

Description

一种存储器以及包括该存储器的设备
技术领域
本公开涉及存储器领域，更具体地，涉及DDR存储器领域。
背景技术
在低功耗双重数据比率(Low Power Dual Data Rate，LPDDR4)的终端电阻(ODT，On-die Termination，)控制方法中,具有唯一的操作方式,即是在写入时被访问的管芯(Die)以及在读取时被访问的片上系统(SOC)可以选择打开ODT或关闭ODT。
而在LPDDR5的ODT控制方法中,具有更有弹性的操作方式,即是在写入时,不论是被访问的管芯或是不被访问的管芯,都可以选择打开ODT或是关闭ODT。这个弹性操作方式的主要原因是:随着LPDDR5的操作速度逐渐提升到6.4Gbps,信号的完整度(SI，SignalIntegrity),以及信号传递在信道上的质量逐渐产生衰退,因此为了得到较好的信号质量，LPPDR发展出在双管芯的架构下,可以针对被访问以及不被访问的管芯,分别选择打开ODT以及关闭ODT,并且可以设定不同的ODT值。不过这个看似解决写入过程信号质量的操作方式,存在如下的缺陷：在从写入转换成读取的过程中,无法将不被访问的管芯关闭ODT,因此往往会因而影响到读取过程的信号质量。最终的设定方式则会因为这个缺陷无法使用最佳信号质量的ODT设定值，这导致信号质量不佳,操作速度无法提升。
发明内容
本公开的一个目的在于解决现有技术中无法继续提升存储器中数据存取速度的缺陷。
根据本公开的第一方面，提供一种存储器，包括：两个管芯D1，D2，每个管芯包括终端电阻ODT1，ODT2，所述两个管芯D1，D2之间设置有通信路径；其中，所述两个管芯中的一个为目标管芯T-D，该目标管芯T-D的终端电阻ODT1，ODT2为目标终端电阻T-ODT，另一个为非目标管芯NT-D，该非目标管芯NT-D的终端电阻OTD2，ODT1为非目标终端电阻NT-ODT，所述目标管芯T-D的工作模式包括读模式和写模式；所述目标管芯T-D通过所述通信路径向所述非目标管芯NT-D发送通知信号，以将所述目标管芯T-D的工作模式通知给所述非目标管芯NT-D。
根据本公开的第二方面，提供一种封装体，包括如上所述的存储器，其中，所述通信路径设置在所述封装体内部，直接连接所述管芯D1，D2。
根据本公开的第三发明，提供一种封装体，包括如上所述的存储器，其中，所述封装体外部设置有外部端子，所述通信路径通过所述外部端子连接所述管芯D1，D2。
根据本公开的第四方面，提供一种处理器系统，包括处理器芯片以及如上所述的存储器，所述处理器芯片与所述管芯D1，D2相连接，其中，所述处理器芯片根据所述目标管芯T-D的工作模式的不同而设置所述目标终端电阻T-ODT、所述非目标终端电阻NT-ODT的电阻值，和/或所述处理器芯片的终端电阻。
根据本公开第五方面，提供一种板卡，其包括：如上所述的存储器；或者包括如上所述的封装体；或者包括如上所述的处理器系统。
根据本公开第六方面，提供一种电子设备，包括：如上所述的存储器；或者包括如上所述的封装体；或者包括如上所述的处理器系统；或者包括如上所述的板卡。
根据本公开的第七方面，还提供一种在存储器上执行的存储方法，所述存储器包括两个管芯D1，D2，每个管芯包括终端电阻ODT1，ODT2，所述两个管芯D1，D2之间设置有通信路径；其中，所述两个管芯中的一个为目标管芯T-D，该目标管芯T-D的终端电阻ODT1，ODT2为目标终端电阻T-ODT，另一个为非目标管芯NT-D，该非目标管芯NT-D的终端电阻OTD2，ODT1为非目标终端电阻NT-ODT，所述目标管芯T-D的工作模式包括读模式和写模式；所述方法包括：通过所述通信路径向所述非目标管芯NT-D发送通知信号，以将所述目标管芯NT-D的工作模式通知给所述非目标管芯NT-D。
本公开提供的技术方案的一个有益效果在于能够提升存储器的数据传输速度率。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：
图1a示出了传统的LPDDR5存储器在读模式时的基本构造示意图。
图1b示出了传统的LPDDR5存储器在写模式时的基本构造示意图。
图2a示出了根据本公开的LPDDR5规范(Item#1854.99A)中写模式的时序图。
图2b示出了根据本公开的LPDDR5规范(Item#1854.99A)中读模式的时序图。
图3示出了根据本公开的一个方面的存储器的示意图。
图4示出了根据本公开一个实施方式的通信路径的示意图。
图5示出了根据本公开的另一个实施方式的通信路径的示意图。
图6示出了根据本公开的另一个实施方式的存储器的示意图。
图7示出了根据本公开一个实施方式的发送通知信号的简单时序图。
图8示出了根据本公开另一个实施方式的处理器系统的示意性框图。
图9示出了根据本公开另一个方面的在存储器上执行的存储方法的流程图。
图10为根据本公开一个方面的组合处理装置的示意图。
具体实施方式
下面将结合本披露实施例中的附图，对本披露实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本披露一部分实施例，而不是全部的实施例。基于本披露中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本披露保护的范围。
应当理解，本披露的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本披露的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本披露说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本披露。如在本披露说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本披露说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
图1a示出了传统的LPDDR5存储器在读模式时的基本构造示意图。
在图1a中，管芯D1处于工作状态，例如处于读模式下，由此可以将管芯D1称为目标管芯T-D；而管芯D2处于非工作状态，由此可以将管芯D2称为非目标管芯NT-D。SoC相应地也处于工作状态。需要理解的是，目标管芯T-D和非目标管芯NT-D是可以发生变化的，这里将管芯D1表示为目标管芯T-D，将管芯D2表示为非目标管芯NT-D仅仅是出于示例的原因，而不对管芯D1和D2的功能进行任何限定。
在图1a所示的读模式下，目标管芯T-D中的接收端子Rx1处于非工作状态，而发射端子Tx1处于工作状态。在图1a中，为了方便理解和阅读，将处于非工作状态的输入端子和输出端子设置为灰色表示。
片上系统SoC中的发射端子Txs处于非工作状态，而SoC中的接收端子Rxs处于工作状态。
在非目标管芯NT-D中，其发射端子Tx2和接收端子Rx2均处于非工作状态。
进一步如图1a所示，在读模式下，目标管芯T-D中的终端电阻(在此称为T-ODT)被断开(也可以被理解为该终端电阻具有无限大的电阻值)，而片上系统SoC中的SoC-ODT处于工作状态。
图1b示出了传统的LPDDR5存储器在写模式时的基本构造示意图。
在图1b中，管芯D1处于工作状态，例如处于写模式下，由此我们仍将管芯D1称为目标管芯T-D；而管芯D2处于非工作状态，由此我们仍将管芯D2称为非目标管芯NT-D。SoC相应地也处于工作状态。
在图1b所示的写模式下，目标管芯T-D中的接收端子Rx1处于工作状态，而发射端子Tx1处于非工作状态。在图1b中，为了方便理解和阅读，也将处于非工作状态的输入端子和输出端子设置为灰色表示。
片上系统SoC中的发射端子Txs处于工作状态，而SoC中的接收端子Rxs处于非工作状态。
在非目标管芯NT-D中，其发射端子Tx2和接收端子Rx2均处于非工作状态。
进一步如图1b所示，在写模式下，目标管芯T-D中的终端电阻(在此称为T-ODT)被闭合起来，而片上系统SoC中的SoC-ODT被断开而处于非工作状态。
从图1a和图1b中可以看出，非目标管芯NT-D由于并不能直接获知目标管芯T-D的工作模式，其非目标终端电阻NT-ODT并未随着目标管芯T-D的工作模式的不同而发生变化，即无论目标管芯T-D处于读模式还是处于写模式，非目标管芯NT-D的非目标终端电阻NT-ODT并未发生变化。
图2a示出了根据本公开的LPDDR5规范(Item#1854.99A)中写模式的时序图。
在图2a中(也可以参见LPDDR5规范的Item#1854.99A的图164)，在非目标ODT被使能的模式中，ODT时序(ODTLon和ODTLoff)在写命令之后参考到WL，并且在tODTon.max时隙中可以更新目标管芯中的ODT值。在写操作之后，目标ODT值应当在tODToff.max时隙中恢复到预设的非目标ODT值。
图2b示出了根据本公开的LPDDR5规范(Item#1854.99A)中读模式的时序图。
在图2b中(也可以参见LPDDR5规范的Item#1854.99A的图165)，在非目标ODT被使能的模式中，ODT时序(ODTLoff_RD/RD_DQ/RDQS)在读命令之后参考到RL，并且在tODT_RDoff,max时隙中可以禁用目标管芯中的ODT值。在读操作之后，被禁用的ODT应当在tODT_RDon,max时隙中恢复到预定的非目标ODT值。
在上面的图2a和图2b中，ODT_Rank0可以表示目标管芯T-D的目标终端电阻T-ODT，而ODT_Rank1可以表示非目标管芯NT-D的非目标终端电阻NT-ODT。在后文中将对其进行进一步的描述。
从图1a，图1b，图2a和图2b中可以看到，在LPDDR5的规范中(Item#1854.99A)，非目标管芯NT-D中的非目标终端电阻NT-ODT始终处于激活状态，这种情况下，在低速数据传输时影响并不大，但是随着数据传输速率提升，非目标管芯NT-D中非目标终端电阻NT-ODT的影响逐渐增大。此外，在现有规范中，目标管芯T-D对于非目标管芯NT-D也不产生任何影响，非目标管芯NT-D也不能直接获取到目标管芯T-D的工作状态。
图3示出了根据本公开的一个方面的存储器的示意图。
如图3所示，根据本公开的一个方面，提供一种存储器，该存储器包括两个管芯D1和D2，管芯D1和D2分别包括终端电阻ODT1和ODT2。
在图3中，两个管芯中的一个为目标管芯T-D(例如管芯D1为目标管芯)，该目标管芯T-D的终端电阻ODT1为目标终端电阻T-ODT，另一个为非目标管芯NT-D(例如管芯D2为非目标管芯NT-D)，该非目标管芯NT-D的终端电阻OTD2为非目标终端电阻NT-ODT，所述目标管芯T-D的工作模式可以包括读模式和写模式。
在图3中，两个管芯D1(在图2中还表示为T-D)和D2(在图2中还表示为NT-D)之间可以设置有通信路径，目标管芯T-D可以通过该通信路径向非目标管芯NT-D发送通知信号，以将目标管芯T-D的工作模式通知给非目标管芯NT-D。
在图1a和图1b所示的结构中，目标管芯T-D和非目标管芯NT-D处于隔离状态，目标管芯T-D的工作模式发生变化时，该目标管芯并不会通知非目标管芯NT-D，非目标管芯NT-D也并不知晓目标管芯T-D工作模式的变化，由此，目标管芯T-D与非目标管芯NT-D之间也不能形成很好的配合。
而在图3所示的结构中，目标管芯T-D与非目标管芯之间存在通信路径，从而当目标管芯T-D的通过模式发生变化之后，目标管芯T-D可以通过该通信路径向非目标管芯NT-D发送通知信号，从而将目标管芯T-D的工作模式通知给非目标管芯NT-D，以便非目标管芯NT-D进行相应的设置。
图3中还示例性地示出了SoC芯片，该SoC芯片中包含SoC终端电阻SoC-ODT，该SoC芯片与所述管芯D1，D2相连接，其中，所述SoC-ODT根据所述工作模式的不同而被设置为具有不同的电阻值。需要理解的是，尽管图3中示出了SoC芯片，但可替换地，其也可以是CPU芯片，GPU芯片等任何有控制功能的处理单元。
结合图1a和图1b的描述，在读模式下，可以将目标管芯T-D中的终端电阻T-ODT设置为断开(无穷大)，在写模式下，可以将片上系统SoC的终端电阻SoC-ODT设置为断开(无穷大)。
根据本公开的一个实施方式，所述非目标管芯(NT-D)可以配置为，响应于从所述目标管芯T-D接收到所述通知信号，根据所述目标管芯T-D的工作模式的不同，而将所述非目标终端电阻NT-ODT设置为不同的电阻值。
下面结合附图详细描述上述的通信路径。
图4示出了根据本公开一个实施方式的通信路径的示意图。根据该实施方式，所述通信路径为单个双向通信路径。
如图4所示，在管芯D1和D2中可以分别设置有管脚Pin1和管脚Pin2，通过双向路径直接连接上述两个管脚Pin1和Pin2。这里，可以将该管脚Pin1表示为ODT_Ctrl_Rank0，而将管脚Pin2表示为ODT_Ctrl_Rank1，其表示可以通过该管脚发出通知信号或控制信号。
这样的有益效果在于，在包括管芯D1和D2的封装体中，无需在封装体外部增加新的连接点或端子，从而能够在现有管芯和规范的基础上做出较少的改动，进而降低成本。此外，通过上述实施方式，仅需要在原有的管芯中增加一个管脚，这件降低了对管芯就行修改的复杂度。
此外，单个双向通信路径有利于减少管脚数量，从而进一步减少制造工序，缩小芯片面积。
图5示出了根据本公开的另一个实施方式的通信路径的示意图。根据该实施方式，所述通信路径为两个反向的单向通信路径。
如图5所示，在管芯D1可以分别设置有管脚Pin1和管脚Pin3，在管芯D2中可以分别设置有管脚Pin2和管脚Pin4。一条通信路径可以从管脚Pin1连接到管脚Pin2，另一条通信路径可以从管脚Pin4连接到管脚Pin3。这里，可以将该管脚Pin1表示为ODT_Ctrl_Rank0，而将管脚Pin2表示为ODT_Ctrl_Rank1，其表示可以通过该管脚发出通知信号或控制信号。
这样的有益效果在于，在包括管芯D1和D2的封装体中，无需在封装体外部增加新的连接点或端子，从而能够在现有管芯和规范的基础上做出做少的改动，进而降低成本。
更进一步地，通过两条通信路径，可以将通知信号的发射和接收隔离开，减少或消除了信号之间可能存在的干扰或冲突。
图6示出了根据本公开的另一个实施方式的存储器的示意图。
如图6所示，图1-图5所示的存储器位于一个封装体中。在图6所示的实施方式中，为了便于解释起见，省略了片上系统SoC。
在该封装体中，管芯D1的管脚Pin1与该封装体外部的端子1相连接，管芯D2的管脚Pin2与该封装体外部的端子2相连接。端子1和2可以形成为该封装体外部的单独的连接端子，从而当端子1和2被连接起来的时候，可以形成完整的通信路径。
需要理解的是，图6中的设置仅仅是一个示例，封装体外部端子的也可以是其他数目，例如可以在该封装体外部设置一个端子，双向通信链路连接到该一个端子上。在另一个示例中，可以在封装体外部设置两个端子，从管芯D1到管芯D2的单向通信路径经过第一个端子，从管芯D2到管芯D1的单向通信路径经过第二个端子。
此外，类似于图4和图5，从管芯D1出发的管脚或者端子可以表示为ODT_Ctrl_Rank0，而从管芯D2出发的管脚或者端子可以表示为ODT_Ctrl_Rank1。
图3中并未如图1a和图1b中那样标明哪个发射端和接收端处于工作状态，哪个处于非工作状态，也未标注出哪个ODT被断开，但本领域技术人员需要理解的是，图3仅仅示出了一般的连接状况，部件具体的工作状态将在下文中进行详细描述。
该通知信号的类型可以有多种方式。根据本公开的一个实施方式，所述通知信号可以为阶跃信号，所述阶跃信号在读模式中发出，包括前阶跃沿和后阶跃沿，并且所述阶跃信号的前阶跃沿(例如上升沿)发生在读模式中数据传输开始之前，后阶跃沿(例如下降沿)发生在所述读模式中数据传输结束之后。
从图2a和图2b的时序图中可以看出，从一个模式切换到另一个模式，并在另一个模式中完成数据传输，需要经历多个时钟周期，如图2a所示，在时钟周期Ta2和Ta3之间进入WR模式，经过若干时钟周期之后，接下来，在时钟周期Td0和周期Te1之间，进行数据的传输。由此，只要在数据传输之前将非目标终端电阻NT-ODT设置为适合的电阻值，则就可以实现本公开所希望的有益效果。
图7示出了根据本公开一个实施方式的发送通知信号的简单时序图。
如图7所示，在ODT_Rank0的NT-ODT OFF(NT-ODT断开)时钟周期内，涵盖了DQ(15:0)中数据传输的整个周期，由此，在NT-ODT OFF的时钟周期开始之前，可以由管脚ODT_Ctrl_Rank0发送一个阶跃信号，在该阶跃信号的上升沿，通知非目标终端电阻NT-ODT设置为相应的电阻值。此后，ODT_Ctrl_Rank0可以在NT-ODT OFF时钟周期中保持高电平(或者可以保持低电平)。在NT-ODT OFF周期结束后，该阶跃信号从高电平跳变为低电平，由此可以将非目标终端电阻NT-ODT的电阻值恢复为之前的设置。
优选地，图7所示的阶跃信号可以发生在图2b的NT-ODT OFF时钟周期期间，在此期间，可以将NT-ODT关断，该NT-ODT OFF时钟周期结束之后，再将NT-ODT恢复到之前的设置。这样的有益效果在于，可以利用现有规范中的“NT-ODT OFF”时钟周期来设置该阶跃信号，对现有时序图的改动很小。
接下来，目标管芯T-D进入写模式，在此模式下，由于NT-ODT已恢复到之前的适当设置，因此在写模式下无需发出阶跃信号。
可选地，该阶跃信号可以在写模式下发出。该阶跃信号的上升沿可以在写模式的NT-ODT OFF时钟周期开始之前，下降沿在该写模式的NT-ODT OFF时钟周期开始之后，由此，可以在NT-ODT OFF时钟周期内，将NT-ODT的电阻值设置为所需的阈值，而在NT-ODT OFF时钟周期结束之后，可以将NT-ODT关断。
下面结合表格来详细描述非目标终端电阻NT-ODT，以及其他终端电阻的设置。
表1中示出了读模式下片上系统SoC的终端电阻SoC-ODT与非目标终端电阻NT-ODT的不同电阻值组合下数据传输的性能表现。可以理解的是，在读模式下，目标终端电阻T-ODT可以被断开(电阻值为无穷大)，或者该目标终端电阻T-ODT的电阻值被设置为足够大，使得目标终端电阻T-ODT的电阻值不低于所述非目标终端电阻NT-ODT的电阻值。
Figure BDA0002264651900000101
表1
在表1中，EW表示眼图宽度，DQ0-DQ7、DM10，RDQS_T分别表示相应的管脚。从表1中可以看出，在读模式下，当SoC-ODT为48ohm，非目标终端电阻NT-ODT被断开时，平均的眼图宽度为67.58ps；当Soc-ODT为60ohm，非目标终端电阻NT-ODT为120ohm时，平均的眼图宽度为67.02ps；当Soc-ODT为80ohm，非目标终端电阻NT-ODT为80ohm时，平均的眼图宽度为64.09ps；当Soc-ODT为120ohm，非目标终端电阻NT-ODT为60ohm时，平均的眼图宽度为60.01ps；而当Soc-ODT被断开，非目标终端电阻NT-ODT为48ohm时，平均的眼图宽度为30.89ps。
从表1中可以看出，在读模式，目标终端电阻T-ODT被设置为断开的情况下，SoC-ODT相对于非目标终端电阻NT-ODT的比值越小，则其信号完整度(SI)或者信号品质越好，而当SoC-ODT的电阻值逐渐变大，而非目标终端电阻NT-ODT的电阻值逐渐变小时，则信号品质会逐渐劣化，直到当SoC-ODT被断开后，信号品质才严重恶化。
另一方面，从表1中可以看出，在读模式下，非目标终端电阻NT-ODT的电阻值可以设置为不小于60ohm，在此情况下，信号品质虽然有所劣化，但劣化程度仍然处于可接受的范围。优选情况下，在读模式下，非目标终端电阻(NT-ODT)可以被断开，也就是其电阻值处于无限大。
表2中示出了写模式下目标管芯T-D的目标终端电阻T-ODT与非目标终端电阻NT-ODT的不同电阻值组合下数据传输的性能表现。可以理解的是，在写模式下，SoC终端电阻SoC-ODT可以被断开(电阻值为无穷大)，或者该SoC终端电阻SoC-ODT的电阻值被设置为足够大。
Figure BDA0002264651900000111
Figure BDA0002264651900000121
表2
从表2中可以看出，在写模式下，当T-ODT为48ohm，非目标终端电阻NT-ODT被断开时，平均的眼图宽度为64.97ps；当目标终端电阻T-ODT为60ohm，非目标终端电阻NT-ODT为120ohm时，平均的眼图宽度为69.85ps；当目标终端电阻T-ODT为80ohm，非目标终端电阻NT-ODT为80ohm时，平均的眼图宽度为71.13ps；当目标终端电阻T-ODT为120ohm，非目标终端电阻NT-ODT为60ohm时，平均的眼图宽度为79.99ps；而当目标终端电阻T-ODT被断开，非目标终端电阻NT-ODT为48ohm时，平均的眼图宽度为89.21ps。
从表2中可以看出，在写模式，SoC终端电阻SoC-ODT被设置为断开的情况下，目标终端电阻T-ODT相对于非目标终端电阻NT-ODT的比值越小，则其信号完整度(SI)或者信号品质越差，而当目标终端电阻T-ODT的电阻值逐渐变大，而非目标终端电阻NT-ODT的电阻值逐渐变小时，则信号品质会逐渐变好；当目标终端电阻T-ODT被断开，而非目标终端电阻NT-ODT为48ohm时，信号品质成为最佳。
另一方面，从表2中可以看出，在写模式下，所述非目标终端电阻NT-ODT的电阻值可以被设置为不大于120ohm。在此情况下，信号品质虽然并非最佳，但仍然处于可接受的范围。由此，优选地，在写模式下，将目标终端电阻T-ODT设置为断开。
而对于所述非目标终端电阻NT-ODT，其电阻值被设置为多种情况，例如可以是240/N ohm中的任意一个，其中N为2-10中的任意一个整数，即该非目标终端电阻的电阻值可以为120ohm，80ohm，60ohm，48ohm，40ohm，34ohm，30ohm，27ohm或者24ohm等。
需要理解的是，上面的电阻值仅仅是一种实例，本领域技术人员可以采用上述电阻值区间内的其他电阻值。
表3示出了根据本公开一个实施方式的目标终端电阻T-ODT，非目标终端电阻NT-ODT和Soc终端电阻SoC-ODT的电阻值对比。
Figure BDA0002264651900000122
Figure BDA0002264651900000131
表3
从表1、表2和表3中可以看出，目标管芯T-D的目标终端电阻T-ODT无论在读模式还是写模式下，优选地均可以设置为足够大，更优选地可以设置为断开；非目标终端电阻NT-ODT在读模式下可以设置为足够大，优选地可以设置为断开，而在写模式下，可以设置为较小，优选地可以设置为48ohm；SoC终端电阻SoC-ODT在读模式下可以设置为较小，优选地可以设置为48ohm，而在写模式下可以设置为足够大，优选可以设置为断开。
根据本公开的一个实施方式，所述通知信号在所述目标管芯T-D开始转换工作模式之后，在所述工作模式中传输数据之前发送。换言之，根据本公开的上述实施方式，无论是对于读模式还是写模式，通知信号从目标管芯T-D向非目标管芯NT-D的传送至少需要在读模式或者写模式中数据传输开始之前，这样非目标管芯NT-D才能在数据传输之前完成相应的设置，从而有利于读模式或者写模式中数据的传输。可以理解的是，目标管芯T-D的目标终端电阻T-ODT和非目标管芯NT-D的非目标终端电阻NT-ODT是可以切换的，因此，优选地，为了便于元器件的批量制造，可以统一地将管芯中的终端电阻设置为一个固定的值(例如48ohm)，然后通过开关的断开和闭合来控制T-ODT以及NT-ODT的电阻值，例如开关断开时为无穷大，开关闭合时为例如为48ohm。
此外，还需要理解的是，48ohm仅仅是一个示例性的电阻值，本领域技术人员可以采用任何其他适合或者LPDDR5规范中规定的电阻值。
根据本公开的另一个实施方式，该存储器可以进一步包括模式寄存器MR(在图中未示出)，所述模式寄存器中存储有参数列表，以使得所述存储器能够根据所述参数列表来设置至少所述两个管芯D1，D2。
该参数列表例如可以包括不同工作模式时终端电阻应当处的状态，处于不同状态时电阻值的大小等等，各个时钟信号下应当发生的事件等等。该模式寄存器可以设置在包括管芯D1和管芯D2的存储器中，也可以设置在每个管芯中。
根据本公开的另一个实施方式，上述的存储器可以进一步包括存储器控制器，所述存储器控制器与所述两个管芯D1和D2相连接，配置为控制所述目标管芯T-D的目标终端电阻T-ODT的电阻值。可选地，所述控制器可以进一步配置为控制所述非目标管芯NT-D的非目标终端电阻NT-ODT的电阻值。
在此实施方式中，可以通过外部的存储器控制器来控制目标管芯T-D以及其中的目标终端电阻T-ODT。该存储器控制器也可以控制非目标管芯NT-D以及其非目标终端电阻NT-ODT，这有利于在通信路径发生故障时形成可靠的备份。
该存储器控制器可以是单独的，也可以集成在外部的处理器芯片中，例如可以集成在CPU芯片，GPU芯片或者SoC芯片中。
上面所描述的存储器，可以是低功耗双重数据速率存储器LPDDR，也可以是其他任何满足此架构的其他存储器。在存储器为LPDDR存储的情况下，该存储器控制可以为DDR控制器。
图8示出了根据本公开另一个实施方式的处理器系统的示意性框图。
如图8所示，本公开还提供一种处理器系统，包括处理器芯片以及上面所述的存储器，所述处理器芯片与所述管芯D1，D2相连接，其中，所述处理器芯片根据所述目标管芯T-D的工作模式的不同而设置所述目标终端电阻T-ODT、所述非目标终端电阻NT-ODT的电阻值，和/或所述处理器芯片的终端电阻。
上述的处理器芯片可以包括CPU芯片，GPU芯片或SoC芯片等。
根据本公开的一个实施方式，在读模式下，该所述处理器芯片的终端电阻被设置为不大于120ohm。
根据本公开的一个实施方式，所述处理器系统被设置为240/N，其中N为2-10之间的整数。
根据本公开的一个实施方式，其中，在所述写模式下，所述处理器系统的终端电阻被设置为断开。
本公开还提供一种板卡，包括：上面所述的存储器；或者包括上面所述的封装体；或者包括上面所述的处理器系统。
本公开还提供一种电子设备，包括：上面所述的存储器；或者包括上面所述的封装体；或者包括上面所述的处理器系统；或者包括上面所述的板卡。
图9示出了根据本公开另一个方面的在存储器上执行的存储方法的流程图。
如图9所示，所述存储器可以包括两个管芯D1和D2，每个管芯包括终端电阻ODT1和ODT2，两个管芯D1，D2之间设置有通信路径；其中，两个管芯中的一个为目标管芯T-D，该目标管芯T-D的终端电阻ODT1，ODT2为目标终端电阻T-ODT，另一个为非目标管芯NT-D，该非目标管芯NT-D的终端电阻OTD2，ODT1为非目标终端电阻NT-ODT，所述目标终端电阻T-D的工作模式包括读模式和写模式；所述方法可以包括：
在操作S910，通过通信路径向所述非目标管芯NT-D发送通知信号，以将所述目标管芯NT-D的工作模式通知给所述非目标管芯NT-D。
根据本公开的另一个实施方式，上述存储方法还可以包括：在操作S920，在所述非目标管芯NT-D响应于从所述目标管芯T-D接收到所述通知信号，根据所述目标管芯T-D的工作模式的不同，而将所述非目标终端电阻NT-ODT设置为不同的电阻值。
本公开的存储方法的其他操作步骤可以结合上面图1a-图8的描述来得到，这里将不再赘述。
图10还公开了一种组合处理装置1000，以描述本公开的存储器的一种特定应用场景。该组合处理装置1000包括计算装置1002，通用互联接口1004，其他处理装置1006和存储装置1008，该存储装置可以是或者可以包括上文中描述的存储器。计算装置与其他处理装置进行交互，共同完成用户指定的操作。
其他处理装置，包括中央处理器CPU、图形处理器GPU、神经网络处理器等通用/专用处理器中的一种或以上的处理器类型。其他处理装置所包括的处理器数量不做限制。其他处理装置作为机器学习运算装置与外部数据和控制的接口，包括数据搬运，完成对本机器学习运算装置的开启、停止等基本控制；其他处理装置也可以和机器学习运算装置协作共同完成运算任务。
通用互联接口，用于在计算装置(包括例如机器学习运算装置)与其他处理装置间传输数据和控制指令。该计算装置从其他处理装置中获取所需的输入数据，写入该计算装置片上的存储装置；可以从其他处理装置中获取控制指令，写入计算装置片上的控制缓存；也可以读取计算装置的存储模块中的数据并传输给其他处理装置。
存储装置1008分别与所述计算装置和所述其他处理装置连接。存储装置1008用于保存在所述计算装置和所述其他处理装置的数据，尤其适用于所需要运算的数据在本计算装置或其他处理装置的内部存储中无法全部保存的数据。
该组合处理装置可以作为手机、机器人、无人机、视频监控设备等设备的SOC片上系统，有效降低控制部分的核心面积，提高处理速度，降低整体功耗。此情况时，该组合处理装置的通用互联接口与设备的某些部件相连接。某些部件譬如摄像头，显示器，鼠标，键盘，网卡，wifi接口。
在一些实施例里，本披露还公开了一种芯片，其包括了上述存储装置或组合处理装置。
在一些实施例里，本披露还公开了一种芯片封装结构，其包括了上述芯片。
在一些实施例里，本披露还公开了一种电子设备或装置，其包括了本公开所描述的存储器。
电子设备或装置包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。
所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本披露并不受所描述的动作顺序的限制，因为依据本披露，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本披露所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本披露所提供的几个实施例中，应该理解到，所披露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、光学、声学、磁性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本披露各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。
所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，当本披露的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本披露各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本披露实施例进行了详细介绍，本文中应用了具体个例对本披露的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本披露的方法及其核心思想；同时，对于本领域的一般技术人员，依据本披露的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本披露的限制。
根据以下条款，可以更清楚地理解本公开的内容。
条款A1.一种存储器，包括：
两个管芯(D1，D2)，每个管芯包括终端电阻(ODT1，ODT2)，所述两个管芯(D1，D2)之间设置有通信路径；
其中，
所述两个管芯中的一个为目标管芯(T-D)，该目标管芯(T-D)的终端电阻(ODT1，ODT2)为目标终端电阻(T-ODT)，另一个为非目标管芯(NT-D)，该非目标管芯(NT-D)的终端电阻(OTD2，ODT1)为非目标终端电阻(NT-ODT)，所述目标管芯(T-D)的工作模式包括读模式和写模式；
所述目标管芯(T-D)通过所述通信路径向所述非目标管芯(NT-D)发送通知信号，以将所述目标管芯(T-D)的工作模式通知给所述非目标管芯(NT-D)。
条款A2.根据条款A1所述的存储器，其中，所述非目标管芯(NT-D)配置为，响应于从所述目标管芯(T-D)接收到所述通知信号，根据所述目标管芯(T-D)的工作模式的不同，而将所述非目标终端电阻(NT-ODT)设置为不同的电阻值。
条款A3.根据条款A1或A2所述的存储器，其中，所述通知信号为阶跃信号，包括前阶跃沿和后阶跃沿，所述阶跃信号在读模式中发出，并且所述阶跃信号的前阶跃沿发生在所述目标管芯(T-D)读模式中数据传输开始之前，后阶跃沿发生在所述目标管芯(T-D)读模式中数据传输结束之后。
条款A4.根据条款A1-A3中任意一项所述的存储器，其中，所述目标终端电阻(T-ODT)的电阻值被设置为不低于所述非目标终端电阻(NT-ODT)的电阻值。
条款A5.根据条款A1-A4中任意一项所述的存储器，其中，所述目标终端电阻(T-ODT)被断开。
条款A6.根据条款A1-A5中任意一项所述的存储器，其中，在所述读模式下，所述非目标终端电阻(NT-ODT)的电阻值被设置为不小于60ohm。
条款A7.根据条款A1-A6中任意一项所述的存储器，其中，在所述读模式下，所述非目标终端电阻(NT-ODT)被设置为断开。
条款A8.根据条款A1-A7中任意一项所述的存储器，其中，在所述写模式下，所述非目标终端电阻(NT-ODT)的电阻值被设置为不大于120ohm。
条款A9.根据条款A1-A8中任意一项所述的存储器，其中，所述非目标终端电阻(NT-ODT)的电阻值被设置为240/N ohm中的任意一个，其中N为2-10中的任意一个整数。
条款A10.根据条款A1-A9中任意一项所述的存储器，其中，所述通信路径为单个双向通信路径。
条款A11.根据条款A1-A10中任意一项所述的存储器，其中，所述通信路径为两个反向的单向通信路径。
条款A12.根据条款A1-A11中任意一项所述的存储器，进一步包括模式寄存器(MR)，所述模式寄存器中存储有参数列表，以使得所述存储器能够根据所述参数列表来设置至少所述两个管芯(D1，D2)。
条款A13.根据条款A1-A12中任意一项所述的存储器，进一步包括存储器控制器，所述存储器控制器与所述两个管芯(D1，D2)相连接，配置为控制所述目标管芯(T-D)的目标终端电阻(T-ODT)的电阻值。
条款A14.根据条款A1-A13中任意一项所述的存储器，其中，所述控制器进一步配置为控制所述非目标管芯(NT-D)的非目标终端电阻(NT-ODT)的电阻值。
条款A15.根据条款A1-A14中任意一项所述的存储器，其中，所述存储器为低功耗双重数据速率存储器LPDDR。
条款A16.一种封装体，包括根据条款A1-A15中任意一项所述的存储器，其中，所述通信路径设置在所述封装体内部，直接连接所述管芯(D1，D2)。
条款A17.一种封装体，包括根据条款A1-A15中任意一项所述的存储器，其中，所述封装体外部设置有外部端子，所述通信路径通过所述外部端子连接所述管芯(D1，D2)。
条款A18.一种处理器系统，包括处理器芯片以及根据条款A1-A15中任意一项所述的存储器，所述处理器芯片与所述管芯(D1，D2)相连接，其中，所述处理器芯片根据所述目标管芯(T-D)的工作模式的不同而设置所述目标终端电阻(T-ODT)、所述非目标终端电阻(NT-ODT)的电阻值，和/或所述处理器芯片的终端电阻。
条款A19.根据条款A18所述的处理器系统，其中，所述处理器芯片包括CPU芯片，GPU芯片或SoC芯片。
条款A20.根据条款A18或A19所述的处理器系统，其中，在读模式下，所述所述处理器芯片的终端电阻被设置为不大于120ohm。
条款A21.根据条款A18-A20所述的处理器系统，其中，所述处理器系统被设置为240/N，其中N为2-10之间的整数。
条款A22.根据条款A18-A21所述的处理器系统，其中，在所述写模式下，所述处理器系统的终端电阻被设置为断开。
条款A23.一种板卡，包括：
如条款A1-A15中任意一项所述存储器；或者
如条款A16或A17所述的封装体；或者
如条款A19-A23中任意一项所述的处理器系统。
条款A24.一种电子设备，包括：
如条款A1-A15中任意一项所述存储器；或者
如条款A16或A17所述的封装体；或者
如条款A18-A22中任意一项所述的处理器系统；或者
如条款A23所述的板卡。
条款A25.一种在存储器上执行的存储方法，所述存储器包括两个管芯(D1，D2)，每个管芯包括终端电阻(ODT1，ODT2)，所述两个管芯(D1，D2)之间设置有通信路径；其中，所述两个管芯中的一个为目标管芯(T-D)，该目标管芯(T-D)的终端电阻(ODT1，ODT2)为目标终端电阻(T-ODT)，另一个为非目标管芯(NT-D)，该非目标管芯(NT-D)的终端电阻(OTD2，ODT1)为非目标终端电阻(NT-ODT)，所述目标管芯(T-D)的工作模式包括读模式和写模式；
所述方法包括：
通过所述通信路径向所述非目标管芯(NT-D)发送通知信号，以将所述目标管芯(NT-D)的工作模式通知给所述非目标管芯(NT-D)。
条款A26.根据条款A25所述的存储方法，其中，在所述非目标管芯(NT-D)响应于从所述目标管芯(T-D)接收到所述通知信号，根据所述目标管芯(T-D)的工作模式的不同，而将所述非目标终端电阻(NT-ODT)设置为不同的电阻值。
条款A27.根据条款A25或A26所述的存储方法，其中，所述通知信号为阶跃信号，包括前阶跃沿和后阶跃沿，所述阶跃信号在读模式中发出，并且所述阶跃信号的前阶跃沿发生在所述目标管芯(T-D)读模式中数据传输开始之前，后阶跃沿发生在所述目标管芯(T-D)读模式中数据传输结束之后。
条款A28.根据条款A25至A27中任意一项所述的存储方法，其中，将所述目标终端电阻(T-ODT)的电阻值设置为不低于所述非目标终端电阻(NT-ODT)的电阻值。
条款A29.根据条款A25至A28中任意一项所述的存储方法，其中，将所述目标终端电阻(T-ODT)断开。
条款A30.根据条款A25至A29中任意一项所述的存储方法，其中，在所述读模式下，将所述非目标终端电阻(NT-ODT)的电阻值设置为不小于60ohm。
条款A31.根据条款A25至A30中任意一项所述的存储方法，其中，在所述读模式下，将所述非目标终端电阻(NT-ODT)设置为断开。
条款A32.根据条款A25至A31中任意一项所述的存储方法，其中，在所述写模式下，将所述非目标终端电阻(NT-ODT)的电阻值设置为不大于120ohm。
条款A33.根据条款A25至A32中任意一项所述的存储方法，其中，将所述非目标终端电阻(NT-ODT)的电阻值设置为240/N ohm中的任意一个，其中N为2-10中的任意一个整数。
条款A34.根据条款A25至A33中任意一项所述的存储方法，其中，所述通信路径为单个双向通信路径。
条款A35.根据条款A25至A34中任意一项所述的存储方法，其中，所述通信路径为两个反向的单向通信路径。
条款A36.根据条款A25至A35中任意一项所述的存储方法，所述存储器进一步包括模式寄存器(MR)，所述模式寄存器中存储有参数列表，以使得能够根据所述参数列表来设置至少所述两个管芯(D1，D2)。
条款A37.根据条款A25至A36中任意一项所述的存储方法，进一步包括通过与所述两个管芯(D1，D2)相连接的存储器控制器来控制所述目标管芯(T-D)的目标终端电阻(T-ODT)的电阻值。
条款A38.根据条款A25至A37中任意一项所述的存储方法，其中，进一步包括，通过所述控制器来控制所述非目标管芯(NT-D)的非目标终端电阻(NT-ODT)的电阻值。
条款A39.根据条款A25至A38中任意一项所述的存储方法，其中，所述存储器为低功耗双重数据速率存储器LPDDR。

Claims (39)

1.一种存储器，包括：
两个管芯(D1，D2)，每个管芯包括终端电阻(ODT1，ODT2)，所述两个管芯(D1，D2)之间设置有通信路径；
其中，
所述两个管芯中的一个为目标管芯(T-D)，该目标管芯(T-D)的终端电阻(ODT1，ODT2)为目标终端电阻(T-ODT)，另一个为非目标管芯(NT-D)，该非目标管芯(NT-D)的终端电阻(OTD2，ODT1)为非目标终端电阻(NT-ODT)，所述目标管芯(T-D)的工作模式包括读模式和写模式；
所述目标管芯(T-D)通过所述通信路径向所述非目标管芯(NT-D)发送通知信号，以将所述目标管芯(T-D)的工作模式通知给所述非目标管芯(NT-D)。
2.根据权利要求1所述的存储器，其中，所述非目标管芯(NT-D)配置为，响应于从所述目标管芯(T-D)接收到所述通知信号，根据所述目标管芯(T-D)的工作模式的不同，而将所述非目标终端电阻(NT-ODT)设置为不同的电阻值。
3.根据权利要求1或2所述的存储器，其中，所述通知信号为阶跃信号，包括前阶跃沿和后阶跃沿，所述阶跃信号在读模式中发出，并且所述阶跃信号的前阶跃沿发生在所述目标管芯(T-D)读模式中数据传输开始之前，后阶跃沿发生在所述目标管芯(T-D)读模式中数据传输结束之后。
4.根据权利要求1-3中任意一项所述的存储器，其中，所述目标终端电阻(T-ODT)的电阻值被设置为不低于所述非目标终端电阻(NT-ODT)的电阻值。
5.根据权利要求4所述的存储器，其中，所述目标终端电阻(T-ODT)被断开。
6.根据权利要求1-5中任意一项所述的存储器，其中，在所述读模式下，所述非目标终端电阻(NT-ODT)的电阻值被设置为不小于60ohm。
7.根据权利要求6所述的存储器，其中，在所述读模式下，所述非目标终端电阻(NT-ODT)被设置为断开。
8.根据权利要求1-5中任意一项所述的存储器，其中，在所述写模式下，所述非目标终端电阻(NT-ODT)的电阻值被设置为不大于120ohm。
9.根据权利要求8所述的存储器，其中，所述非目标终端电阻(NT-ODT)的电阻值被设置为240/N ohm中的任意一个，其中N为2-10中的任意一个整数。
10.根据权利要求1-9中任意一项所述的存储器，其中，所述通信路径为单个双向通信路径。
11.根据权利要求1-9中任意一项所述的存储器，其中，所述通信路径为两个反向的单向通信路径。
12.根据权利要求1-11中任意一项所述的存储器，进一步包括模式寄存器(MR)，所述模式寄存器中存储有参数列表，以使得所述存储器能够根据所述参数列表来设置至少所述两个管芯(D1，D2)。
13.根据权利要求1-12中任意一项所述的存储器，进一步包括存储器控制器，所述存储器控制器与所述两个管芯(D1，D2)相连接，配置为控制所述目标管芯(T-D)的目标终端电阻(T-ODT)的电阻值。
14.根据权利要求13所述的存储器，其中，所述控制器进一步配置为控制所述非目标管芯(NT-D)的非目标终端电阻(NT-ODT)的电阻值。
15.根据权利要求1-14中任意一项所述的存储器，其中，所述存储器为低功耗双重数据速率存储器LPDDR。
16.一种封装体，包括如权利要求1-15中任意一项所述的存储器，其中，所述通信路径设置在所述封装体内部，直接连接所述管芯(D1，D2)。
17.一种封装体，包括如权利要求1-15中任意一项所述的存储器，其中，所述封装体外部设置有外部端子，所述通信路径通过所述外部端子连接所述管芯(D1，D2)。
18.一种处理器系统，包括处理器芯片以及如权利要求1-15中任意一项所述的存储器，所述处理器芯片与所述管芯(D1，D2)相连接，其中，所述处理器芯片根据所述目标管芯(T-D)的工作模式的不同而设置所述目标终端电阻(T-ODT)、所述非目标终端电阻(NT-ODT)的电阻值，和/或所述处理器芯片的终端电阻。
19.根据权利要求18所述的处理器系统，其中，所述处理器芯片包括CPU芯片，GPU芯片或SoC芯片。
20.根据权利要求18所述的处理器系统，其中，在读模式下，所述所述处理器芯片的终端电阻被设置为不大于120ohm。
21.根据权利要求20所述的处理器系统，其中，所述处理器系统被设置为240/N，其中N为2-10之间的整数。
22.根据权利要求18-21中任意一项所述的处理器系统，其中，在所述写模式下，所述处理器系统的终端电阻被设置为断开。
23.一种板卡，包括：
如权利要求1-15中任意一项所述存储器；或者
如权利要求16或17所述的封装体；或者
如权利要求19-23中任意一项所述的处理器系统。
24.一种电子设备，包括：
如权利要求1-15中任意一项所述存储器；或者
如权利要求16或17所述的封装体；或者
如权利要求18-22中任意一项所述的处理器系统；或者
如权利要求23所述的板卡。
25.一种在存储器上执行的存储方法，所述存储器包括两个管芯(D1，D2)，每个管芯包括终端电阻(ODT1，ODT2)，所述两个管芯(D1，D2)之间设置有通信路径；其中，所述两个管芯中的一个为目标管芯(T-D)，该目标管芯(T-D)的终端电阻(ODT1，ODT2)为目标终端电阻(T-ODT)，另一个为非目标管芯(NT-D)，该非目标管芯(NT-D)的终端电阻(OTD2，ODT1)为非目标终端电阻(NT-ODT)，所述目标管芯(T-D)的工作模式包括读模式和写模式；
所述方法包括：
通过所述通信路径向所述非目标管芯(NT-D)发送通知信号，以将所述目标管芯(NT-D)的工作模式通知给所述非目标管芯(NT-D)。
26.根据权利要求25所述的存储方法，其中，在所述非目标管芯(NT-D)响应于从所述目标管芯(T-D)接收到所述通知信号，根据所述目标管芯(T-D)的工作模式的不同，而将所述非目标终端电阻(NT-ODT)设置为不同的电阻值。
27.根据权利要求25或26所述的存储方法，其中，所述通知信号为阶跃信号，包括前阶跃沿和后阶跃沿，所述阶跃信号在读模式中发出，并且所述阶跃信号的前阶跃沿发生在所述目标管芯(T-D)读模式中数据传输开始之前，后阶跃沿发生在所述目标管芯(T-D)读模式中数据传输结束之后。
28.根据权利要求25-27中任意一项所述的存储方法，其中，将所述目标终端电阻(T-ODT)的电阻值设置为不低于所述非目标终端电阻(NT-ODT)的电阻值。
29.根据权利要求28所述的存储方法，其中，将所述目标终端电阻(T-ODT)断开。
30.根据权利要求25-29中任意一项所述的存储方法，其中，在所述读模式下，将所述非目标终端电阻(NT-ODT)的电阻值设置为不小于60ohm。
31.根据权利要求30所述的存储方法，其中，在所述读模式下，将所述非目标终端电阻(NT-ODT)设置为断开。
32.根据权利要求25-31中任意一项所述的存储方法，其中，在所述写模式下，将所述非目标终端电阻(NT-ODT)的电阻值设置为不大于120ohm。
33.根据权利要求32所述的存储方法，其中，将所述非目标终端电阻(NT-ODT)的电阻值设置为240/N ohm中的任意一个，其中N为2-10中的任意一个整数。
34.根据权利要求25-33中任意一项所述的存储方法，其中，所述通信路径为单个双向通信路径。
35.根据权利要求25-33中任意一项所述的存储方法，其中，所述通信路径为两个反向的单向通信路径。
36.根据权利要求25-35中任意一项所述的存储方法，所述存储器进一步包括模式寄存器(MR)，所述模式寄存器中存储有参数列表，以使得能够根据所述参数列表来设置至少所述两个管芯(D1，D2)。
37.根据权利要求25-36中任意一项所述的存储方法，进一步包括通过与所述两个管芯(D1，D2)相连接的存储器控制器来控制所述目标管芯(T-D)的目标终端电阻(T-ODT)的电阻值。
38.根据权利要求37所述的存储方法，其中，进一步包括，通过所述控制器来控制所述非目标管芯(NT-D)的非目标终端电阻(NT-ODT)的电阻值。
39.根据权利要求25-38中任意一项所述的存储方法，其中，所述存储器为低功耗双重数据速率存储器LPDDR。
CN201911083454.9A 2019-11-07 2019-11-07 一种存储器以及包括该存储器的设备 Pending CN112783824A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201911083454.9A CN112783824A (zh) 2019-11-07 2019-11-07 一种存储器以及包括该存储器的设备
US17/622,365 US20220365708A1 (en) 2019-11-07 2020-11-05 Memory and apparatus comprising same
PCT/CN2020/126820 WO2021088933A1 (zh) 2019-11-07 2020-11-05 存储器以及包括该存储器的设备
EP20885722.7A EP4057153A4 (en) 2019-11-07 2020-11-05 MEMORY AND APPARATUS COMPRISING SAME
KR1020217042298A KR20220012332A (ko) 2019-11-07 2020-11-05 메모리 및 메모리를 포함하는 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911083454.9A CN112783824A (zh) 2019-11-07 2019-11-07 一种存储器以及包括该存储器的设备

Publications (1)

Publication Number Publication Date
CN112783824A true CN112783824A (zh) 2021-05-11

Family

ID=75747985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911083454.9A Pending CN112783824A (zh) 2019-11-07 2019-11-07 一种存储器以及包括该存储器的设备

Country Status (5)

Country Link
US (1) US20220365708A1 (zh)
EP (1) EP4057153A4 (zh)
KR (1) KR20220012332A (zh)
CN (1) CN112783824A (zh)
WO (1) WO2021088933A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101571A1 (ko) * 2022-11-09 2024-05-16 한국전자통신연구원 다이 간 통신을 수행하는 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
JP5309835B2 (ja) * 2008-09-24 2013-10-09 富士通株式会社 配線情報生成装置、方法、及びプログラム
US8966208B2 (en) * 2010-02-25 2015-02-24 Conversant Ip Management Inc. Semiconductor memory device with plural memory die and controller die
CN105487944B (zh) * 2015-12-31 2018-11-30 成都华为技术有限公司 数据备份系统中复制模式转换的方法及装置
KR20180130417A (ko) * 2017-05-29 2018-12-07 삼성전자주식회사 온-다이 터미네이션의 제어 방법 및 이를 수행하는 시스템
CN107844440A (zh) * 2017-10-26 2018-03-27 郑州云海信息技术有限公司 单端口NVMe SSD的访问方法、装置及可读存储介质
KR20200078994A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 터미네이션을 수행하는 반도체 장치 및 이를 포함하는 반도체 시스템

Also Published As

Publication number Publication date
EP4057153A4 (en) 2024-01-24
EP4057153A1 (en) 2022-09-14
KR20220012332A (ko) 2022-02-03
US20220365708A1 (en) 2022-11-17
WO2021088933A1 (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
US10978170B2 (en) Method and system for monitoring information of a memory module in real time
US20220121599A1 (en) Network-on-chip data processing method and device
US8250258B2 (en) Hybrid serial peripheral interface data transmission architecture and method of the same
US20060218318A1 (en) Method and system for synchronizing communications links in a hub-based memory system
CN108920397B (zh) 设备识别方法、装置、存储介质及电子设备
US11144410B2 (en) System and method to dynamically increase memory channel robustness at high transfer rates
KR102450930B1 (ko) 다수의 레이턴시 집합을 이용하는 메모리 디바이스 및 이의 작동 방법
US20160378705A1 (en) Electronic device and method for controlling signal strength according to mode
CN112783824A (zh) 一种存储器以及包括该存储器的设备
CN110083532B (zh) 基于深度学习框架的融合模式下运行错误定位方法及装置
CN112783422A (zh) 一种存储器以及包括该存储器的设备
CN112817884A (zh) 一种存储器以及包括该存储器的设备
CN215991226U (zh) 一种异构多处理器5g网关电路
US20220342835A1 (en) Method and apparatus for disaggregation of computing resources
US20140365716A1 (en) Interface between multiple controllers
CN114661634A (zh) 数据缓存装置、方法、集成电路芯片、计算装置和板卡
CN112783814B (zh) 用于多模式pcie扩频的时钟电路、电子装置及其方法
CN112988636B (zh) 用于数据加速处理的系统、板卡和电子设备
US10832132B2 (en) Data transmission method and calculation apparatus for neural network, electronic apparatus, computer-readable storage medium and computer program product
CN113033791B (zh) 用于保序的计算装置、集成电路装置、板卡及保序方法
CN113032299B (zh) 用于处理请求的总线系统、集成电路装置、板卡及保序方法
CN209784996U (zh) 控制电路
CN112181503B (zh) 一种自动切换Raid模式的装置及电子设备
US20240118817A1 (en) Method for power reduction in memory modules
US20230379197A1 (en) System and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination