CN101960531A - 铁电存储器装置 - Google Patents

Abstract

本发明提供一种铁电存储器装置。通过按DRAM模式和FRAM模式分别设定BL上的电容，使DRAM模式下的BL电容减小化导致的高速化，和在FRAM模式下的BL电容确保兼顾并存。铁电存储器装置包括：在列方向配置的多个位线BL；在行方向配置的多个字线WL；多个极板线PL和位线电容控制线BLC；配置于多个位线BL与多个字线WL以及多个极板线PL的交叉部、且由铁电电容器C_F和存储器单元晶体管Q_M构成的铁电存储器单元(32)；配置于多个位线BL和位线电容控制线BLC的交叉部、且由负载电容C_L和负载电容调节晶体管Q_L构成的负载电容调节单元(34)。

Description

铁电存储器装置

技术领域

本发明涉及铁电存储器装置，特别是涉及对连接有存储器单元的位线的电容进行调节的铁电存储器装置。

背景技术

铁电存储器(FRAM：Ferroelectric Random Access Memory，铁电随机存取存储器(FRAM：注册商标))通过使用铁电电容器具有的磁滞特性(hysteresis)，实现存储数据的非易失性(例如，约10年左右的保持性能)和例如约数10ns左右的高速数据写入性能这样的优异的特性。

另一方面，由于在铁电电容器的磁滞特性的控制时，需要驱动较大的电容，因此，保持现状则难以实现例如具有数ns左右的存取时间的静态随机存取存储器(SRAM：Static Random Access Memory)级的高速动作。另外，由于每次重复极化反转时，铁电电容器的特性逐渐劣化，因此，具有数据替换次数限制在平均1个电容器10¹⁴次左右这样的问题。

为了解决该问题，存在下述方法：通常动作时将铁电电容器作为简单的电容元件使用，进行利用充电电荷保持数据的动态随机存取存储器(DRAM：Dynamic Random Access Memory)模式动作，仅在切断电源时，进行利用磁滞特性使数据非易失化的FRAM模式的动作(例如，参照专利文献1及专利文献2)。

在该方法中，通常动作时不使用磁滞特性，通过使驱动的电容降低来实现动作的高速化，另外，由于极化反转也不发生，因此具有能够抑制器件的特性劣化这种效果。

在DRAM模式中，连接有存储器单元的位线(BL：Bit Line)的电容越小，对高速动作越有利，另一方面，在FRAM模式中，为了读出残留极化电荷需要大的BL电容。由于该折衷选择，只能够在FRAM模式可动作的范围内减小BL电容，因此高速化是存在极限的。

在断开电源期间也保持数据的情况下，需要在切断电源时，有必要对在DRAM模式下动作的存储器单元以FRAM模式进行数据写入、使数据非易失化。因此，随着存储器大小的增大，切断电源时必要的FRAM模式动作时间变长。

专利文献1：日本特开平06-125056号公报

专利文献2：日本特开平08-203266号公报

发明内容

BL电容不变的情况下，需要将电容值设定在DRAM模式及FRAM模式双方能够动作的范围内。因此，通过降低BL电容来实现高速化存在极限。混合存储器用途的FRAM的课题在于提高存取速度，但在电容负载大的非易失(FRAM)动作中难以高速化。

本发明的目的在于，提供一种铁电存储器装置，其在BL上设置负载电容调节单元，通过按DRAM模式和FRAM模式分别设定BL上的电容，能够使DRAM模式下的BL电容减小化导致的高速化，和FRAM模式下的BL电容确保这双方兼顾并存。

另外，本发明的目的在于，提供一种铁电存储器装置，在通常动作时，为了高速动作而以电容负载小的DRAM动作模式动作，在接通/断开电源时，为了断开电源期间的数据保持而以FRAM模式动作。

根据用于实现上述目的的本发明的一个方式，提供一种铁电存储器装置，其特征在于，包括：多个位线，其在列方向配置；多个字线，其与上述位线正交，在行方向配置；多个极板线，其与上述位线正交，在行方向配置；位线控制线，其与上述位线正交，在行方向配置；铁电存储器单元，其由铁电电容器和存储器单元晶体管构成，其中，该铁电电容器配置于上述多个位线与上述多个字线及上述极板线的交叉部、一个电极与上述极板线连接，该存储器单元晶体管源极与上述铁电电容器的另一电极连接、漏极与上述位线连接、栅极与上述字线连接；和负载电容调节单元，其由负载电容和负载电容调节晶体管构成，其中，该负载电容配置于上述多个位线与上述位线控制线的交叉部、一个电极与接地电位连接，该负载电容调节晶体管源极与上述负载电容的另一电极连接、漏极与上述位线连接、栅极与上述位线控制线连接。

发明效果

根据本发明的铁电存储器装置，在BL上设置负载电容调节单元，通过按DRAM模式和FRAM模式分别设定BL上的电容，能够使DRAM模式下的BL电容减小导致的高速化，和FRAM模式下的BL电容确保这双方兼顾并存。

根据本发明的铁电存储器装置，能够在通常动作时，为了高速动作而以电容负载小的DRAM动作模式动作，在断开/接通电源时，为了断开电源期间的数据保持而以FRAM动作模式动作。

根据本发明的铁电存储器装置，能够实现与SRAM同等程度的动作速度高速化。

另外，根据本发明的铁电存储器装置，能够实现切断电源时的数据退避处理的高速化。

另外，根据本发明的铁电存储器装置，通过极化反转次数的降低，能够抑制铁电器件的特性劣化。

附图说明

图1是本发明第一实施方式的铁电存储器装置的示意模块结构图。

图2是本发明第一实施方式的铁电存储器装置的一个存储机构(bank)的示意模块结构图。

图3是沿本发明第一实施方式的铁电存储器装置的位线BL的铁电存储器单元和负载电容调节单元的示意电路结构图。

图4是本发明第一实施方式的铁电存储器装置的一个存储机构的另一详细的示意模块结构图。

图5是说明本发明第一实施方式的铁电存储器装置的动作的概略情况的时间图。

图6是用于说明在本发明第一实施方式的铁电存储器装置中，通常动作时(DRAM动作模式)的铁电存储器单元的读出动作的电路结构图。

图7是说明在本发明第一实施方式的铁电存储器装置中，作为通常动作时(DRAM动作模式)的地址信号AD相对的数据信号DS的延迟时间表示的存取时间的附图。

图8是用于说明本发明第一实施方式的铁电存储器装置的通常动作时(DRAM动作模式)的铁电存储器单元的DRAM读出动作的示意电路结构图。

图9是用于说明本发明第一实施方式的铁电存储器装置的通常动作时(DRAM动作模式)的铁电存储器单元的DRAM读出动作的磁滞特性上的动作说明图。

图10是用于本发明第一实施方式的铁电存储器装置的动作例、电源接通动作时(FRAM动作模式)的铁电存储器单元的动作说明的电路结构图。

图11是本发明第一实施方式的铁电存储器装置的动作例、FRAM动作模式的铁电存储器单元的数据读出电压的负载电容依赖性的模拟结果。

图12是用于说明本发明第一实施方式的铁电存储器装置的FRAM动作模式的铁电存储器单元的FRAM读出动作的示意电路结构图。

图13是用于说明本发明第一实施方式的铁电存储器装置的FRAM动作模式的铁电存储器单元的FRAM读出动作的磁滞特性上的动作说明图。

图14是用于本发明第一实施方式的铁电存储器装置的动作例、刷新动作时的铁电存储器单元的动作说明的电路结构图。

图15是本发明第一实施方式的铁电存储器装置的动作例，(a)是刷新动作时的铁电存储器装置的动作波形图，(b)是仅以充电电荷保持数据的通常动作时(DRAM动作模式)的磁滞特性上的动作说明图，(c)是数据写入动作时(FRAM动作模式)的磁滞特性上的动作说明图，(d)是数据写入动作时(FRAM动作模式)的磁滞特性上的动作说明图，(e)是以充电电荷和残留极化电荷这双方保持数据的通常动作时(DRAM)的磁滞特性上的动作说明图。

图16是本发明第一实施方式的铁电存储器装置的一个存储机构的动作时间图。

符号说明

10铁电存储器装置

14周边电路部

16SRAM接(I/F)部

18、18₁₁、18₁₂、……、18_n1、18_n2存储机构(bank)

20a、20b、20c、20d    行译码器

22、22a、22b、22c、22d    WL/PL驱动器

24a、24b、25a、25b    FRAM单元阵列部

26负载电容调节阵列部

28读出放大器(sense amplifier)和列译码器

30前置译码器(pre-decoder)

32铁电存储器单元

34负载电容调节单元

36负载电容切换部

38读出放大器(SA)

40输入输出控制部(IO)

42存储器控制定序器(sequencer)

BLC位线电容控制线

C_F、C_F1、C_F2、C_F3铁电电容器

C_s铁电电容器C_F的值

C_B位线电容

C_L负载电容

V_s在铁电电容器C_F蓄积的电压

V_B位线BL的电压

BL、#BL、BLT、BLB    位线

WL、WLT、WLB    字线

PL、PLT、PLB    极板线

AD地址信号

DS数据信号

AR行地址信号

AC列地址信号

RDL读出数据信号

WDL写入数据信号

WLC字线控制信号

PLC极板线控制信号

BLCC位线电容控制信号

SAE读出放大器控制信号

OE输出控制信号

WE输入控制信号

RD读出请求信号

WR写出请求信号

REF刷新请求信号

CLK时钟信号

具体实施方式

下面，参照附图说明本发明的实施方式。以下，对于相同的模块或要素附加相同的符号以避免说明的重复，使说明简单化。值得注意的是，附图是示意图，与现实的情况有所不同。另外，当然地，即使在附图相互间，也包含相互的尺寸的关系和比率不同的部分。

下面所示的实施方式举例表示用于使本发明的技术思想具体化的装置、方法，对于本发明的实施方式，各结构部件的配置等不限定于下述情况，本发明的实施方式在专利权利要求的范围内能够增加各种变更。

[第一实施方式]

(铁电存储器装置)

本发明第一实施方式的铁电存储器装置10如图1所示，具备多个存储机构18₁₁、18₁₂、……、18_n1、18_n2、周边电路部14、SRAM接口(I/F)部16。SRAM I/F部16是在将多个存储机构18₁₁、18₁₂、……、18_n1、18_n2与外部连接时，对外部提供SRAM互换的接口的部分。

周边电路部14表示SRAMI/F部16及多个存储机构18₁₁、18₁₂、……、18_n1、18_n2之外的其它构成要素。多个存储机构18₁₁、18₁₂、……、18_n1、18_n2各自构成独立的铁电存储器，以各存储机构为单位进行数据写入、读出、保持。

(存储机构的构成例1)

第一实施方式的铁电存储器装置10的一个存储机构18例如图2所示，包括FRAM单元阵列部24a、24b、在列方向上与FRAM单元阵列部24a、24b相邻且分别配置的负载电容调节阵列部26a、26b、在列方向上与负载电容调节阵列部26a、26b相邻且配置为共用的读出放大器和列译码器28、在行方向上与FRAM单元阵列部24a、24b相邻配置的字线/极板线(WL/PL)驱动器22a、22b、22c、22d、分别在列方向上与字线/极板线(WL/PL)驱动器22a、22b、22c、22d相邻配置的行译码器20a、20b、20c、20d、与行译码器20a、20c和读出放大器及列译码器28相邻配置并接收地址信号AD的前置译码器30。读出放大器和列译码器28输出数据信号DS。

多个字线WL和多个极板线PL从字线/极板线(WL/PL)驱动器22a、22b对着FRAM单元阵列部24a在行方向上延伸。同样地，多个字线WL和多个极板线PL从字线/极板线(WL/PL)驱动器22c、22d对着FRAM单元阵列部24b在行方向上延伸。

另外，位线电容控制线BLC从字线/极板线(WL/PL)驱动器22a、22b对着负载电容调节阵列部26a在行方向上延伸。同样地，位线电容控制线BLC从字线/极板线(WL/PL)驱动器22c、22d对着负载电容调节阵列部26b在行方向上延伸。

FRAM单元阵列部24a、24b内的多个位线BL沿列方向延伸，与共用的读出放大器和列译码器28内的读出放大器38连接。

在FRAM单元阵列部24a、24b内，铁电存储器单元32以矩阵状配置，在负载电容调节阵列部26a、26b内，配置有负载电容调节单元34。

在图2所示的示的例子中显示了FRAM单元阵列部分成两部分的情况，但FRAM单元阵列部也可以为一个。另外，在图2所示的示的例子中显示了相对于一个FRAM单元阵列部，在行方向上配置的行译码器、WL/PL驱动器各配置两个的情况，但也可以各配置一个。

在本实施方式的铁电存储器装置中，沿位线BL的铁电存储器单元32和负载电容调节单元34的示意性电路结构如图3所示，具备：多个位线BL，其在列方向配置；多个字线WL，其与位线BL正交，在行方向配置；多个极板线PL，其与位线BL正交，在行方向配置；位线电容控制线BLC，其与位线BL正交，在行方向配置；铁电存储器单元32，其配置在多个位线BL与多个字线WL及极板线PL的交叉部，由铁电电容器C_F和存储器单元晶体管Q_M构成；负载电容调节单元34，其配置在多个位线BL与位线电容控制线BLC的交叉部，由负载电容C_L和负载电容调节晶体管Q_L构成。

铁电电容器C_F的一个电极与极板线PL连接。铁电电容器C_F的另一个电极与存储器单元晶体管Q_M的源极连接。存储器单元晶体管Q_M的漏极与位线BL连接。存储器单元晶体管Q_M的栅极与字线WL连接。

负载电容C_L的一个电极与接地电位连接。负载电容C_L的另一个电极与负载电容调节晶体管Q_L的源极连接。负载电容调节晶体管Q_L的漏极与位线BL连接。负载容量调节晶体管Q_L的栅极与位线电容控制线BLC连接。

铁电电容器C_F具备至少一个铁电薄膜。

铁电存储器单元32内的数据由充电在电铁体电容器C_F的电荷、或铁电薄膜内部的残留极化电荷保持。

在本实施方式的铁电存储器装置中，如图3所示，对铁电存储器单元32配置负载电容切换部36，调节位线BL的电容值。

负载电容切换部36如图3所示，其构成为，包括位线电容控制线BLC、由负载电容C_L与负载电容调节晶体管Q_L构成的负载电容调节单元34、与位线BL连接的读出放大器38、位线电容C_B。

通过使位线电容控制线BLC变为高电平(high level)，使负载电容调节晶体管Q_L成为导通状态，位线BL的电容值增加为C_B+C_L的大电容。另一方面，通过使位线电容控制线BLC变为低电平(low level)，负载电容调节晶体管Q_L成为断开状态，位线BL的电容值维持C_B的小电容的状态。

负载电容调节单元34能够以与数据保持用的铁电存储器单元32相同的结构构成。例如，通过并联连接一个或多个与由存储器单元晶体管Q_M和铁电电容器C_F构成的铁电存储器单元32相同的结构，也能够得到负载电容C_L。于是，负载电容调节单元34由于仅在FRAM模式时经由负载电容调节晶体管Q_L与BL连接，因此能够使结构简单化。

(存储机构的构成例2)

本实施方式的铁电存储器装置10的一个存储机构18的另一个详细的示意模块结构例，例如图4所示，具备：FRAM单元阵列部25a、25b；共用的读出放大器及列译码器28，其与FRAM单元阵列部25a、25b在列方向相邻配置；WL/PL驱动器22a、22b，其相对于FRAM单元阵列部25a在行方向相邻配置；WL/PL驱动器22c、22d，其相对于FRAM单元阵列部25b在行方向相邻配置；行译码器20a、20b，其与WL/PL驱动器22a、22b相邻、在列方向配置；行译码器20c、20d，其与WL/PL驱动器22c、22d相邻、在列方向配置。还具备与行译码器20a、20c和读出放大器以及列译码器28相邻配置的、接收地址信号AD的前置译码器30a。另外，还具备与行译码器20b、20d和读出放大器以及列译码器28相邻配置的、接收地址信号AD的前置译码器30b。

读出放大器和列译码器28与输入输出控制部40连接。另外，在存储机构18内配置有存储器控制定序器42。通过用与数据保持用铁电存储器单元32相同的结构构成负载电容调节单元34，FRAM单元阵列部25a、25b容易实现在内部包含负载电容调节阵列部26a、26b的结构。另外，通过使负载电容调节单元34成为与铁电存储器单元32相同的结构，能够降低制作时的工艺误差。但不限于此，还可以使负载电容调节单元34成为与铁电存储器单元32不同的结构。

在存储器控制定序器42输入有地址信号AD[15:10]、时钟信号CLK、读出请求信号RD、写入请求信号WR及刷新请求信号REF。

从存储器控制定序器42输出输出控制信号OE、输入控制信号WE、读出放大器控制信号SAE、极板线控制信号PLC、字线控制信号WLC及位线电容控制信号BLCC。

从WL/PL驱动器22a、22b对FRAM单元阵列部25a，多个字线WLT[127:0]、多个极板线PLT[127:0]及位线电容控制线BLC[2:0]沿行方向延伸。位线电容控制线BLC[2:0]与FRAM单元阵列部25a内的负载电容调节阵列部26a连接。

同样地，从WL/PL驱动器22c、22d对FRAM单元阵列部25b，多个字线WLB[127:0]、多个极板线PLB[127:0]及位线电容控制线BLC[2:0]沿行方向延伸。位线电容控制线BLC[2:0]与FRAM单元阵列部25b内的负载电容调节阵列部26b连接。

FRAM单元阵列部25a内的多个位线BLT[63:0]及#BLT[63:0]沿列方向延伸，并与读出放大器和列译码器28内的读出放大器连接。

同样地，FRAM单元阵列部25b内的多个位线BLB[63:0]及#BLT[63:0]沿列方向延伸，与读出放大器和列译码器28的读出放大器连接。

在FRAM单元阵列部25a、25b内，矩阵状配置有铁电存储器单元32，在各个FRAM单元阵列部25a、25b内的负载电容调节阵列部26a、26b内配置有负载电容调节单元34。

在行译码器20a～20d内输入有极板线控制信号PLC、字线控制信号WLC以及位线电容控制信号BLCC[2:0]。

从前置译码器30a向行译码器20a、20c输入行地址信号AR[7:0]，同样地，从前置译码器30b向行译码器20b、20d输入行地址信号AR[7:0]。

向输入输出控制部40输入有输出控制信号OE、输入控制信号WE及写入数据信号WDL[15:0]。

从输入输出控制部40输出读出数据信号RDL[15:0]。

在图4的存储机构18的构成例2中，沿位线BL的铁电存储器单元32和负载电容调节单元34的示意性电路结构也与图3一样表示。对铁电存储器单元32配置负载电容切换部36，调节位线BL的电容值。

负载电容调节单元34用与数据保持用铁电存储器单元32相同的结构构成，通过并联连接多个由存储器单元晶体管Q_M和铁电电容器C_F构成的铁电存储器单元32，得到负载电容C_L。

在图4所示的一个存储机构18的构成例2中，举例表示了FRAM单元阵列部分成两个的情况，但也可以是一个。另外，在图4所示的一个存储机构18的结构中举例表示了对一个FRAM单元阵列部，在行方向配置的译码器、WL/PL驱动器各配置两个的情况，也可以是各配置一个。

(动作时间图)

使用图5所示的时间图说明本实施方式的铁电存储器装置的动作的概略情况。

(a)首先，时刻t0～t1的期间T1处于通常动作状态。对于铁电存储器单元，极化反转不发生，小电容驱动，因此随机存取时的电荷量的变化ΔQ也小。因此，能够进行DRAM动作模式的高速的动作。数据“1”和数据“0”的保持状态的DRAM写入、读出时的随机存取动作能够高速进行。

(b)接着，在时刻t1，接收断开电源的控制信号。

(c)接着，时刻t1～t2的期间T2处于FRAM写入状态。对于铁电存储器单元，极化反转发生，大电容驱动，因此FRAM写入时的电荷量的变化ΔQ也大。因此，能够进行FRAM写入动作模式的中速的动作。

(d)接着，时刻t2～t3的期间T3是电源断开期间。在铁电存储器单元，通过FRAM写入动作模式，保持由充电电荷写入的数据“1”或由极化反转写入的数据“0”。

(e)接着，时刻t3～t4的期间T4处于FRAM读出状态。通过FRAM读出动作模式，用DRAM模式读出由充电电荷写入的数据“1”，或者通过FRAM读出动作模式读出由极化反转写入的数据“0”。在该FRAM读出动作模式的读出的情况下，从极化反转状态通过大电容驱动读出。FRAM读出时的电荷量的变化ΔQ也大。因此，时刻t3～t4的期间T4，能够进行FRAM动作模式的中速的动作。

(f)接着，时刻t4以后的期间T5处于通常状态。对于铁电存储器单元，极化反转不发生，小电容驱动，所以电荷量的变化ΔQ也小。于是，能够进行DRAM动作模式的高速的动作。另一方面，铁电存储器单元能够成为不仅充电电荷、而且残留极化电荷也保持数据的状态。该情况下，数据被非易失化，且也能够进行DRAM动作模式的读出。

(DRAM读出动作)

参照图6所示的电路结构对在本实施方式的铁电存储器装置中、通常动作时(DRAM动作模式)的铁电存储器单元的读出动作进行说明。

在相同的位线BL上连接的铁电存储器单元32分别具备存储器单元晶体管Q_M和铁电电容器C_F1、C_F2、C_F3……。铁电电容器C_F1、C_F2、C_F3……的值在不产生极化反转状态的情况下为小，在产生极化反转状态的情况下为大。即，对应于铁电电容器的磁滞特性上的动作点，在产生极化反转状态的情况下蓄积电荷量大，所以读出动作需要时间(FRAM读出模式)，但是在不产生极化反转状态的情况下蓄积电荷量小，所以读出动作得以高速进行(DRAM读出模式)。

在DRAM读出动作中，在铁电电容器的磁滞特性上的动作点，使用铁电电容器的电容小的部分。

在使极板线PL为接地电平(GND)的状态下，使字线WL成为高电平时，在铁电电容器C_F1蓄积的电荷Q被转出至位线BL上。负载电容切换部36内的负载电容调节单元34，在DRAM读出动作时，由于位线电容控制线BLC为低电平而不动作。

被转出至位线BL上的电荷Q对位线电容C_B充电，其电位变化通过读出放大器38被放大。

本实施方式的铁电存储器装置的存取时间如图7所示，作为相对于通常动作时(DRAM动作模式)的地址信号AD的数据信号DS的延迟时间表示。

例如，在通过0.35μmCMOS技术制造的本实施方式的铁电存储器装置中，使电源电压以3.3V动作的结果是，通常动作时的存取时间约为9.8nsec左右。现有技术中的FRAM的通常动作时的存取时间约为75nsec左右，因此在本实施方式的铁电存储器装置中得到了与SRAM同程度的存取时间。

使用图8所示的示意性电路结构图和图9所示的磁滞特性上的动作说明图对DRAM读出动作进行说明。

在DRAM动作模式中，通过使位线电容控制线BLC成为低电平，使负载电容调节单元34的负载电容调节晶体管Q_L成为断开状态，位线BL的电容值维持C_B的小电容状态。该情况下，如图9所示，铁电存储器单元32的铁电电容器处于磁滞特性上的动作点A和B的状态。即，在“1”蓄积的情况下，处于S＝1的状态(动作点A)。另一方面，在“0”蓄积的情况下，处于S＝0的状态(动作点B)。动作点A和动作点B之间的电荷的变化量ΔO小。

使DRAM动作模式的铁电电容器C_F的值为C_s，使蓄积在铁电电容器C_F的电压为V_s时，根据ΔQ＝C_s·V_s的电荷量保存的法则，表示为位线BL的电压V_B＝ΔQ/(C_s+C_B)＝C_s·V_s/(C_s+C_B)。

位线BL的电压V_B由C_s和C_B的大小确定。C_B小的一方，信号振幅为大，适于高速动作。

(FRAM读出动作)

在本实施方式的铁电存储器装置中，参照图10表示的电路结构对FRAM动作模式的铁电存储器单元的读出动作进行说明。

在FRAM读出动作中，在铁电电容器的磁滞特性上的动作点，使用铁电电容器的电容变化大的部分。

在使字线WL成为高电平的状态下，使极板线PL成为高电平时，在铁电电容器C_F1蓄积的电荷Q被转出至位线BL上。负载电容切换部36内的负载电容调节单元34在FRAM读出模式中，由于位线电容控制线BLC成为高电平，所以被转出至位线BL上的电荷Q，进行增加的位线电容(C_B+C_L)的充电，其电位变化通过读出放大器38放大。

图11表示FRAM读出模式的读出电压V_out与负载电容C_L的关系的模拟结果。仅在位线电容为C_B的情况下，如P0所示，读出电压V_out约为0.40V左右(DRAM读出模式)。另一方面，在使负载电容调节单元34动作而增加负载电容C_L，使位线电容增加到(C_B+C_L)的情况下，如P1所示，读出电压V_out约为0.63V左右，信号量约上升至1.5倍(FRAM读出模式)。在FRAM动作模式中，通过调节负载电容C_L，能够确保读出电压V_out的信号量。

使用图12所示的示意性电路结构图和图13所示的磁滞特性上的动作说明图对FRAM读出动作进行说明。

在FRAM读出动作中，通过使位线电容控制线BLC成为高电平，使负载电容调节单元34的负载电容调节晶体管Q_L成为接通状态，位线BL的电容值调节为(C_B+C_L)的大电容的状态。在该情况下，如图13所示，铁电存储器单元32的铁电电容器处于磁滞特性上的动作点B和D的状态。即，在“1”蓄积的情况下，处于S＝1的状态(动作点B)。另一方面，在“0”蓄积的情况下，处于S＝0的状态(动作点D)。数据“1”的FRAM读出动作的电荷变化量用ΔQ_L表示，数据“0”的FRAM读出动作的电荷变化量用ΔQ_s表示。动作点B和动作D之间的电荷的变化量(ΔQ_L-ΔQ_s)大。

使FRAM读出动作模式的铁电电容器C_F的值为C_s，使在铁电电容器C_F蓄积的电压为V_s时，根据ΔQ＝C_s·V_s的电荷量保存的法则，通过使极板线PL的电压从接地电平(GND)上升至V_DD，ΔQ＝C_s·V_s＝C_B·(V_DD-V_s)成立。于是，在铁电电容器C_F蓄积的电压V_s＝C_B ·V_DD/(C_s+C_B)成立。在此，负载电容调节晶体管Q_L为接通状态，由于位线BL的电容值调节为(C_B+C_L)的大容量状态，V_s＝(C_B+C_L)·V_DD/(C_s+C_B+C_L)成立。

在FRAM读出动作模式中，将电压施加至铁电电容器C_F，根据对输出电荷的差的观察，实施读出动作。为了对铁电电容器C_F施加足够的电压，需要大的位线电容C_B，通过使负载电容调节晶体管Q_L为接通状态，将位线BL的电容值调节为(C_B+C_L)的大电容的状态，能够确保大的位线电容。

(刷新动作)

在本实施方式的铁电存储器装置中，使用图14所示的电路结构和图15(a)所示的动作波形对铁电存储器单元的刷新动作进行说明。另外，仅以充电电荷保持数据的铁电存储器单元的磁滞特性上的动作如图15(b)所示，数据写入动作时(FRAM动作模式)的磁滞特性上的动作如图15(c)和图15(d)所示，以充电电荷和残留极化电荷双方保持数据的磁滞特性上的动作如图15(e)所示。

(a)首先，时刻t0～t1的期间T1表示数据保持状态。数据“1”的蓄积状态处于磁滞特性上施加V_DD的动作点A。另一方面，数据“0”的蓄积状态处于磁滞特性上的施加接地电位GND的动作点B。

(b)接着，时刻t1～t2的期间T2表示DRAM读出动作。在使极板线PL的电位为接地电平的状态下，对字线WL施加高电平的电压时，对应于磁滞特性上处于动作点A的数据“1”的蓄积状态和处于动作点B的数据“0”的蓄积状态，如在时刻t1～t2的期间T1所示，在位线BL上发生微小的电位变化。

(c)接着，时刻t2～t3的期间T3表示FRAM动作模式的数据写入动作。如图14所示，在对字线WL施加高电平的电压的状态下，对极板线PL施加高电平的电压V_DD时，数据“1”的状态从被施加电压V_DD的动作点A向GND电平的动作点B转换。另一方面，数据“0”的状态从GND电平的动作点B向被施加负电压-V_DD的动作点C转换。在从动作点A向动作点B转换的情况下，相当于DRAM写入模式，铁电存储器单元的电容小，因此电位变化小，电荷的变化量也小，能够进行高速动作。另一方面，在从动作点B向动作点C转换的情况下，相当于FRAM写入模式，铁电存储器单元的电容大，因此电位变化大，电荷的变化量也大，数据写入需要时间。

(d)接着，时刻t3～t4的期间T4也表示FRAM动作模式的数据写入动作状态。如图15(a)所示，在对字线WL施加高电平的电压的状态下，使对极板线PL施加的高电平的电压V_DD返回GND时，如图15(d)所示，数据“1”的状态从GND电平的动作点B转换为施加有电压V_DD的动作点A。另一方面，数据“0”的状态从施加有负电压-V_DD的动作点C转换为GND电平的动作点D。在从动作点B向动作点A的转换的情况下，铁电存储器单元的电容小，因此电位变化小，电荷的变化量也小，能够进行高速动作。另一方面，从动作点C向动作点D的转换的情况下，铁电存储器单元的电容也小，因此，电位变化小，电荷的变化量也小，能够进行高速动作。

(e)接着，时刻t4～t5的期间T5表示数据保持状态。数据“1”的蓄积状态处于铁电存储器单元的磁滞特性上施加有V_DD的动作点A。另一方面，数据“0”的蓄积状态处于铁电存储器单元的磁滞特性上施加有接地电位GND的动作点D。

这样，相对于时刻t0～t1的期间T1仅能够以充电电荷进行数据保持的情况，时刻t4～t5的期间T5能够以充电电荷和残留极化电荷双方进行数据保持。成为进行作为充电电荷保持的数据的刷新，并且作为残留极化也保持数据的状态。

(铁电存储器装置的一个存储机构动作时间图)

作为本实施方式的铁电存储器装置的一个存储机构，图4所示的存储机构的结构例2的动作时间图如图16所示。

-数据保持-

(a)首先，时刻t0～t1的期间U1表示通常动作时的数据保持状态。如图15(b)所示，数据“1”的蓄积状态处于磁滞特性上施加有V_DD的动作点A。另一方面，数据“0”的蓄积状态处于铁电存储器单元的磁滞特性上施加有接地电位GND的动作点B。

-DRAM读出动作-

在时刻t1～t5的期间U2，用实线表示DRAM动作模式的数据读出动作。

(b)在时刻t1输入地址信号AD，同时读出请求信号RD为高电平。

(c)接着，在时刻t2，字线控制信号WLC接通，字线WL的电位成为高电平。在此，极板线PL的电位是接地电平，通过对字线WL施加高电平的电压，对应于磁滞特性上处于施加有V_DD的动作点A的数据“1”的蓄积状态和处于施加有接地电位GND的动作点B的数据“0”的蓄积状态，如在时刻t2～t3的期间的实线所示，在位线BL、BL#上发生微小的电位变化。

(d)接着，在时刻t3，读出放大器控制信号SAE接通时，通过读出放大器的闭锁动作，对于位线BL、BL#的电位，电压电平确定。在位线BL#上出现的电压为参照电压。

(e)接着，在时刻t4，在输出控制信号OE接通时，读出数据信号RDL从图4的输入输出控制部40输出。

-DRAM写入动作-

在时刻t1～t5的期间U2，用虚线表示DRAM动作模式的数据写入动作。

(f)在时刻t1，输入地址信号AD，同时读出写入请求信号WR成为高电平。

(g)接着，在时刻t2，输入控制信号WE接通，字线控制信号WLC接通，字线WL的电位为高电平。在此，极板线PL的电位为接地电平，通过对字线WL施加高电平的电压，如时刻t2～t3的期间虚线所示，通过DRAM写入动作，位线BL、BL#上发生大的电位变化。

(h)接着，在时刻t3，读出放大器控制信号SAE接通时，通过读出放大器的闭锁动作，对于位线BL、BL#的电位，电压电位确定。在位线BL#上出现的电压为参照电压。

-FRAM动作模式的数据刷新动作-

时刻t6～t13的期间U3表示FRAM动作模式的数据刷新动作。

(i)在时刻t6，刷新请求信号REF接通。

(j)接着，在时刻t7，字线控制信号WLC接通，字线WL的电位成为高电平。在此，极板线PL的电位为接地电平，通过对字线WL施加高电平的电压，如时刻t7～t8的期间所示，在位线BL、BL#上发生微小的电位变化。

(k)接着，在时刻t8，读出放大器控制信号SAE接通时，通过放大器的闭锁动作，对于位线BL、BL#的电位，电压电平确定。在位线BL#上出现的电压为参照电压。

(1)时刻t9～t11的期间表示FRAM动作模式的数据写入动作。如图15(c)所示，在对字线WL施加高电平的电压的状态下，对极板线PL施加高电平的电压V_DD时，数据“1”的状态从施加有电压V_DD的动作点A转换为GND电平的动作点B。另一方面，数据“0”的状态从GND电平的动作点B转换为施加有负电压-V_DD的动作点C。

(m)接着，时刻t11～t13的期间也表示FRAM动作模式的数据写入动作。如图15(d)所示，在对字线WL施加了高电平的电压的状态下，使对极板线PL施加的高电平的电压V_DD返回GND时，数据“1”的状态从GND电平的动作点B转换为施加有电压V_DD的动作点A。另一方面，数据“0”的状态从施加有负电压-V_DD的动作点C转换为GND电平的动作点D。

-数据保持和电源断开期间-

时刻t13～t15的期间表示数据保持状态。如图15(e)所示，数据“1”的蓄积状态处于磁滞特性上施加有V_DD的动作点A。另一方面，数据“0”的蓄积状态处于磁滞特性上施加有接地电位GND的动作点D。在时刻t13～t15中接通电源的期间，能够以充电电荷和残留极化电荷双方进行数据保持。对数据进行刷新，并且作为残留极化进行数据写入动作。此外，时刻t14～t15之间的期间U4相当于电源断开期间。

-FRAM动作模式的数据读出动作-

时刻t15～t21之间的期间U5表示FRAM动作模式的数据读出动作。

(n)在时刻t15，读出请求信号RD为高电平。

(o)接着，在时刻t16，字线控制信号WLC接通，极板线控制信号PLC接通，字线WL的电信为高电平。同时，位线电容控制信号BLCC接通，位线电容控制线BLC的电位为高电平。在对字线WL施加了高电平的电压的状态，通过对位线电容控制线BLC施加高电平的电压，负载电容调节晶体管Q_L接通，位线BL的电容成为C_B+C_L。

(p)接着，在时刻t17，在对字线WL施加了高电平电压的状态，使极板线PL的电位为高电平时，如时刻t17～t18期间所示，在位线BL、BL#上发生微小的电位变化。

(q)接着，在时刻t18，读出放大器控制信号SAE接通时，通过读出放大器的闭锁动作，对于位线BL、BL#的电位，电压电平确定。位线BL#上出现的电压为参照电压。

-数据保持-

(r)时刻t21以后的期间表示通常动作时的数据保持状态。与时刻t0～t1的期间U1一样，数据“1”的蓄积状态处于磁滞特性上施加有V_DD的动作点A。另一方面，数据“0”的蓄积状态处于铁电存储器单元的磁滞特性上施加有接地电位GND的动作点B。

根据本实施方式，在BL上设置负载电容调节单元，通过按DRAM模式和FRAM模式分别设定BL上的电容，能够使DRAM模式下的BL电容减小化导致的高速化，和FRAM模式下的BL电容确保这双方兼顾并存。

根据本实施方式，能够在通常动作时，为了高速动作而在电容负载小的DRAM动作模式下动作，在电源接通/断开时，为了断开电源期间的数据保持而在FRAM动作模式下动作。

根据本实施方式，负载电容调节单元能够以与数据保持用的铁电存储器单元相同的结构构成，由于仅在FRAM模式时经由存取晶体管与BL连接，因此能够使结构简单化。

另外，根据本实施方式，在电源断开时发生的数据退避(FRAM模式写入)时间缩短，因此在通常动作(DRAM模式)时的刷新周期中，由于使成为对象的铁电存储器单元成为不仅充电电荷、而且作为残留极化电荷也保持数据的状态，因此，数据非易失化，且也能够以DRAM模式读出。在该情况下，例如使刷新周期为10m时，1秒期间的极化反转的次数为10²次。于是，由于三年时间为约10⁸秒，因此在刷新时即使进行极化反转，在耐久性上也没有问题。

另外，根据本实施方式，对刷新周期后的铁电存储器单元，进行DRAM模式读出/写入时，该铁电存储器单元成为仅以充电电荷保持数据的状态，但向铁电存储器装置内的数据存取位置具有集中于局部的倾向，在刷新周期后DRAM模式读出的概率低，因此实际上在电源断开时进行数据退避的铁电存储器单元能够仅限定在局部，与整个铁电存储器单元数据退避比较，能够实现大幅度的高速化。

于是，根据本实施方式，能够实现与SRAM同程度的动作速度高速化。

另外，根据本实施方式，能够实现电源断开时的数据退避处理的高速化。

另外，根据本实施方式，与每次进行极化反转的FRAM比较，能够降低极化反转次数，抑制铁电器件的特性劣化。

[其它的实施方式]

如上所述，本发明以第一实施方式记载，但不应该理解为形成该公开的一部分的论述和附图是对该发明的限定。对从业者来说，根据该公开能够清楚各种各样的替代实施方式、实施例以及运用技术。

这样，本发明包含没有记载于此的多种多样的实施方式。

产业上的可利用性

本发明的实施方式的铁电存储器装置能够适用于非易失性内存、LSI混合(嵌入(embedded))存储器等广泛的领域。

Claims (8)

1.一种铁电存储器装置，其特征在于，具备：

多个位线，其在列方向配置；

多个字线，其与所述位线正交，在行方向配置；

多个极板线，其与所述位线正交，在行方向配置；

位线控制线，其与所述位线正交，在行方向配置；

铁电存储器单元，其由铁电电容器和存储器单元晶体管构成，其中，该铁电电容器配置于所述多个位线与所述多个字线及所述极板线的交叉部、一个电极与所述极板线连接，该存储器单元晶体管源极与所述铁电电容器的另一电极连接、漏极与所述位线连接、栅极与所述字线连接；和

负载电容调节单元，其由负载电容和负载电容调节晶体管构成，其中，该负载电容配置于所述多个位线与所述位线控制线的交叉部、一个电极与接地电位连接，该负载电容调节晶体管源极与所述负载电容的另一电极连接、漏极与所述位线连接、栅极与所述位线控制线连接。

2.如权利请求1所述的铁电存储器装置，其特征在于，

所述铁电电容器具备至少一个铁电薄膜。

3.如权利请求2所述的铁电存储器装置，其特征在于，

所述铁电存储器单元内的数据由充电在所述铁电电容器的电荷或所述铁电薄膜内部的残留极化电荷保持。

4.如权利请求1所述的铁电存储器装置，其特征在于，

对所述铁电存储器单元所连接的所述位线的电容进行调节。

5.如权利请求3所述的铁电存储器装置，其特征在于，

所述负载电容调节单元，在读出所述铁电存储器单元内的数据时，按由充电在所述铁电电容器的充电电荷保持的情况，和由所述铁电薄膜内部的残留极化电荷保持的情况，切换所述位线的电容。

6.如权利请求5所述的铁电存储器装置，其特征在于，

在由充电在所述铁电电容器的充电电荷保持的情况下，在进行刷新动作时，作为所述铁电薄膜内部的残留极化电荷也保持数据。

7.如权利请求5所述的铁电存储器装置，其特征在于，

在切断电源后，对没有作为所述铁电薄膜内部的残留极化电荷保持数据的存储器单元，作为所述铁电薄膜内部的残留极化电荷保持数据。

8.如权利请求5所述的铁电存储器装置，其特征在于，

在接通电源后，对作为所述铁电薄膜内部的残留极化电荷保持有数据的存储器单元，作为充电在所述铁电电容器的充电电荷保持数据。

Images