CN101944388B - 一种反熔丝型prom - Google Patents

Abstract

本发明适用于信息安全领域，提供了一种反熔丝型PROM，包括读写电路、包含若干个存储单元的存储单元阵列、自擦除电路、控制逻辑电路，以及控制信号接收电路；读写电路包括编码模块、灵敏放大器和编程模块；自擦除电路和控制逻辑电路的信号输入端与控制信号接收电路的信号输出端相连接；控制信号接收电路接收外部发来的控制信号，触发自擦除电路和控制逻辑电路；自擦除电路的信号输出端与编码模块及存储模块相连接；控制逻辑电路的信号输出端与灵敏放大器和编程模块相连接；控制逻辑电路的信号输出端还与自擦除电路的信号输入端相连接。本发明通过自擦除电路实现了PROM的自擦除，保证了数据信息安全的实现。

Description

一种反熔丝型PROM

技术领域

本发明属于信息安全领域，尤其涉及一种反熔丝型PROM。

背景技术

随着信息技术的不断发展，信息安全成为事关国家安全和人们生活的重要话题。作为信息安全技术的核心部件，以提供加密、认证、安全存储等密码服务为主的安全芯片的应用越来越广。安全芯片已经从过去单一功能的专用集成电路(ASIC)发展到目前的集成多种信息安全功能模块的系统集成芯片(SoC)，这已成为信息安全芯片技术发展的必然趋势。

如图1所示，信息安全系统集成芯片（SoC）一般包括存储模块、嵌入式主控制器、真随机数发生器、高速数据通信接口模块、外部接口模块、密码模块和运算模块,其中，存储模块主要用来存储芯片的操作系统以及重要的用户程序和数据。而如何保护这些重要程序和数据已成为一个重要的研究课题。

基于芯片物理特性的芯片分析与攻击技术，已经成为安全芯片潜在的巨大威胁。探析芯片物理攻击的方法主要有静态攻击分析和动态攻击分析。静态攻击是指在芯片没有工作，但电源可能接通的情况下，采用腐蚀剂、高倍显微镜、照相机、操作台和探针等设备对安全芯片进行分析，这种攻击手段没有时间限制，可以按攻击者的进程展开攻击。动态攻击是指在芯片工作状况下展开的攻击行为，此时必须要进行足够的数据采集并具备较好的测量设备。

可编程只读存储器（PROM）所存数据稳定，断电后所存数据也不会改变，其结构简单，读出较为方便。目前，PROM主要包括编码模块、控制逻辑模块、灵敏放大器、编程模块和存储单元与阵列，如图2所示。存储单元采用差分3MOS管(3T)结构，用6个NMOS管存储了一位数据BL_IN和这个数据的非BLN_IN，如图3所示，其中，AF为存储管、BT为高压阻塞管、AT为字线选通管，其中，存储管采用的是普通栅互补型MOS（CMOS）工艺，高压阻塞管BT需要采用高压工艺，防止编程时高压传到内部电路。基于反熔丝技术的PROM具有存储单元小、占用芯片面积小、功耗低，工作频率高、反拷贝、抗辐射、抗干扰等优点。因而，在信息安全集成芯片SoC中，采用反熔丝型PROM来存储这些重要数据是一个很好的选择，能够有效地防止重要程序和数据被窃取。但是其可靠性和安全性仍然不能满足信息安全的要求。

发明内容

本发明的目的在于提供一种反熔丝型PROM，旨在解决现有反熔丝型PROM安全性不高的问题，实现反熔丝型PROM的自擦除功能。

本发明是这样实现的，一种反熔丝型PROM，所述PROM包括读写电路、包含若干个存储单元的存储单元阵列、自擦除电路、控制逻辑电路，以及控制信号接收电路；

所述读写电路包括编码模块、灵敏放大器和编程模块；所述编码模块与所述存储单元相连接；所述灵敏放大器和所述编程模块并联，二者有一共同的数据输入/输出端口，所述灵敏放大器又与所述存储单元相连接；

所述自擦除电路和所述控制逻辑电路的信号输入端分别与所述控制信号接收电路的信号输出端相连接；所述控制信号接收电路接收外部发来的控制信号，然后触发所述自擦除电路和控制逻辑电路，实现对所述PROM自擦除机制的控制；

所述自擦除电路的信号输出端与所述编码模块及存储模块相连接，用于对所述存储单元进行信息擦除；

所述控制逻辑电路的信号输出端与所述灵敏放大器和编程模块相连接，用于对所述PROM编程、读取和自擦除三种状态进行控制；所述控制逻辑电路的信号输出端还与所述自擦除电路的信号输入端相连接，用于触发自擦除电路进行擦除动作。

所述存储单元包括第一存储单元和第二存储单元，所述第一存储单元包括相互串联的第一存储管、第一高压阻塞管和第一字线选通管；所述第二存储单元包括相互串联的第二存储管、第二高压阻塞管和第二字线选通管；所述第一存储管的源极和漏极与第一高压阻塞管的漏极相连接，所述第一高压阻塞管的源极与第一字线选通管的漏极相连接；所述第二存储管的源极和漏极与第二高压阻塞管的漏极相连接，所述第二高压阻塞管的源极与第二字线选通管的漏极相连接；所述第一存储管和第二存储管的栅极作为电压信号的输入端口；

所述编程模块包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第一PMOS管和第二PMOS管的源极和漏极分别连接；所述第三PMOS管和第四PMOS管的源极和漏极分别连接；所述第二PMOS管和第三PMOS管的栅极相连接，作为地址解码信号的输入端；所述第一PMOS管和第四PMOS管的栅极分别作为信号输入端；

所述第一PMOS管的漏极与所述第一字线选通管的源极相连接；所述第四PMOS管的漏极与所述第二字线选通管的源极相连接。

本发明在现有反熔丝型PROM结构的基础上增设自擦除电路，通过控制信号接收电路接收外部控制信号，通过控制逻辑电路对PROM编程、读取和自擦除状态进行控制，通过自擦除电路对PROM的存储信息进行擦除，实现了PROM的自擦除，保证了信息安全的实现。

附图说明

图1是现有信息安全系统集成芯片的结构示意图；

图2是现有PROM结构示意图；

图3是现有存储单元的电路图；

图4是本发明第一实施例提供的自擦除PROM的结构示意图；

图5是本发明第二实施例提供的自擦除PROM的电路图；

图6是本发明第三实施例提供的存储管的部分结构示意图。

具体实施方式

为了使发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例在现有反熔丝型PROM结构的基础上增设自擦除电路，使现有的反熔丝型PROM实现了信息自擦除。

本发明实施例提供了一种反熔丝型PROM，包括读写电路、包含若干个存储单元的存储单元阵列、自擦除电路、控制逻辑电路，以及控制信号接收电路；

读写电路包括编码模块、灵敏放大器和编程模块；编码模块与存储单元相连接；灵敏放大器和编程模块并联，二者有一共同的数据输入/输出端口，灵敏放大器又与存储单元相连接；

自擦除电路和控制逻辑电路的信号输入端分别与控制信号接收电路的信号输出端相连接；控制信号接收电路接收外部发来的控制信号，然后触发自擦除电路和控制逻辑电路，实现对PROM自擦除机制的控制；

自擦除电路的信号输出端与编码模块及存储模块相连接，用于对存储单元进行信息擦除；

控制逻辑电路的信号输出端与灵敏放大器和编程模块相连接，用于对PROM编程、读取和自擦除三种状态进行控制；控制逻辑电路的信号输出端还与自擦除电路的信号输入端相连接，用于触发自擦除电路进行擦除动作。

本发明实施例在现有反熔丝型PROM结构的基础上增设自擦除电路，通过控制信号接收电路接收外部控制信号，通过控制逻辑电路对PROM编程、读取和自擦除状态进行控制，通过自擦除电路对PROM的存储信息进行擦除，实现了PROM的自擦除，保证了信息安全的实现。

以下结合具体实施例对本发明的具体实现进行详细描述：

实施例一：

图4为本发明第一实施例提供的自擦除PROM的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。

该自擦除PROM包括读写电路1、包含多个存储单元2的存储单元阵列、自擦除电路3、控制逻辑电路4，以及控制信号接收电路5。读写电路1包括编码模块11、灵敏放大器12和编程模块13。编码模块11与存储单元2相连接，编码模块11对地址线14进行解码，产生控制线控制存储单元2。灵敏放大器12和编程模块13并联，二者有一共同的数据输入/输出端口15。灵敏放大器12又与存储单元2相连接，当PROM处于编程状态时，编程电压通过电压信号输入端口23输入至存储单元2，数据从输入/输出端口15输入，并通过编程模块13写入相应存储单元2；当PROM处于读取状态时，灵敏放大器12检测存储单元2中的数据，并输送到数据输入/输出端口15进行输出。

自擦除电路3和控制逻辑电路4的信号输入端分别与控制信号接收电路5的信号输出端相连接。控制信号接收电路5接收外部发来的控制信号，然后触发自擦除电路3和控制逻辑电路4，实现对PROM自擦除机制的控制。控制逻辑电路4的信号输出端与灵敏放大器12和编程模块13相连接，通过正常读写控制电路42对PROM的编程、读取机制进行控制，通过自擦除控制电路41对PROM的自擦除机制进行控制。控制逻辑电路4的信号输出端还与自擦除电路3的信号输入端相连接，控制自擦除电路3的触发，自擦除电路3对PROM的存储信息进行擦除，进而实现PROM存储信息的自擦除。本发明实施例在现有反熔丝型PROM结构的基础上增加了自擦除电路3，实现了PROM的自擦除功能，有效防止了数据的泄漏。

实施例二：

本发明实施例对该PROM的各部分电路结构进行进一步的详细说明，自擦除电路3主要包括状态机31和高压发生电路32，当控制信号接收电路5接收到擦除控制命令时，自擦除电路3被触发，内置状态机31开始启动，按照一定的顺序选择存储单元，同时，高压发生电路32产生高压，加在选择的存储单元上，对未击穿的存储管进行击穿，实现PROM的自擦除。当控制信号接收电路5未接收到擦除控制命令时，自擦除电路3未被触发，PROM实现正常的读写功能，处于编程和读取模式。在编码模块11中，利用延时电路做了一个地址检测电路，每当地址发生变化时，都会产生一个脉冲信号，这个脉冲信号对灵敏放大器12清零，然后读入下一个地址的数据。

存储单元采用差分3MOS管（3T）结构，用6个NMOS管存储一位数据BL_IN和这个数据的非BLN_IN，其中，存储管AF、高压阻塞管BT和字线选通管AT分别为对称设置。进一步结合附图5，图中仅示出了存储单元与阵列2、编程模块13及灵敏放大器12的部分电路。每个存储单元包括第一存储单元21和第二存储单元22，第一存储单元21包括相互串联的第一存储管M11、第一高压阻塞管M12和第一字线选通管M13。第二存储单元22包括相互串联的第二存储管M21、第二高压阻塞管M22和第二字线选通管M23。最终实现第一存储单元21和第二存储单元22中存储数据所代表的逻辑电平互为反向。第一存储管M11的源极和漏极与第一高压阻塞管M12的漏极相连接，第一高压阻塞管M12的源极与第一字线选通管M13的漏极相连接；第二存储管M21的源极和漏极与第二高压阻塞管M22的漏极相连接，第二高压阻塞管M22的源极与第二字线选通管M23的漏极相连接；第一存储管和第二存储管的栅极作为电压信号的输入端口。

编程模块13包括4个NMOS管，即第一PMOS管M31、第二PMOS管M32、第三PMOS管M33和第四PMOS管M34，第一PMOS管M31和第二PMOS管M32并联，即第一PMOS管M31和第二PMOS管M32的源极相连接，二者的漏极也相连接。同样地，第三PMOS管M33和第四PMOS管M34的源极和漏极也分别连接。另外，第二PMOS管M32和第三PMOS管M33的栅极相连接，作为地址解码信号G的输入端。第一PMOS管M31和第四PMOS管M34的栅极分别作为信号E和F的输入端。第一PMOS管M31的漏极与第一存储单元的第一字线选通管M13的源极相连接，第四PMOS管M34的漏极与第二存储单元的第二字线选通管M23的源极相连接。

在编程模块中，信号G是由地址线解码形成的，并受外部编程信号的控制，信号E和F是一对反向信号，它是由输入数据中的一位形成的，也受到编程信号的控制。信号A_D是地址检测信号，当地址线中任何一位发生变化时，信号A_D都会输出一个高电平脉冲，将灵敏放大器的输入/输出端进行清零，然后读入下一个地址的数据。在编程模式下，灵敏放大器可以传输数据到位线上；在读取模式下，可以放大位线上的信号进行输出。

以下继续结合附图5对该具有自擦除功能的PROM的编程、读取及自擦除过程进行举例说明。

在编程模式下，通过地址线解码选中一条字线信号，数据通过编程模块送至位线上，信号G变成1，尾电流源打开，信号G控制的两个PMOS管关断，这时数据从E和F输入，假设F=0，E=1，则位线信号BLN_IN被拉高，信号BL_IN被拉低，BL_IN端的存储单元被击穿，这样就写入了一个差分信号到存储单元中，完成了对一个存储单元的编程。

在读取模式下，信号G、E和F在编程信号的控制下都变成1，编程模块不工作，同时尾电流源始终打开。字线WL_IN变成1，被击穿的存储单元相当于一个500Ω到500kΩ电阻，没被击穿的存储单元相当于一个1GΩ的电阻，所以流过这两个电阻的电流不同，灵敏放大器对这两个电流进行比较，产生一个逻辑信号，经过灵敏放大器放大输出，从而完成数据的读取。

在自擦除模式下，通过内置状态机选择存储单元，通过高压发生电路产生高压，加在第一、第二存储单元的Vwr端口上，对未击穿的存储管进行击穿，使BL_IN=0，BLN_IN=0，这样BL_IN和BLN_IN两边的存储单元都被击穿，数据无法被正常读出，完成了PROM存储单元的自擦除。

实施例三：

在本发明实施例中，采用普通栅工艺的存储管击穿位置不固定，击穿后的导通电阻变化较大，且需要较大的击穿电压，影响了PROM的可靠性，为了克服这一问题，对存储管进行了改进。

图6示出了本发明第三实施例提供的存储管的部分结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。

该存储管采用垂直栅结构，其中，垂直栅62的两侧为扩散区63，跟普通栅结构的存储管相比，主要有两点不同和优势：第一，由于在垂直栅结构的拐角61处，有收集电荷的作用，因而采用垂直栅结构的存储管更容易击穿；第二，击穿更易发生在垂直栅62的拐角61处，位置比较固定，可以提高PROM存储单元的可靠性。

实施例四：

在本发明实施例中，状态机31可以产生一定的随机序列，选择50%左右的存储单元甚至更少，去擦除这些单元的存储状态，以更少的时间、更快的速度对PROM进行擦除，使存储数据无法正常读取或探析，从而防止了重要程序和数据的泄露。

本发明实施例在现有反熔丝型PROM的结构基础上增设自擦除电路，通过控制信号接收电路接收控制信号，通过控制逻辑电路对PROM编程、读取和自擦除状态进行控制，通过自擦除电路对PROM的存储信息进行擦除，实现了PROM的自擦除，有效防止了数据的泄漏。存储管采用垂直栅结构，避免了存储管击穿之后的较大漏电流流向衬底，保证了其他单元的正常编程。自擦除电路的状态机可选择50%左右或更少的存储单元进行信息擦除，进一步提高了擦除速度。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种反熔丝型PROM，其特征在于，所述PROM包括读写电路、包含若干个存储单元的存储单元阵列、自擦除电路、控制逻辑电路，以及控制信号接收电路；

所述读写电路包括编码模块、灵敏放大器和编程模块；所述编码模块与所述存储单元相连接；所述灵敏放大器和所述编程模块并联，二者有一共同的数据输入/输出端口，所述灵敏放大器又与所述存储单元相连接；

所述自擦除电路和所述控制逻辑电路的信号输入端分别与所述控制信号接收电路的信号输出端相连接；所述控制信号接收电路接收外部发来的控制信号，然后触发所述自擦除电路和控制逻辑电路，实现对所述PROM自擦除机制的控制；

所述自擦除电路的信号输出端与所述编码模块及存储单元相连接，用于对存储单元进行信息擦除；

所述控制逻辑电路的信号输出端与所述灵敏放大器和编程模块相连接，用于对所述PROM编程、读取和自擦除三种状态进行控制；所述控制逻辑电路的信号输出端还与所述自擦除电路的信号输入端相连接，用于触发自擦除电路进行擦除动作；

所述存储单元包括第一存储单元和第二存储单元，所述第一存储单元包括相互串联的第一存储管、第一高压阻塞管和第一字线选通管；所述第二存储单元包括相互串联的第二存储管、第二高压阻塞管和第二字线选通管；所述第一存储管的源极和漏极与第一高压阻塞管的漏极相连接，所述第一高压阻塞管的源极与第一字线选通管的漏极相连接；所述第二存储管的源极和漏极与第二高压阻塞管的漏极相连接，所述第二高压阻塞管的源极与第二字线选通管的漏极相连接；所述第一存储管和第二存储管的栅极作为电压信号的输入端口；

所述编程模块包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第一PMOS管和第二PMOS管的源极和漏极分别连接；所述第三PMOS管和第四PMOS管的源极和漏极分别连接；所述第二PMOS管和第三PMOS管的栅极相连接，作为地址解码信号的输入端；所述第一PMOS管和第四PMOS管的栅极分别作为信号输入端；

所述第一PMOS管的漏极与所述第一字线选通管的源极相连接；所述第四PMOS管的漏极与所述第二字线选通管的源极相连接。

2.如权利要求1所述的反熔丝型PROM，其特征在于，所述自擦除电路包括状态机和高压发生电路，

所述状态机在所述自擦除电路被触发时启动，从所述读写电路中选择要擦除的存储单元；

所述高压发生电路在所述状态机启动后，产生高压，加在要擦除的存储单元上，对所述要擦除的存储单元中未击穿的存储管进行击穿，实现所述PROM的自擦除。

3.如权利要求2所述的反熔丝型PROM，其特征在于，当所述自擦除电路被触发时，所述状态机产生随机序列，选择小于50%的存储单元进行随机擦除，以减少擦除时间，提高擦除速度。

4.如权利要求1所述的反熔丝型PROM，其特征在于，所述控制逻辑电路包括自擦除控制电路和正常读写控制电路，所述自擦除控制电路对所述PROM的自擦除机制进行控制，所述正常读写控制电路对所述PROM的编程及读取机制进行控制。

5.如权利要求1所述的反熔丝型PROM，其特征在于，所述第一存储管和第二存储管采用垂直栅结构。

Images