CN101938266A - 半导体器件和移除半导体器件噪声的方法 - Google Patents

Abstract

本发明涉及半导体器件和移除半导体器件噪声的方法。半导体器件包括：噪声检测电路；输入信号延迟电路；以及遮蔽电路。噪声检测电路检测叠加在输入信号上的噪声并且在预定时间段期间输出遮蔽信号。输入信号延迟电路延迟输入信号并且输出其延迟信号。遮蔽电路输出其中基于遮蔽信号遮蔽延迟信号的输出信号。

Description

半导体器件和移除半导体器件噪声的方法

技术领域

本发明涉及半导体器件和移除半导体器件噪声的方法。

背景技术

已知由于来自于人体或者其它带电物体的静电放电(ESD)导致在电子器件中出现错误。与电子器件的复杂化相关联，对ESD的抗扰度已经变得越来越重要。国际电工委员会将对于ESD的抗扰度测试定义为IEC61000-4-2。而且对于移动电话等等，对主体和显示面板模块执行使用测试器(ESD枪)的抗扰度测试。对壳体的导电部分执行接触放电测试，并且对其非导电部分执行气体放电测试。标准是即使由于放电干扰显示在显示面板上的图像时，其后立即恢复正常显示。因此，除了在ESD破坏性测试期间没有发生浪涌破坏的耐久性之外，对于加载在显示面板中的显示装置IC(集成电路)的增加的需要是在操作期间不发生错误的耐久性。

移动电话等等的显示驱动器IC具有显示控制电路，该显示控制电路被提供有包括触发器的时序电路和包括OR电路和AND电路的组合电路。时序电路保持从CPU(中央处理单元)接收到的命令以及显示驱动器IC内部的时间系列的变化状态等等作为二进制逻辑信息。通常，为了在系统激活时稳定内部状态，通过从输入端子异步提供的重置信号初始化显示驱动器IC。即，内部时序电路被初始化并且始终从相同的状态开始它的操作。在初始化之后，通过CPU设置诸如操作条件的信息，并且开始显示操作。

当显示驱动器IC被安装在装置中时，长的信号布线被拉出到显示面板。因此，显示驱动器IC的端子处于易受ESD影响的环境中。特别地，当重置信息已经被干扰时，如上所述初始化被保持在内部时序电路中的信息。然而，没有执行其后的操作条件等等的设置，并且因此显示驱动器IC发生显示错误并且不再能够实现自我恢复。因此，对于重置信号，要求防止静电放电(ESD)的强力噪声移除电路。

例如，为了移除短的脉冲噪声，如日本专利申请公开No.JP-A-平6-132791中所描述，使用具有电容器和电阻器的组合的积分电路或者具有延迟电路和AND电路的组合的电路。通过积分电路移除噪声的技术通常被用作移除从IC的外部混合的噪声的电路。此外，具有延迟电路和AND电路的组合的电路被频繁地用作被提供作为对抗数字电路危害的措施的电路。

作为对抗静电放电的对策，在许多情况下使用前述的积分电路，并且电容器的电容和电阻器的电阻可以被增加以提高耐受性。然而，对可加载在显示驱动器IC的内部的电容器和电阻器的尺寸存在限制，并且因此很难安装具有大的电容和电阻的积分电路。此外，当已经输入连续的噪声时，积分电路已经变成饱和。即，滤波器功能可能恶化并且可能没有完全地移除噪声。

此外，噪声经由连接部件等等从壳体或者显示面板围绕在显示驱动器IC的周围。因此，根据显示装置的设计，噪声的峰值电压、频率、衰减振荡等等不同，从而噪声波形不是均匀的，这使得很难进行评估。

日本专利申请公开No.JP 2002-217695A描述了涉及移除被添加到从外部输入到输入端子的数据信号的噪声的噪声移除电路的技术。此噪声移除电路被提供有噪声移除电平改变部件和控制部件。噪声移除电平改变部件改变用于输入端子的噪声移除电平的设置。其设置被改变的噪声移除电平具有用于数据信号的合成特性并且此特性被改变。控制部件对噪声移除电平改变部件执行噪声移除电平的改变的控制。

此外，日本专利公开No.JP-A-昭60-137121公布抖动防止电路。抖动防止电路被提供有开关、脉冲生成电路、延迟电路、以及AND电路。脉冲生成电路检测被连接至开关的脉冲的上升沿部分并且生成具有预定的时间宽度的脉冲。延迟电路被连接至脉冲生成电路被连接至的开关的端子，并且延迟切换信号。AND电路获取脉冲生成电路和延迟电路的两个输出的AND。抖动防止电路通过具有比由开关的抖动产生的抖动产生时间长的宽度的脉冲遮蔽抖动脉冲。

此外，日本专利公开No.JP-A-平1-305719描述涉及信号检测器的技术，在具有叠加在其上的噪声的输入脉冲信号的接收时，当输入脉冲信号的振幅大于设置的阈值时其检测它作为信号。信号检测器被提供有第一和第二阈值生成电路、第一和第二振幅比较电路、以及时间比率区分电路。第一和第二阈值电路生成设置的第一和第二阈值从而第一至第二阈值的比率变成恒定并且第二阈值的振幅也变得较大。第一和第二振幅比较电路接收第一和第二阈值并且输出通过比较这些阈值的振幅检测到的量子化脉冲信号和输入脉冲信号。时间比率区分电路接收从第一振幅比较电路输出的量子化脉冲并且计算其中在预定的时间内检测此量子化的脉冲信号的时段的总和与其中没有检测到的时段的总和之间的时间比率。此外，时间比率区分电路以下述方式增加或者减少第一阈值，即对应于等于或者大于预定值或者等于或者小于此值的时间比率减少或增加时间比率。然后时间比率区分电路控制第一阈值生成电路从而此振幅位于在始终叠加在输入脉冲信号上的噪声的振幅的附近。

期待的是，提供了加载有能够更加可靠地进行噪声移除的噪声移除电路的半导体器件和移除噪声的方法。

发明内容

本发明寻求解决上述问题中的一个或者多个，或者至少部分地改进这些问题。

在一个实施例中，半导体器件包括：噪声检测电路，该噪声检测电路被构造为检测叠加在输入信号上的噪声并且在预定时间段期间输出遮蔽信号；输入信号延迟电路，该输入信号延迟电路被构造为延迟输入信号并且输出其延迟信号；以及遮蔽电路，该遮蔽电路被构造为输出其中基于遮蔽信号遮蔽延迟信号的输出信号。

在另一实施例中，一种移除半导体器件噪声的方法，包括：检测叠加在输入信号上的噪声；延迟输入信号；并且遮蔽延迟信号，其中当检测到噪声时延迟输入信号。

本发明能够提供被加载有能够更加可靠地进行噪声移除的噪声移除电路的半导体器件和移除噪声的方法。

附图说明

结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：

图1是根据本发明的实施例的显示装置的构造的图；

图2是示出根据本发明的实施例的控制电路的构造的图；

图3是示出根据本发明的实施例的显示控制电路的构造的图；

图4是示出根据本发明的实施例的显示驱动器的命令示例的图；

图5是示出根据本发明的实施例的显示控制电路的操作的图；

图6是示出根据本发明的实施例的噪声检测电路的构造的图；

图7是示出根据本发明的实施例的噪声移除电路的操作的图；

图8是示出根据本发明的实施例的提供有多个噪声检测电路的噪声移除电路的构造的图；

图9是示出根据本发明的实施例的噪声检测电路的布置示例的图；以及

图10是示出根据本发明的实施例的被提供有多个噪声检测电路的噪声移除电路的操作的图。

具体实施方式

现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多可替选的实施例并且本发明不限于为解释性目的而示出的实施例。

下面将会参考附图描述本发明的实施例。

图1是示出根据本发明的实施例的显示装置的构造的框图。显示装置包括：显示面板10，该显示面板10显示图像；和显示驱动器11，该显示驱动器11驱动显示面板10。本发明的应用不限于显示驱动器，但是显示驱动器在这里被示出作为半导体器件的示例。

显示驱动器11包括：灰阶电源15、控制电路16、栅极驱动器(扫描电极驱动电路)17、以及源极驱动器(数据电极驱动电路)18，并且驱动显示面板10。例如，显示面板10是使用用于开关元件的薄膜晶体管(TFT)的有源矩阵驱动液晶面板。

控制电路16被提供有来自于外部(未示出)的数据使能信号、点时钟信号、水平同步信号和垂直同步信号等等。控制电路16基于这些输入信号生成选通信号、时钟信号、水平扫描脉冲信号、极性信号、垂直扫描脉冲信号等等，并且将它们提供给栅极驱动器17和源极驱动器18。此外，控制电路16接收来自于外部的指示操作的命令并且然后执行由命令指示的操作，并且接收重置信号并且然后初始化显示驱动器11。

栅极驱动器17与从控制电路16提供的垂直扫描脉冲信号的时序同步地顺序地生成栅极脉冲，并且将其提供给显示面板10。灰阶电源15在图像显示在显示面板10上时生成用于设置灰阶的灰阶电压并且将它们提供给源极驱动器18。基于通过使用数字信号输入的图像数据，源极驱动器18通过使用提供的灰阶电压将图像数据转换为模拟信号，并且将它提供给显示面板10。

如上所述，在显示驱动器11中，控制电路16是接收来自于外部的信号并且将信号输出到外部并且最易受到ESD影响的电路。如图2中所示，控制电路16包括：显示控制电路30、噪声移除电路20、以及CR噪声移除电路28。显示控制电路30是控制电路16的主体部分，并且具有执行各种控制的逻辑电路。CR噪声移除电路28是提供有电阻器和电容器的积分电路，并且移除被叠加在输入到显示驱动器11的重置信号RESETB上的轻微的噪声。CR噪声移除电路28可以被省略。

噪声移除电路20包括：噪声检测电路21、延迟电路22、以及负逻辑AND电路23。噪声检测电路21接收时钟信号DOTCLK和重置信号RESETB，并且将遮蔽信号NG_FLG输出到负逻辑AND电路23。重置信号RESETB可以经由CR噪声移除电路28或者不经由CR噪声移除电路28输入到噪声检测电路21。在噪声检测时，噪声检测电路21将它的输出NG_FLG变成高电平。延迟电路22将通过延迟重置信号RESETB获得的重置信号RES_DLY输出到负逻辑AND电路23。当遮蔽信号NG_FLG和延迟重置信号RES_DLY处于低电平时，负逻辑AND电路23将作为输出的重置信号RESB变成低电平。因此，在由于检测到噪声而导致噪声检测电路21将遮蔽信号NG_FLG保持在高电平时，被输入到显示控制电路30的重置信号RESB被固定在高电平。即，当通过噪声检测电路21检测到噪声时，通过遮蔽信号NG_FLG遮蔽延迟重置信号RES_DLY，并且生成噪声被移除的重置信号RESB。在这里，重置信号RESETB、遮蔽信号NG_FLG、以及延迟重置信号RES_DLY表示负逻辑信号，和在低电平时被激活的信号。因此，通过负逻辑来表示负逻辑AND电路23并且其等效于正逻辑OR电路。

图3示出显示控制电路30的构造。显示控制电路30包括：串并转换电路31、地址解码器32、命令寄存器33、以及同步器34。显示控制电路30接收并且分析从主机装置传输的命令，并且将控制信号输出到各种部件。基于芯片选择信号CS，串并转换电路31与串行时钟信号SCK(在输入到芯片时的信号SCLK)同步地接收串行数据信号SI(在输入到芯片时的信号SD)。串并转换电路31将串行数据转换为并行地址信号AD0至AD2，将它们输出到地址解码器32，并且将数据信号DATA输出到命令寄存器33。

地址解码器32解码3位地址信号AD0至AD2，并且将与各自的地址相对应地变成激活的信号ADD1至ADD7输出到命令寄存器33。基于信号ADD1至ADD7和数据信号DATA，命令寄存器33保持命令数据并且将与命令相对应的信号REG2至REG7输出到同步器34。同步器34基于时钟信号DCK(输入到芯片时的信号DOTCLK)将信号REG2至REG7同步并且将它们作为命令信号提供给各种部件。通过重置信号RESB重置命令寄存器33和同步器34。

在这里，存在如图4中所示的七种命令。与地址对应地分配的是：命令重置(CRES)、显示启动(DISPON)、显示左右反转(RL)、显示上下反转(UD)、显示黑白反转(REV)、显示整个屏幕白色(WH)以及显示整个画面黑色(BL)。它们的初始值都是“0”。当重置信号RESB已经被输入时，设置此初始值。例如，DISPON＝1表示显示开始，并且DISPON＝0表示显示停止。因此，通过重置停止显示。

图5示出显示控制电路30的操作。如图5中的(a)中所示，在操作之前，重置信号RESETB变成高电平并且重置被解除。通过芯片选择信号CS来表示命令输入时序(图5中的(b))。与时钟信号SCLK(显示控制电路30中的信号SCK)的上升沿同步(图5中的(c))，接收到数据信号SD(显示控制电路30中的信号SI)。在图5中的(e)中示出进行并行转换的地址信号AD0至AD2，并且在图5中的(f)中示出通过解码它们获得的信号ADD1至ADD7。在图5中的(g)中示出时钟信号SCLK的第四上升沿处接收的信号DATA。通过数据信号DATA表示的值被反映在由信号ADD1至ADD7表示的命令寄存器33的位置处。在这里，对于第一芯片选择信号CS，输入AD[2:0]＝6h(110)，ADD6变成“1”，并且由于DATA＝1，因此REG6变成“1”(图5中的(j))。对于第二芯片选择信号CS，输入AD[2:0]＝7h(111)，ADD7变成“1”，并且由于DATA＝1，因此REG7变成“1”(图5中的(k))。对于第三芯片选择信号CS，输入AD[2:0]＝2h(010)，ADD2变成“1”，并且由于DATA＝0，因此REG2变成“0”(图5中的(i))。与时钟信号DOTCLK(在图5中的(l)中：显示控制电路30中的信号DCK)的上升沿同步地，在命令寄存器33中设置的数据分别被提供给各种部件作为相应的信号WH(图5中的(n))、信号BL(图5中的(o))、以及信号DISPON(图5中的(m))。

图6示出噪声检测电路21的构造。噪声检测电路21包括：触发器40；触发器42至46；EXOR电路61；NOT电路62至63；以及RS触发器50。触发器40是被设计为灵敏地响应噪声的D型触发器。触发器42至46是普通的D型触发器。在这里RS触发器50包括：两个NAND电路51和52，以及NOT电路53。

触发器40和42都基于时钟信号DOTCLK的上升沿接收NOT电路63的输出，并且以异步的方式通过重置信号RESETB进行重置。触发器40和42的输出Q40和Q42被输入到EXOR电路61。触发器42的输出Q42也被输入到RS触发器50。EXOR电路61的输出EOR 61被输入到接连连接的触发器43至46，并且基于时钟信号DOTCLK顺序地传输到后级的触发器。触发器46的输出Q46经由NOT电路63被输入到触发器40和42。在这里，接连连接的触发器的级的数目是四，但是由于根据该级的数目设置噪声检测电路21的遮蔽时间，因此优选的是，基于遮蔽时间提供级的数目。

EXOR电路61的输出EOR 61也被输入到NOT电路62，其逻辑被反转并且然后被输入到RS触发器50。通过由NOT电路62反转的EXOR电路61的输出设置RS触发器50，并且通过触发器42的输出Q42对其进行重置。EXOR电路61表示触发器40的输出Q40和触发器42的输出Q42是否一致。因此，当触发器40的输出和触发器42的输出不一致时设置RS触发器50。此外，当触发器42变成重置状态时，RS触发器50被重置。RS触发器50的输出作为遮蔽信号NG_FLG被提供到负逻辑AND电路23。

通常，触发器40的输出和触发器42的输出相互一致；因此，EXOR电路61的输出EOR 61处于低电平，并且由NOT电路63反转的高电平被输入到触发器40和触发器42。即，触发器40和触发器42保持其重置状态。当通过重置信号RESETB进行重置时，触发器40和触发器42保持它们的重置状态直到此重置结束并且时钟信号DOTCKL进一步上升。注意即使在重置状态，触发器40和触发器42的输出相互一致；因此，EXOR电路61的输出处于低电平。

当输出相互不一致时，通过触发器43至46延迟表示不一致的信号，使触发器40和42变成重置状态。这重置RS触发器50，从而触发器43至46确定直到RS触发器50被重置提供的时间，即，遮蔽时间。

触发器40和42具有异步重置输入，并且通过重置信号RESET进行重置。此外，触发器40和42基于时钟信号DOTCLK接收NOT电路63的输出，并且将其输出到EXOR电路61。因此，触发器40和42通常执行相同的操作。触发器40灵敏地响应噪声，并且因此在触发器42响应其之前响应于叠加在重置信号RESETB上的噪声变成重置状态。此时，触发器40和触发器42变成相互不一致，并且EXOR电路61输出高电平，将RS触发器50变成重置状态。当输入常规重置信号时，EXOR电路61的输出处于低电平并且触发器42的输出Q42变成低电平，因此重置RS触发器50。这时，即使当触发器40提前响应，导致不一致时，通过将触发器42的输出Q42变成低电平来重置RS触发器50。

通过延迟电路22延迟的时间至少可以是直到检测到噪声并且从RS触发器50输出遮蔽信号NG_FLG提供的时间。在这里，显示驱动器11是同步型电路，并且具有最短的周期的时钟信号是时钟信号DOTCLK；因此，延迟电路22提供具有时钟信号DOTCLK的一个周期的延迟的重置信号RESETB并且输出延迟重置信号RES_DLY。

图7示出被提供有上述噪声移除电路20的控制电路16的操作。

重置信号RESETB是用于显示驱动器11的系统初始化信号，并且当它处于低电平时，被包括在噪声检测电路21中的触发器和显示控制电路30设置初始值。尽管没有重置信号输入到如图中所示的触发器43至46，但是也可以通过重置信号重置触发器43至46。在其中重置信号RESETB处于低电平的时段期间通过输入时钟信号DOTCLK初始化没有通过重置信号重置的例如触发器43至46的触发器。

如图7中(a)中所示，重置信号RESETB表示重置解除并且操作开始。在重置已经被解除之后，如图7中的(c)中所示，触发器40和触发器42与时钟信号DOTCLK的上升沿同步地变为重置状态(图7中(d)和(e))，如图7的(l)中所示作为RS触发器50的输出的遮蔽信号NG_FLG表示低电平(没有检测到的噪声)，并且因此经由负逻辑AND电路23直接地输出延迟重置信号RES_DLY(图7中的(b))作为重置信号RESB(图7中的(m))。这时，重置信号RESB表示重置解除并且表示显示控制电路30开始正常操作。

在这里，从主机传输表示显示开始的显示命令，并且如图7中的(n)中所示显示控制电路30将信号DISPON变成高电平。当信号DISPON已经变成高电平时，显示开始。

在显示期间浪涌将噪声添加到重置信号RESETB，并且触发器40响应于此将输出Q40变成低电平。由于浪涌是暂时的，因此触发器40与时钟信号DOTCLK的上升沿同步地恢复其初始状态(图7中的(d))。另一方面，触发器42没有响应噪声，并且它的输出Q42与触发器40的输出40不一致。因此，EXOR电路61的输出EOR 61暂时地变成高电平(图7中的(f))，设置RS触发器50并且将输出NG_FLG变成高电平(图7中的(l))。从这时，遮蔽时段开始。

触发器43至46与时钟信号DOTCLK同步地顺序地传输输出EOR61的高电平状态(图7中的(g)至(j))。通过NOT电路63(图7中的(k))逻辑地反转触发器46的输出Q46，并且在时钟信号DOTCLK的上升沿将其提供到触发器40和42(图7中的(d)和(e))。当触发器42的输出Q42已经变成低电平时，RS触发器50被重置并且输出NG_FLG变成低电平(图7中的(l))。在这里，遮蔽时段结束。

在此遮蔽时段中，通过遮蔽信号NG_FLG遮蔽延迟重置信号RES_DLY(图7中的(b))，并且因此即使当由浪涌产生的噪声被叠加在延迟重置信号RES_DLY时，对重置信号RESB也没有影响(图7中的(m))。因此，浪涌没有影响信号DISPON并且信号DISPON保持它的状态(图7中的(n))。

在接收连续的浪涌时，触发器40的输出Q40表示低电平期间的时段变长(图7中的(d))，并且EXOR电路61的输出EOR 61表示不一致期间的时段变长(图7中的(f))。其后，与在单个浪涌时的操作相同的操作被执行。通过切换不一致状态的触发器的级的数目并且通过时钟信号DOTCLK的周期，能够调整用于移除连续的噪声的时间段(遮蔽时段)。

注意，如图7中的右侧所示，即使在触发器40和触发器42之间存在对有效重置信号RESETB的输入的响应时间的差，当触发器42已经被重置时，遮蔽信号NG_FLG也因此被重置，同时对重置信号RESB没有施加影响。因此，在上面描述中触发器40和触发器42属于异步重置型。然而，同步重置型的触发器通常对异步噪声具有更大的强度，并且因此触发器42可以是同步重置型。

在上面描述中噪声检测电路21是单个电路。然而，可以提供多个噪声检测电路21用于处理其输入路径不清楚的噪声。图8示出被提供有噪声检测电路211至21n的噪声移除电路200的构造。当从多个噪声检测电路211至21n输出的遮蔽信号NG_FLG-1至NG_FLG-n中的任何一个表示噪声检测时，通过负逻辑AND电路230遮蔽延迟重置信号RES_DLY。

多个噪声检测电路211至21n能够被布置为分散在显示驱动器11的芯片上的噪声敏感区域。其信号线被直接地拉出到外部的电源提供端子和重置信号端子和芯片周围对噪声是敏感的。因此，如图9中所示，噪声检测电路(ND)211至216能够被布置在重置端子72的附近、电源提供端子71的附近、以及芯片周围部分处。另外，包括延迟电路22和负逻辑AND电路230的移除电路209能够被布置在重置端子72的附近从而提高噪声移除效果。

如图10中所示，通过噪声检测电路211和215检测由短浪涌产生的噪声从而遮蔽信号NG_FLG1和NG_FLG5变成高电平，并且通过噪声检测电路211和213检测由连续浪涌产生的噪声从而遮蔽信号NG_FLG1和NG_FLG3变成高电平。在任何一种状态下，遮蔽延迟重置信号RES_DLY被遮蔽，同时对重置信号RESB没有任何影响。

在上面的描述中，触发器40灵敏地响应噪声。然而，通过通常技术能够实现此种触发器。例如，这能够通过减少晶体管尺寸来实现。可以通过提供具有微小的电阻的电源提供布线来限制电源提供。还能够通过干扰N沟道晶体管和P沟道晶体管之间的平衡来实现此触发器。这也能够通过任何其它的方法或者通过将上述组合在一起来实现。

在噪声检测电路21中，重置信号RESETB被共同地输入到触发器40和触发器42。然而，重置信号RESETB可以被输入到触发器40的重置输入节点而不经由CR噪声移除电路28。此外，重置信号RESETB可以经由更加强大的CR噪声移除电路输入到触发器42的重置输入节点。此外，重置信号RESETB可以被输入到触发器40的异步重置输入节点并且被输入到触发器42的同步重置输入节点或者同步数据输入节点。在这样的情况下，当有效重置信号已经被接收时，输出一旦不一致，但是其后通过同步信号使触发器变成相同的重置状态，因此导致效果没有改变。

在上述实施例中，已经示出从重置信号移除噪声。然而，这还能够应用于不同的信号。由于通过延迟电路22延迟目标信号，所以这不能够被应用于时序是重要的信号，但是能够应用于取决于电压电平传输数据的任何信号，比如重置信号。

如上所述，在本发明中，噪声检测电路比保护目标电路更早地检测到噪声并且遮蔽噪声分量。结果，ESD产生的噪声被移除。避免异常操作的传统上采用的方法是直接地移除被叠加在重置触发器等等的异步重置信号上的噪声，但是由于在一些情况下完全移除噪声的故障导致异常操作。在本发明中，噪声能够在被保护目标电路检测到之前被检测到并且到保护目标电路的、其上叠加有噪声的信号能够被遮蔽。因此，抗扰度耐久性提高并且可靠性增加。此外，改进了抗扰度测试容许量并且能够消除对于由于不足的容许量导致重新设计的浪费的成本。

显然的是，本发明不限于上述实施例，而是可以在不脱离本发明的范围和精神的情况下进行修改和变化。

尽管已经结合数个示例性实施例描述了本发明，但是对本领域的技术人员来说显然的是，提供这些实施例仅用于示出本发明，并且不应在限制的意义上依赖解释随附的权利要求。

Claims (18)

1.一种半导体器件，包括：

噪声检测电路，所述噪声检测电路被构造为检测叠加在输入信号上的噪声并且在预定时间段期间输出遮蔽信号；

输入信号延迟电路，所述输入信号延迟电路被构造为延迟所述输入信号并且输出其延迟信号；以及

遮蔽电路，所述遮蔽电路被构造为输出其中基于所述遮蔽信号遮蔽所述延迟信号的输出信号。

2.根据权利要求1所述的半导体器件，其中所述噪声检测电路包括：

第一触发器，所述第一触发器被构造为响应于所述输入信号和所述噪声中的任何一个进行重置，

第二触发器，所述第二触发器被构造为响应于所述输入信号进行重置，

一致确定电路，所述一致确定电路被构造为确定所述第一触发器的第一输出与所述第二触发器的第二输出是否一致，并且如果所述第一输出与所述第二输出不一致则输出不一致信号，

不一致信号延迟电路，所述不一致信号延迟电路被构造为在所述预定时间段期间延迟所述不一致信号，以及

第三触发器，所述第三触发器被构造为响应于所述不一致信号进行设置并且当所述第二触发器被重置时进行重置。

3.根据权利要求2所述的半导体器件，其中响应于所述输入信号异步重置所述第一触发器和所述第二触发器。

4.根据权利要求2所述的半导体器件，其中响应于所述输入信号异步重置所述第一触发器，并且

其中所述第二触发器与时钟信号同步并且响应于所述输入信号被重置。

5.根据权利要求2所述的半导体器件，其中所述第二触发器和所述输入信号延迟电路通过积分电路接收所述输入信号。

6.根据权利要求5所述的半导体器件，其中所述第一触发器通过所述积分电路接收所述输入信号。

7.根据权利要求1所述的半导体器件，其中所述第一触发器的噪声抵抗性质优于所述第二触发器的噪声抵抗性质。

8.根据权利要求7所述的半导体器件，其中包括在所述第一触发器中的晶体管的尺寸小于包括在所述第二触发器中的晶体管的尺寸。

9.根据权利要求7所述的半导体器件，其中提供给所述第一触发器的电源电压低于提供给所述第二触发器的电源电压。

10.根据权利要求7所述的半导体器件，其中包括在所述第一触发器中的晶体管的阈值电压低于包括在所述第二触发器中的晶体管的阈值电压。

11.根据权利要求1所述的半导体器件，其中所述噪声检测电路被布置在所述输入信号被提供的输入端子的附近。

12.根据权利要求1所述的半导体器件，其中所述噪声检测电路被布置在执行电源提供的电源提供端子的附近。

13.根据权利要求1所述的半导体器件，进一步包括：

包括所述噪声检测电路的多个噪声检测电路，

其中所述多个噪声检测电路被布置为分散在所述半导体器件的周围。

14.根据权利要求1所述的半导体器件，其中所述输入信号是取决于延迟被允许的电压电平来传输数据的电平信号。

15.根据权利要求14所述的半导体器件，其中所述电平信号是异步地初始设置的重置信号。

16.一种移除半导体器件噪声的方法，包括：

检测叠加在输入信号上的噪声；

延迟所述输入信号；以及

遮蔽延迟信号，其中当检测到噪声时延迟所述输入信号。

17.根据权利要求16所述的移除半导体器件噪声的方法，其中所述检测步骤包括：

响应于所述输入信号重置第一触发器，

响应于所述输入信号重置第二触发器，

确定所述第一触发器的第一输出是否与所述第二触发器的第二输出一致，

如果所述第一输出与所述第二输出不一致，则在预定时间段流逝之后重置所述第一触发器和所述第二触发器，

如果所述第一输出与所述第二输出不一致，则设置第三触发器以输出遮蔽信号；以及

当所述第二触发器被重置时，重置所述第三触发器以解除所述遮蔽信号，

其中所述遮蔽步骤包括：

基于所述遮蔽信号遮蔽所述延迟信号。

18.根据权利要求17所述的移除半导体器件噪声的方法，进一步包括：

将所述第一触发器的噪声抵抗性质设置为优于所述第二触发器的噪声抵抗性质。

Images