CN104992687A - 显示器及其驱动方法 - Google Patents

Abstract

本发明提供显示器及其驱动方法。显示器包含栅极驱动电路、像素阵列、时脉控制器以及时脉检测单元。时脉控制器电性耦接栅极驱动电路，用以输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的脉冲输出栅极信号。像素阵列电性耦接栅极驱动电路，具有多个列像素，分别用以接收多个栅极信号而更新，时脉检测单元电性耦接时脉控制器，用以检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器，在画面周期的更新期间中当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，时脉检测单元致能反馈信号，以使时脉控制器用以根据反馈信号提供时脉信号的第二部分脉冲给栅极驱动电路。该显示器及其驱动方法在后续的画面周期则恢复正常显示。

Description

显示器及其驱动方法

技术领域

本公开内容涉及一种显示器及其驱动方法，尤其涉及一种检测时脉信号的显示器及其驱动方法。

背景技术

一般而言，液晶显示装置包含有像素阵列、栅极驱动电路以及源极驱动电路。源极驱动电路用以提供多个数据电压信号。栅极驱动电路则用以提供多个栅极信号。正常的情况下，栅极驱动电路会根据时脉控制器(Clockcontroller)提供的时脉信号依序输出栅极信号，藉此控制像素单元中的像素晶体管的导通和截止，进而控制数据信号写入至所述像素单元。

然而，在一些外部信号干扰的情况下会导致时脉控制器的输出异常，也就是其输出的时脉信号不完整。在此情况下，栅极信号的不正常输出不仅造成液晶显示装置在当下的画面周期无法正常显示，也同时造成后续的画面周期异常显示。

发明内容

为解决栅极信号输出异常时造成显示装置在当前以及后续画面周期均无法正常显示的技术问题，本发明提供一种检测时脉信号的显示器及其驱动方法。

本公开内容的第一个实施例是在提供一种显示器。显示器包含栅极驱动电路、像素阵列、时脉控制器以及时脉检测单元。栅极驱动电路用以输出多个栅极信号。像素阵列电性耦接栅极驱动电路，具有多个列像素，分别用以接收栅极信号而更新。时脉控制器电性耦接栅极驱动电路，用以输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的多个脉冲输出栅极信号，在一个画面周期内时脉信号的脉冲具有一脉冲总数以更新多个列像素。时脉检测单元电性耦接时脉控制器，用以检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器，在画面周期的更新期间中当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，时脉检测单元致能反馈信号，以使时脉控制器用以根据反馈信号提供第二部分脉冲给栅极驱动电路。

本公开内容的第二个实施例是在提供一种驱动方法，用于显示器，显示器包含像素阵列、时脉控制器、栅极驱动电路以及时脉检测单元。栅极驱动电路用以输出多个栅极信号，像素阵列电性耦接栅极驱动电路，像素阵列具有多个列像素分别用以接收栅极信号而更新。驱动方法包含：输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的多个脉冲输出多个栅极信号，其中在一个画面周期内时脉信号的脉冲具有一脉冲总数以更新多个列像素；检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器；在画面周期的更新期间中，当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，致能反馈信号；以及根据反馈信号提供时脉信号的第二部分脉冲给栅极驱动电路。

本发明的技术效果在于，通过时脉检测单元检测时脉信号，当时脉信号异常时控制栅极信号得以在画面周期结束前依序致能完毕，因此仅管使用者在此画面周期观察到显示器的画面有异常显示的情况，但在后续的画面周期则恢复正常显示。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明书附图的说明如下。然而，应了解到，为符合在产业中实务利用的情况，许多的特征并未符合比例绘示。实际上，为了阐述以下的讨论，许多特征的尺寸可能被任意地增加或缩减。

图1绘示一种显示器的示意图；

图2绘示图1中栅极驱动电路一操作波形的示意图；

图3绘示图1中栅极驱动电路另一操作波形的示意图；

图4绘示根据本公开的一实施例中一种显示器的示意图；

图5绘示图4中栅极驱动电路一操作波形的示意图；

图6绘示一种显示器的示意图；

图7绘示图6中栅极驱动电路一操作波形的示意图；

图8绘示图6中栅极驱动电路另一操作波形的示意图；

图9绘示根据本公开的一实施例中一种显示器的示意图

图10绘示图9中栅极驱动电路一操作波形的示意图；以及

图11根据本公开的一实施例中一种驱动方法的流程图。

附图标记说明：

100,400,600,900：显示器

110,610：栅极驱动电路

111～118,611～614：移位暂存器

119：移位器

121～128：正反器

130,630：像素阵列

140,640：时脉控制器

410,910：时脉检测单元

FB：反馈信号

A1～A8：与门

G1～G8：栅极信号

I1～I8：预栅极信号

R1～R8：列像素

YCLK：时脉信号

YDIO,ST：起始触发信号

YOE：遮蔽信号

具体实施方式

以下公开提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本公开。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本公开在不同例证中可能重复引用数字符号和/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例和/或配置之间的关系。

关于本文中所使用的“耦接”或“连接”，均可指两或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”或“连接”还可指两或多个元件相互操作或动作。在本文中，使用第一、第二与第三等等词汇，用于描述各种元件、组件、区域、层和/或区块是可以被理解的。但是这些元件、组件、区域、层和/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层和/或区块。因此，在下文中的一第一元件、组件、区域、层和/或区块也可被称为第二元件、组件、区域、层和/或区块，而不脱离本发明的本意。如本文所用，词汇“和/或”包含了列出的关联项目中的一个或多个的任何组合。

请参阅图1，其绘示一种显示器100的示意图。显示器100包含栅极驱动电路110、像素阵列130以及时脉控制器140，实际应用中显示器100可能还包含源极驱动器以及其他显示元件，源极驱动器耦接时脉控制器140用以提供多个数据电压信号。在此为了方便说明，显示器100中仅绘示栅极驱动电路110、像素阵列130以及时脉控制器140。显示器100可以是电视屏幕、电脑屏幕、手机屏幕或任何具有显示功能的显示装置。如图1所示，栅极驱动电路110用以输出栅极信号G1～G8，此处仅以8个栅极信号为例，实际应用中栅极信号可以为6个、10个或任意整数个并不以此为限。像素阵列130电性耦接栅极驱动电路110，具有多个列像素R1～R8，分别用以接收栅极信号G1～G8而更新(图1中所绘示的列像素R1～R8为了方便说明而绘示为直向，实际上列像素R1～R8为横向设置)。时脉控制器140电性耦接栅极驱动电路110，用以输出时脉信号YCLK至栅极驱动电路110，使得栅极驱动电路110根据时脉信号YCLK的脉冲输出栅极信号G1～G8。

除此之外，栅极驱动电路110包含移位暂存器111～118以及移位器119。移位暂存器111～118分别对应输出栅极信号G1～G8，移位暂存器111～118各自包含正反器121～128以及与门A1～A8。其中正反器121～128彼此串联耦接用以根据时脉信号YCLK以及起始触发信号YDIO分别输出多个预栅极信号I1～I8。在此例中，正反器121～128为D型正反器，然而在其他例中正反器121～128也可为JK型正反器、T型正反器或任何根据时脉信号改变输出信号的正反器。与门A1～A8电性耦接正反器121～128用以根据预栅极信号I1～I8，以及遮蔽信号YOE分别对应输出栅极信号G1～G8。遮蔽信号YOE用以决定栅极信号G1～G8致能的时间长度，但在此例中遮蔽信号YOE始终保持致能电平(例如逻辑高电平)，也就是预栅极信号I1～I8与栅极信号G1～G8的操作波形将一致，在其他例中可通过缩短遮蔽信号YOE致能的时间来降低栅极信号G1～G8的致能时间。移位器119用以提供栅极信号G1～G8致能电平(例如逻辑高电平)以及非致能电平(逻辑低电平)。其中移位器119控制栅极信号G1～G8位于逻辑高电平的时间彼此不重叠，在一实施例中，移位器119用以在时脉信号YCLK切换至逻辑高电平时依序将栅极信号G1～G8切换至逻辑高电平。在其他实施例中，时脉信号并不限于一个，可以是两个以上的时脉信号，移位器119用以根据多个时脉信号依序将栅极信号G1～G8切换至逻辑高电平。此外，在一些实施例中栅极信号G1～G8并不限于依序驱动，可以在同一时间内同时致能多个栅极信号，例如先同时致能栅极信号G1、G3、G5、G7，而后同时致能栅极信号G2、G4、G6、G8，本公开并不以此为限。

另外，关于时脉信号YCLK、起始触发信号YDIO以及栅极信号G1～G8的详细波形在此请一并参阅图2，图2绘示图1中栅极驱动电路110一操作波形的示意图。由于正反器121在时间t1时受起始触发信号YDIO以及时脉信号YCLK致能，正反器121在时间t1将栅极信号G1切换为致能电平，然而可以看到起始触发信号YDIO在时间t2切换为非致能电平，因此正反器121根据时脉信号YCLK在时间t3以后将栅极信号G1切换为非致能电平。另外，由于正反器122与正反器121串联耦接，因此正反器122在时间t3受预栅极信号I1(附图中无绘示，在此等同于栅极信号G1的波形)以及时脉信号YCLK致能，正反器122在时间t3将栅极信号G2切换为致能电平，同样地由于预栅极信号I1(G1)在时间t3后维持在非致能电平，因此正反器122在时间t3将栅极信号G2切换为非致能电平。后续的栅极信号G3～G8同上述的方式依序在画面周期T1内致能。除此之外，画面周期T1包含更新期间T11与非更新期间T12。在更新期间T11内栅极信号G1～G8依序致能完毕，也就是说画面周期T1内剩余的非更新期间T12内并没有栅极信号受到致能直到下一更新期间T21开始，通常而言，画面周期(Frame Period)定义为显示器第一列至最后一列完成周期更新的一个周期时间，或者，部分技术中，在一画面周期内并非所有列像素都会受到更新，因此画面周期也可定义为显示器完成该画面中，预设需要更新的列像素的一个周期时间。可以看到的是在画面周期T1内，时脉信号YCLK的脉冲具有脉冲总数(例如8个)以更新列像素R1～R8。关于画面周期T2内栅极驱动电路110的操作重复画面周期T1内的操作，故在此不另赘述。

请参阅图3，绘示图1中栅极驱动电路另一操作波形的示意图。与图2不同的是原先应在时间t4致能的时脉控制器140由于受到环境因素干扰(例如外部信号干扰)而时脉信号YCLK无正常致能，因此正反器122则将栅极信号G2持续地维持在致能电平，且后续的栅极信号G3～G8也因此无法依序致能，故使用者在画面周期T1观察到显示器100的画面有异常显示的情况(例如只出现一半的更新后画面)。此外，仅管在画面周期T2内的时间t5时脉控制器140再度输出正常的时脉信号YCLK，但由于栅极信号G2仍然持续保持致能电平，故在时间t5将同时造成正反器121以及正反器123分别将栅极信号G1以及栅极信号G3切换为致能电平。因此使用者在画面周期T2仍然观察到显示器100的画面有异常显示的情况。

请参阅图4，其绘示根据本公开的一实施例中一种显示器400的示意图。显示器400包含栅极驱动电路110、像素阵列130、时脉控制器140以及时脉检测单元410。实际应用中显示器400可能还包含源极驱动器以及其他显示元件，源极驱动器耦接时脉控制器140用以提供多个数据电压信号。在此为了方便说明，显示器400中仅绘示栅极驱动电路110、像素阵列130、时脉控制器140以及时脉检测单元410。栅极驱动电路110、像素阵列130以及时脉控制器140与图1中的说明相同，在此不另赘述。时脉检测单元410电性耦接时脉控制器140，用以检测时脉信号YCLK。以根据时脉信号YCLK的脉冲输出反馈信号FB至时脉控制器140。在一些实施例中，反馈信号FB包含异常警示信息以及停止时间点信息(例如通过脉冲或者其它电压变化的方式来表示)，举例来说请一并参阅图5，当时脉信号YCLK在时间t4无正常致能的时候，反馈信号FB则包含异常警示信息(目前时脉控制器140已异常)以及停止时间点信息(时间t4)。

在画面周期(例如T1、T2)的更新期间中(例如T11)当检测到时脉信号YCLK的第一部分脉冲P1个数少于脉冲总数时，时脉检测单元410致能反馈信号FB，以使时脉控制器140用以根据反馈信号FB提供第二部分脉冲P2给栅极驱动电路110。举例来说，在此实施例中由于栅极驱动电路110输出8个栅极驱动信号G1～G8，因此更新列像素R1～R8的脉冲总数为8个(也就是正常情况下时脉信号YCLK在更新期间T11中致能的次数为8次)，当时脉信号YCLK的第一部分脉冲P1个数只有2个时，或者说时脉信号YCLK的部分脉冲未能正确的产生时，则剩余未能输出的第二部分脉冲P2个数可以例如为脉冲总数减去第一部分脉冲P1个数(在此例中第二部分脉冲P2个数即为剩下的6个脉冲)，时脉控制器140根据所接收到的反馈信号FB输出第二部分脉冲P2(也就是剩下的6个脉冲)。第一部分脉冲P1个数可以例如是画面周期T1的更新期间T11中的脉冲个数，一般来说在正常情况下，时脉控制器140会在更新期间T11中将所有用以更新列像素的脉冲依序输出，也就是说脉冲总数即为画面周期T1的更新期间T11中的脉冲个数，则时脉控制器140无需输出第二部分脉冲P2(也就是更新期间T11中无剩余须输出的脉冲)。在一些实施例中，时脉控制器140由于受到环境因素干扰(例如外部信号干扰)而时脉信号YCLK的脉冲输出因此中断，而中断前所输出的脉冲个数即为第一部分脉冲P1个数，此时画面周期T1的更新期间T11中的脉冲个数不足预定的脉冲总数，则时脉控制器140根据所接收到的反馈信号FB输出剩余的第二部分脉冲P2(第二部分脉冲P2个数即为脉冲总数减去第一部分脉冲P1个数)。

如上所述，在一些实施例中反馈信号FB包含异常警示信息(目前时脉控制器140已异常)以及停止时间点信息(时间t4)，故时脉控制器140得以根据停止时间点信息(时间t4)计算第二部分脉冲P2的脉冲个数(6个脉冲信号)。如图5所示，第二部分脉冲P2在非更新期间T12输出，使得栅极信号G3～G8得以在画面周期T1结束前依序致能完毕，因此仅管使用者在画面周期T1观察到显示器100的画面有异常显示的情况，但在画面周期T2则恢复正常显示。

此外，由于非更新期间T12较短于更新期间T11，因此在此实施例中时脉控制器140以高于第一部分脉冲P1的频率来输出第二部分脉冲P2，然而在一些实施例中，当非更新期间T12等于或较长于更新期间T11时，第二部分脉冲P2亦可用第一部分脉冲P1或小于第一部分脉冲P1的频率来输出。又或者在一些实施例中，第二部分脉冲P2也可在更新期间(例如T11)内输出，并不限于在非更新期间内输出。上述举例中仅以栅极信号为8个的情况说明，然而实际应用中栅极信号可能为数百个或数千个，并不以特定数字为限。

请参阅图6，其绘示一种显示器600的示意图。显示器600包含栅极驱动电路610、像素阵列630以及时脉控制器640。与图1所示的时脉控制器140不同的是，时脉控制器640用以输出时脉信号CK、时脉信号XCK以及起始触发信号ST至栅极驱动电路610。实际应用中显示器600可能还包含源极驱动器以及其他显示元件，源极驱动器耦接时脉控制器640用以提供多个数据电压信号。在此为了方便说明，显示器600中仅绘示栅极驱动电路610、像素阵列630以及时脉控制器640。同样地，栅极驱动电路610用以输出栅极信号G1～Gn(附图中仅绘示G1～G4)。像素阵列630电性耦接栅极驱动电路610，具有多个列像素R1～Rn(附图中仅绘示R1～R4)，分别用以接收栅极信号G1～Gn而更新。栅极驱动电路610包含移位暂存器611～614。

请一并参阅图7，其绘示图6中栅极驱动电路610一操作波形的示意图。与图1所示的移位暂存器111～118不同的是，移位暂存器611～614同时接收两组时脉信号(时脉信号CK以及时脉信号XCK)，而奇数组的移位暂存器例如移位暂存器611、613根据时脉信号CK致能栅极信号G1、G3，偶数组的移位暂存器例如移位暂存器612、614根据时脉信号XCK致能栅极信号G2、G4。也就是说，随着时脉信号CK以及时脉信号XCK交错地致能，栅极信号G1～G4仍然在更新期间T11内依序致能。同样地，在画面周期T1内，时脉信号YCLK的脉冲具有脉冲总数(例如n个)以更新列像素R1～Rn。关于移位暂存器611～614依序致能栅极信号G1～G4的操作如同图1中移位暂存器111～118的操作，故在此不另赘述。除此的外，在本实施例中时脉控制器640输出两组时脉信号(时脉信号CK以及时脉信号XCK)，然而在其他实施例中时脉控制器640可以输出4组、8组或任意数目之时脉信号，并不以此为限。另外，此实施例中的时脉信号CK以及时脉信号XCK也可以互换，例如奇数组的移位暂存器根据时脉信号XCK致能栅极信号G1、G3，偶数组的移位暂存器根据时脉信号XCK致能栅极信号G2、G4。

请参阅图8，其绘示图6中栅极驱动电路610另一操作波形的示意图。与图7不同的是原先应在时间t4’致能的时脉控制器640由于受到环境因素干扰(例如外部信号干扰)而时脉信号CK以及时脉信号XCK无正常致能，因此移位暂存器612则将栅极信号G2持续地维持在致能电平，且后续的栅极信号G2～Gn也因此无法依序致能，故使用者在画面周期T1观察到显示器600的画面有异常显示的情况(例如只出现一半的画面)。除此之外，仅管在画面周期T2内的时间t5’时脉控制器640再度输出正常的时脉信号CK，但由于栅极信号G2仍然持续保持致能电平，故在时间t5’将同时造成移位暂存器611以及移位暂存器613分别将栅极信号G1以及栅极信号G3切换为致能电平。因此使用者在画面周期T2仍然观察到显示器100的画面有异常显示的情况。

请参阅图9，其绘示根据本公开的一实施例中一种显示器900的示意图。显示器900包含栅极驱动电路610、像素阵列630、时脉控制器640以及时脉检测单元910。实际应用中显示器900可能还包含源极驱动器以及其他显示元件，源极驱动器耦接时脉控制器640用以提供多个数据电压信号。在此为了方便说明，显示器900中仅绘示栅极驱动电路610、像素阵列630、时脉控制器640以及时脉检测单元910。栅极驱动电路610、像素阵列630以及时脉控制器640与图6相同，在此不另赘述。时脉检测单元910电性耦接时脉控制器640，用以检测时脉信号CK以及时脉信号XCK。以根据时脉信号CK或时脉信号XCK的脉冲输出反馈信号FB至时脉控制器640。在一些实施例中，反馈信号FB包含异常警示信息以及停止时间点信息，举例来说请一并参阅图10，当时脉信号CK在时间t4’无正常致能的时候，反馈信号FB则包含异常警示信息(目前时脉控制器640已异常)以及停止时间点信息(时间t4’)。

在画面周期(例如T1、T2)的更新期间(例如T11)中当检测到时脉信号CK或时脉信号XCK的第一部分脉冲P1个数少于脉冲总数时，时脉检测单元910致能反馈信号FB，以使时脉控制器640用以根据反馈信号FB提供第二部分脉冲P2给栅极驱动电路610。与先前实施例不同的是，此例中有2个时脉信号亦即时脉信号CK、时脉信号XCK，因此时脉信号CK以及时脉信号XCK的脉冲个数分别占据更新所有列像素的脉冲总数的一半。举例来说，栅极驱动电路610输出n个栅极驱动信号G1～Gn，因此更新列像素R1～Rn的脉冲总数即为n个，而时脉信号CK以及时脉信号XCK的脉冲个数分别为n/2个(亦即时脉信号CK在更新期间T11中致能的次数为n/2次，且时脉信号XCK在更新期间T11中致能的次数亦为n/2次)。同样地第一部分脉冲P1个数也同时包含时脉信号CK以及时脉信号XCK的脉冲个数，当时脉信号CK以及时脉信号XCK的第一部分脉冲P1个数只有2个时，时脉控制器640根据所接收到的反馈信号FB输出第二部分脉冲P2(也就是将剩下的n-2个脉冲交替地致能时脉信号CK以及时脉信号XCK)。如上所述，在一些实施例中反馈信号FB包含异常警示信息(目前时脉控制器640已异常)以及停止时间点信息(时间t4’)，故时脉控制器640得以根据停止时间点信息(时间t4’)计算第二部分脉冲P2的脉冲个数(n-2个脉冲信号)。如图10所示，第二部分脉冲P2在非更新期间T12输出，使得栅极信号G3～Gn得以在画面周期T1结束前依序致能完毕，因此仅管使用者在画面周期T1观察到显示器900的画面有异常显示的情况，但在画面周期T2则恢复正常显示。

此外，由于非更新期间T12较短于更新期间T11，因此在此实施例中时脉控制器640以高于第一部分脉冲P1的频率来输出第二部分脉冲P2，然而在一些实施例中，当非更新期间T12等于或较长于更新期间T11时，第二部分脉冲P2也可用第一部分脉冲P1或小于第一部分脉冲P1的频率来输出。又或者在一些实施例中，第二部分脉冲P2也可在更新期间(例如T11)内输出，并不限于在非更新期间内输出。

请参阅图11，其绘示根据本公开的一实施例中一种驱动方法1100的流程图。于此实施例中的检测方法1100可配合用于先前实施例中的显示器400以及显示器900上，但不仅以此为限，也可用于具相等性的其他显示装置上。

如图11所示，此实施例中的检测方法1100首先执行步骤S1110，输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的脉冲输出栅极信号，其中在一个画面周期内时脉信号的脉冲具有一脉冲总数以更新列像素。

接着，执行步骤S1120，检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器。

接着，执行步骤S1130，在画面周期的更新期间中，当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，致能反馈信号。

接着，执行步骤S1140，根据反馈信号提供时脉信号的第二部分脉冲给栅极驱动电路。

综上所述，本公开文件提供一种显示器及其驱动方法，且特别涉及一种检测时脉信号的显示器及其驱动方法。通过时脉检测单元检测时脉信号，当时脉信号异常时控制栅极信号得以在画面周期结束前依序致能完毕，因此仅管使用者在此画面周期观察到显示器的画面有异常显示的情况，但在后续的画面周期则恢复正常显示。

虽然本公开内容已以实施方式公开如上，然其并非用以限定本公开内容，任何本领域技术人员，在不脱离本公开内容的精神和范围内，当可作各种的变动与润饰，因此本公开内容的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种显示器，其特征在于，包含：

一栅极驱动电路，用以输出多个栅极信号；

一像素阵列，电性耦接所述栅极驱动电路，具有多个列像素，分别用以接收所述多个栅极信号而更新；

一时脉控制器，电性耦接所述栅极驱动电路，用以输出一时脉信号至所述栅极驱动电路，使得所述栅极驱动电路根据所述时脉信号的多个脉冲输出所述多个栅极信号，在一个画面周期内所述时脉信号的所述多个脉冲具有一脉冲总数以更新所述多个列像素；以及

一时脉检测单元，电性耦接所述时脉控制器，用以检测所述时脉信号，以根据所述时脉信号的所述多个脉冲输出一反馈信号至所述时脉控制器，在所述画面周期的一更新期间中当检测到所述时脉信号的一第一部分脉冲个数少于所述脉冲总数时，所述时脉检测单元致能所述反馈信号，以使所述时脉控制器用以根据所述反馈信号提供所述时脉信号的一第二部分脉冲给所述栅极驱动电路。

2.如权利要求1所述的显示器，其特征在于，所述栅极驱动电路包含多个移位暂存器分别对应输出所述多个栅极信号，所述多个移位暂存器各自包含一正反器以及一与门，其中多个正反器彼此串联耦接用以根据所述时脉信号以及一起始触发信号分别输出多个预栅极信号，多个与门电性耦接所述多个正反器用以根据所述多个预栅极信号以及一遮蔽信号分别对应输出所述多个栅极信号。

3.如权利要求1所述的显示器，其特征在于，所述画面周期包含所述更新期间与一非更新期间，所述时脉控制器用以在所述非更新期间输出所述第二部分脉冲。

4.如权利要求1至3中任一项所述的显示器，其特征在于，所述第二部分脉冲的频率高于所述第一部分脉冲的频率。

5.如权利要求1至3中任一项所述的显示器，其特征在于，所述反馈信号包含一异常警示信息以及一停止时间点信息。

6.如权利要求5所述的显示器，其特征在于，所述时脉控制器接收到所述异常警示信息后根据所述停止时间点信息计算所述第二部分脉冲的脉冲个数，并致能以输出所述第二部分脉冲信号。

7.一种驱动方法，用于一显示器，所述显示器包含一像素阵列、一时脉控制器、一栅极驱动电路以及一时脉检测单元，所述栅极驱动电路用以输出多个栅极信号，所述像素阵列电性耦接所述栅极驱动电路，所述像素阵列具有多个列像素分别用以接收所述多个栅极信号而更新，其特征在于，所述驱动方法包含：

输出一时脉信号至所述栅极驱动电路，使得所述栅极驱动电路根据所述时脉信号的多个脉冲输出所述多个栅极信号，其中在一个画面周期内所述时脉信号的所述多个脉冲具有一脉冲总数以更新所述多个列像素；

检测所述时脉信号，以根据所述时脉信号的所述多个脉冲输出一反馈信号至所述时脉控制器；

在所述画面周期的一更新期间中，当检测到所述时脉信号的一第一部分脉冲个数少于所述脉冲总数时，致能所述反馈信号；以及

根据所述反馈信号提供所述时脉信号的一第二部分脉冲给所述栅极驱动电路。

8.如权利要求7所述的驱动方法，其特征在于，所述画面周期包含所述更新期间与一非更新期间，根据所述反馈信号提供所述时脉信号的一第二部分脉冲给所述栅极驱动电路为在所述非更新期间内输出所述第二部分脉冲。

9.如权利要求7或8所述的驱动方法，其特征在于，所述第二部分脉冲的频率高于所述第一部分脉冲的频率。

10.如权利要求7所述的驱动方法，其特征在于，还包含：

接收一异常警示信息后根据一停止时间点信息计算所述第二部分脉冲的脉冲个数，并致能以输出所述第二部分脉冲。