CN103345896A - 伽玛校正缓冲电路、显示装置和防干扰方法 - Google Patents

Abstract

本发明提供了一种伽玛校正缓冲电路，包括：判断单元，当伽玛校正缓冲电路所在的电路系统上电时，判断伽玛校正缓冲电路的数字工作电压是否大于等于伽玛校正缓冲电路的阈值电压；控制单元，当确定数字工作电压小于阈值电压时，控制伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过IIC串行总线向伽玛校正缓冲电路的存储单元写入数据，当数字工作电压大于等于阈值电压时，控制IIC串行总线被允许操作，可通过IIC串行总线向伽玛校正缓冲电路的存储单元写入数据。本发明还提出了一种防干扰方法和显示装置。通过本发明的技术方案，可以避免外部干扰对伽玛校正缓冲电路的寄存器中数据的影响，增强了系统的抗干扰能力，提升了系统的稳定性。

Description

伽玛校正缓冲电路、显示装置和防干扰方法

技术领域

本发明涉及通信技术领域，具体而言，涉及一种伽玛校正缓冲电路、一种显示装置和一种防干扰方法。

背景技术

液晶电视机显示器由于液晶屏红绿蓝三色电光特性不一致，表现为各个灰阶的颜色差异较大，需要校正各个灰阶的颜色，尤其暗场的灰阶误差非常明显，无法通过白平衡调节来清除各灰阶的颜色误差。只有各灰阶的颜色一致后，方能通过亮暗场的白平衡调节，将色温调节到要求的色温。另一方面液晶电视机显示器的亮度比较高，为了增加液晶电视机显示器的透亮度，更好地表现颜色，需要对液晶电视机显示器的亮度进行非线性校正。这些，都需要通过对液晶电视机显示器进行Gamma（显示器的物理属性）校正来完成。

通常，Gamma曲线是通过调整外部的基准电压来完成，一般按照256灰阶设定为14个（或者16个或者18个）基准电压，这些基准电压输入给液晶显示器的源极驱动器，源极驱动器内部通过电阻串的方式分成1024个等级电压，进而实现多个灰阶的显示。所以，如果外部输入的基准电压要求要非常精确，否则对图像的灰阶显示影响很大。

现有技术中，基准电压有两种产生方法，一种是电阻分压法，这种方法得到的电压不是很精确，所以通常用在小尺寸显示器上；另一种方法是通过可编程式Gamma芯片（即P-Gamma芯片）产生基准电压，由于是通过数字编程方法，可以调节的很精确。但该方法由于使用的是IIC总线形式，易受系统内其它总线或者电源的干扰，因此Gamma芯片存在被干扰的可能性，导致液晶显示器的某些灰阶图卡显示异常或者系统异常，给消费者带来不良影响。

发明内容

考虑到上述技术问题，本发明提出了一种用于伽玛校正缓冲电路的防干扰方案，可以避免外部干扰对伽玛校正缓冲电路的寄存器中数据的影响，增强了系统的抗干扰能力，提升了系统的稳定性。

有鉴于此，本发明提出了一种伽玛校正缓冲电路，包括：判断单元，连接至控制单元，在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压，并将判断结果传输至所述控制单元；所述控制单元，当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据，以及当所述数字工作电压大于等于所述阈值电压时，控制所述IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。

由于在系统上电时，IIC串行总线容易受到外部干扰，当系统电压达到一定值时，则趋于稳定，因此可以设置系统在上电过程中，只有当伽玛校正缓冲电路的数字工作电压达到预设的阈值时，才允许对IIC串行总线进行操作，以增强系统的抗干扰能力。在伽玛校正缓冲电路的数字工作电压达到预设阈值时，置P-Gamma芯片的使能端为高电平，以启动IIC串行总线，这时可以对IIC串行总线进行操作，减少了上电过程中外部干扰对系统的影响。

本发明还提出了一种防干扰方法，用于伽玛校正缓冲电路，包括：

在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压；当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据；当所述数字工作电压大于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被允许操作，外部数据可通过所述IIC串行总线被写入向所述伽玛校正缓冲电路的存储单元中写入数据。

由于在系统上电时，IIC串行总线容易受到外部干扰，当系统电压达到一定值时，则趋于稳定，因此可以设置系统在上电过程中，只有当伽玛校正缓冲电路的数字工作电压达到预设的阈值时，才允许对IIC串行总线进行操作，以增强系统的抗干扰能力。在伽玛校正缓冲电路的数字工作电压达到预设阈值时，置P-Gamma芯片的使能端为高电平，以启动IIC串行总线，这时可以对IIC串行总线进行操作，减少了上电过程中外部干扰对系统的影响。

本发明还提出了一种显示装置，包括上述任一技术方案中所述的伽玛校正缓冲电路。

在该技术方案中，为P-Gamma芯片增加上电自动检测功能，在系统上电过程中，检测芯片的数字工作电压是否增加到阈值电压，在未增加到阈值电压时，控制芯片的IIC串行总线禁止被操作，这样，在上电过程中就可以避免外界信号通过IIC串行总线对芯片内部的数据进行改写，从而保证了芯片内部数据的准确性，即避免了外部干扰对伽玛校正缓冲电路寄存器中数据的影响，确保伽玛校正缓冲电路输出稳定的基准电压，从而实现了显示装置画面的正常显示。在系统断电过程中，同样可检测数字工作电压是否减小到阈值电压，在小于阈值电压时，就可以禁止IIC串行总线被操作，这样，在断电过程中就可以避免外接信号通过IIC串行总线对芯片内部的数据进行改写，从而保证下次系统上电后数据的准确性，仍可输出准确的基准电压，实现了显示装置画面的正常显示。

附图说明

图1示出了根据本发明的实施例的伽玛校正缓冲电路的框图；

图2示出了根据本发明的实施例的用于伽玛校正缓冲电路的防干扰方法的流程图；

图3示出了根据本发明的实施例的P-Gamma芯片功能框图；

图4A至图4B示出了根据本发明的实施例伽玛校正缓冲电路的时序图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

图1示出了根据本发明的实施例的伽玛校正缓冲电路的框图。

如图1所示，根据本发明的实施例的伽玛校正缓冲电路100，包括：判断单元102，连接至控制单元104，在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压，并将判断结果传输至所述控制单元104；所述控制单元104，当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据；当确定所述数字工作电压大于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。

由于在系统上电时，IIC串行总线容易受到外部干扰，当系统电压达到一定值时，则趋于稳定，因此可以设置系统在上电过程中，只有当伽玛校正缓冲电路的数字工作电压达到预设的阈值时，才允许对IIC串行总线进行操作，以增强系统的抗干扰能力。在伽玛校正缓冲电路的数字工作电压达到预设阈值时，置P-Gamma芯片的使能端为高电平，以启动IIC串行总线，这时可以对IIC串行总线进行操作，减少了上电过程中外部干扰对系统的影响。

在上述技术方案中，优选地，所述控制单元104包括：读写单元1042，在所述伽玛校正缓冲电路100的IIC串行总线被允许操作后，将所述伽玛校正缓冲电路100中所述存储单元中的数据重复n次传输到所述伽玛校正缓冲电路100的寄存器中，n大于等于2；数据确定单元1044，判断重复n次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路100输出基准电压。

通过将数据多次写入伽玛校正缓冲电路的寄存器中并判断数据信息是否相同，进行数据的确认是为了确保系统是否真的没有受到外部信号的干扰，以减少对系统性能的影响。具体来说，可以将数据重复三次（两次以上都可以）写入伽玛校正缓冲电路的寄存器中，判断写入的三次数据是否都相同，在都相同的情况下，说明系统未受到外界的干扰，此时可以控制伽玛校正缓冲电路输出准确的基准电压。

在上述技术方案中，优选地，所述读写单元1042在所述数字工作电压稳定在预设电压值时，进行所述数据的传输。

在该技术方案中，当伽玛校正缓冲电路的数字工作电压达到预设电压时，系统受到外部干扰的几率减小，可准确判断写入存储单元中的数据是否被影响。

在上述技术方案中，优选地，若所述数据确定单元1044判断至少一次传输到寄存器中的数据不相同，则禁止所述伽玛校正缓冲电路100输出所述基准电压。

在该技术方案中，当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，此时，系统输出的基准电压无法满足要求。因此可以控制伽玛校正缓冲电路输出默认电压或禁止输出电压，确保系统工作的稳定性。

在上述技术方案中，优选地，所述控制单元104还包括：复位单元1046，在所述数据确定单元1044确定判断至少一次被传输的到寄存器中的数据不相同时，对所述伽玛校正缓冲电路100进行复位处理，；复位后，所述读写单元1042继续将所述存储单元中的数据重复n次传输到所述寄存器中，并数据确定单元1044判断每次被传输的数据是否相同，并根据判断结果确定是否控制所述伽玛校正缓冲电路输出所述基准电压。

当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，因此可快速有效地检测出故障，此时可采取的故障修复措施是复位伽玛校正缓冲电路并使存储单元恢复原始数据，并将该原始数据重新写入寄存器中，可以使系统能够在受到外部干扰时，即便存储单元中的存储的代码被改写，也能够自动进行修复。

在上述技术方案中，优选地，所述读写单元1042在等待预设时间段后，继续将所述存储单元中的数据重复n次传输到所述寄存器中，其中，所述预设时间段大于等于复位时间。

在该技术方案中，通过设置等待的预设时间段大于或等于复位时间，可以确保系统在完全复位之后再进行数据的写入，提高数据信息的准确性。

在上述技术方案中，优选地，所述判断单元102还用于在所述伽玛校正缓冲电路100所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压；所述控制单元106还用于在判断所述数字工作电压小于等于所述阈值电压时，控制所述IIC串行总线被禁止操作。

由于系统在断电的过程中，IIC串行总线也容易受到外部干扰，因此可以设置系统在断电时，当伽玛校正缓冲电路的数字工作电压小于预设的阈值时，禁止对IIC串行总线进行操作，以增强系统的抗干扰能力。具体来说，在系统断电时，若伽玛校正缓冲电路的数字电压小于预设阈值时，置P-Gamma芯片的时序为低电平，以禁止对IIC串行总线的操作，防止外部干扰对寄存器中数据的影响，确保寄存器中数据的准确性。

图2示出了根据本发明的实施例的用于伽玛校正缓冲电路的防干扰方法的流程图。

如图2所示，根据本发明的实施例的用于伽玛校正缓冲电路的防干扰方法，包括：步骤202，在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压；步骤204，当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据；当所述数字工作电压大于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。

由于在系统上电时，IIC串行总线容易受到外部干扰，当系统电压达到一定值时，则趋于稳定，因此可以设置系统在上电过程中，只有当伽玛校正缓冲电路的数字工作电压达到预设的阈值时，才允许对IIC串行总线进行操作，以增强系统的抗干扰能力。在伽玛校正缓冲电路的数字工作电压达到预设阈值时，置P-Gamma芯片的使能端为高电平，以启动IIC串行总线，这时可以对IIC串行总线进行操作，减少了上电过程中外部干扰对系统的影响。

在上述技术方案中，优选地，还包括：在所述伽玛校正缓冲电路的IIC串行总线被允许操作后，将所述存储单元中的数据重复n次传输到所述伽玛校正缓冲电路的寄存器中，n大于等于2；判断重复n次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路输出基准电压。

通过将数据多次写入伽玛校正缓冲电路的寄存器中并判断数据信息是否相同，进行数据的确认是为了确保系统是否真的没有受到外部信号的干扰，以减少对系统性能的影响。具体来说，可以将数据重复三次（两次以上都可以）写入伽玛校正缓冲电路的寄存器中，判断写入的三次数据是否相同，在相同的情况下，说明系统未受到外界的干扰，此时可以控制伽玛校正缓冲电路输出准确的基准电压。

在上述技术方案中，优选地，还包括：在所述数字工作电压稳定在预设电压值时，进行所述数据的传输。当伽玛校正缓冲电路的数字工作电压达到预设电压时，系统受到外部干扰的几率减小，可准确判断写入存储单元中的数据是否被影响。

在上述技术方案中，优选地，在判断至少一次传输到所述寄存器中的数据不相同时，禁止所述伽玛校正缓冲电路输出所述基准电压。在该技术方案中，当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，此时，系统输出的基准电压无法满足要求。因此可以控制伽玛校正缓冲电路输出默认电压或禁止输出电压，确保系统工作的稳定性。

在上述技术方案中，优选地，在判断至少一次传输到寄存器中的数据不相同时，对所述伽玛校正缓冲电路进行复位处理，并继续将所述存储单元中的数据重复n次传输到所述寄存器中，判断每次被传输的数据是否相同，根据判断结果确定是否控制所述伽玛校正缓冲电路输出所述基准电压。

当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，因此可快速有效地检测出故障，此时可采取的故障修复措施是复位伽玛校正缓冲电路并使存储单元恢复原始数据，并将该原始数据重新写入寄存器中，可以使系统能够在受到外部干扰时，即便存储单元中的存储的代码被改写，也能够自动进行修复。

在上述技术方案中，优选地，在等待预设时间段后，继续将所述存储单元中的数据重复n次传输到所述寄存器中，其中，所述预设时间段大于等于复位时间。

在该技术方案中，通过设置等待的预设时间段大于或等于复位时间，可以确保系统在完全复位之后再进行数据的写入，提高数据信息的准确性。

在上述技术方案中，优选地，还包括：在所述伽玛校正缓冲电路的所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压；当所述数字工作电压小于等于所述阈值电压时，所述伽玛校正缓冲电路的IIC串行总线被禁止操作。

在该技术方案中，由于系统在断电的过程中，IIC串行总线容易受到外部干扰，因此可以设置系统在断电时，当伽玛校正缓冲电路的数字工作电压小于预设的阈值时，禁止对IIC串行总线进行操作，以增强系统的抗干扰能力。具体来说，在系统断电时，若伽玛校正缓冲电路的数字电压小于预设阈值时，置P-Gamma芯片的时序为低电平，以禁止对IIC串行总线的操作，防止外部干扰对寄存器中数据的影响，确保寄存器中数据的准确性。

图3示出了根据本发明的实施例的P-Gamma芯片功能框图。

如图3所示，根据本发明的实施例的P-Gamma芯片，包括IIC串行总线控制器302，控制器304，存储单元306，寄存器308。控制器304包括如图1所示的伽玛校正缓冲电路中的判断单元102和控制单元104。WR是P-Gamma芯片的写保护功能脚，高电平时外部数据可以写入到存储单元306，低电平时外部数据无法写入。

由于在系统上电和断电时，IIC串行总线的SCL以及SDA接口容易受到外部干扰，导致芯片内部存储单元306中的数据信息被改写。因此可以设置系统在上电过程中，只有当伽玛校正缓冲电路的数字工作电压达到预设的阈值时，才允许对IIC串行总线进行操作，以增强系统的抗干扰能力。具体来说，可以为P-Gamma芯片增加相应的检测功能和控制功能，只有在IIC串行总线控制器的WR脚被置为高电平时才允许将数据信息写入伽玛校正缓冲电路。该检测功能即在系统上电的过程中，判断伽玛校正缓冲电路的数字工作电压是否大于等于阈值电压，控制功能即在确定数字工作电压大于等于阈值电压时，通知IIC串行总线控制器置WR脚为高电平，这时才可以对IIC串行总线进行操作，在这之前，IIC串行总线是不可用的，这样就减少了上电过程中外部干扰对P-Gamma芯片的影响。

在伽玛校正缓冲电路的IIC串行总线被允许操作后，将伽玛校正缓冲电路中存储单元306中的数据重复多次传输到伽玛校正缓冲电路中的寄存器308中；判断从寄存器308中读取的每次被传输的数据是否相同，如果相同，则控制伽玛校正缓冲电路输出基准电压。

当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，此时，系统输出的基准电压无法满足要求。因此可以控制伽玛校正缓冲电路输出默认电压或禁止输出电压，确保系统工作的稳定性。

另一方面，在确定每次被传输的数据不相同时，对所述伽玛校正缓冲电路进行复位处理，继续将存储单元306中的数据重复多次传输到寄存器308中，判断每次被传输的数据是否相同，如果相同，则控制伽玛校正缓冲电路输出基准电压。

同理，在断电的过程中，IIC串行总线控制器302的串行总线也容易受到外部干扰，因此可以设置系统在断电时，当伽玛校正缓冲电路的数字工作电压小于等于预设的阈值时，禁止对IIC串行总线进行操作，以增强系统的抗干扰能力。具体来说，在系统断电时，若伽玛校正缓冲电路的数字电压小于等于预设阈值时，置P-Gamma芯片的nWR脚为低电平，以禁止对IIC串行总线的操作，防止外部干扰对寄存器308中数据的影响，确保寄存器308中数据的准确性。

虽然在上电或者断电瞬间，系统的电压信号或者控制信号对IIC总线有干扰，但由于在可能干扰的时间段内，WR信号处于低电平，IIC总线处于保护状态，因此干扰无法作用到芯片内部。

图4A至图4B示出了根据本发明的实施例伽玛校正缓冲电路的时序图。

如图4A所示，WR为时序曲线，DVDD为伽玛校正缓冲电路的工作的数字逻辑电压，UVLO是P-Gamma芯片内部的阈值电压，当DVDD大于UVLO时，芯片才能工作，MTP为存储单元（NVM）的功能引脚。

当系统上电后，数字逻辑电压DVDD将逐渐由0V上升至正常的逻辑电压，当DVDD电压增加至UVLO时，置芯片P-Gamma的使能端（即时序WR）为高电平，在T1时间内，芯片开始工作，此时可以对IIC总线的SDA与SCL接口进行操作，经过T2时间后（该T2的设置是为了保证数据验证的准确性，在数字工作电压稳定时才进行数据的验证），伽玛校正缓冲电路的数字逻辑电压接近与稳定状态，其受到外部干扰降低，此时可以将存储单元内的数据分多次（比如三次）传输至寄存器中，如图中402所示为第一次从存储单元中复制数据，404表示第二次从存储单元中复制数据，406表示第三次从存储单元中复制数据。当三次操作完毕后，对三次所复制的数据进行检验，在相同的情况下，说明系统未受到外界的干扰，此时可以控制伽玛校正缓冲电路输出基准电压。当多次写入伽玛校正缓冲电路寄存器中的数据不相同时，说明系统受到了外部干扰，此时，系统输出的基准电压无法满足要求。因此可以控制伽玛校正缓冲电路输出默认电压或禁止输出电压，确保系统工作的稳定性。

如图4B所示，在确定多次被传输的数据不相同时，可以对伽玛校正缓冲电路进行复位处理，继续将所述存储单元中的数据重复多次传输到寄存器中，再次判断多次被传输的数据是否相同，根据判断结果确定是否控制伽玛校正缓冲电路输出基准电压。在进行复位时，可以设置等待的预设时间T4大于或等于复位时间T5，以确保系统在完全复位之后再进行数据的写入，提高数据信息的准确性。在图4B中仅示出了两个循环，在实际处理过程中，可进行更多次的复位循环，直至校验到三次数据一致，在一致时，将芯片内部的OUT_EN设置为高，OUT1～OUTn正常输出，可保证图像的正常显示，如果检验的数据不一致，则OUT_EN设置为低，OUT1～OUTn无法输出数据，无图像显示，此时可第一时间检测出故障的发生，并不仅限于图中所示的方案。

在系统断电过程中，当DVDD低于UVLO，且芯片P-Gamma的使能端（即时序WR）被置为低电平时，禁止对IIC串行总线进行操作，防止外部干扰对寄存器中数据的影响，进一步保证下次上电时寄存器中数据的准确性。

上述改进的P-Gamma芯片可应用于任何类型的显示装置，例如液晶电视、电脑显示屏，采用上述P-Gamma芯片的显示装置由于在系统上电的过程中或系统断电的过程中避免的外部信号的干扰，因此可输出准确的基准电压，由于通过基准电压来控制显示面板的多个灰阶显示，因此可保证输出正常的显示画面，获得更高质量的画面显示，进一步保证系统的稳定性。

以上结合附图详细说明了本发明的技术方案，考虑到在使用P-Gamma芯片产生基准电压时，易受到系统内其它总线或者电源的干扰，导致系统异常。因此本发明提出了一种用于伽玛校正缓冲电路的防干扰方案，在系统上电过程中，检测芯片的数字工作电压是否增加到阈值电压，在未增加到阈值电压时，控制芯片的IIC串行总线禁止被操作，这样，在上电过程中就可以避免外界信号通过IIC串行总线对芯片内部的数据进行改写，从而保证了芯片内部数据的准确性，即避免了外部干扰对伽玛校正缓冲电路寄存器中数据的影响，确保伽玛校正缓冲电路输出稳定的基准电压，从而实现了显示装置画面的正常显示。在系统断电过程中，同样可检测数字工作电压是否减小到阈值电压，在小于阈值电压时，就可以禁止IIC串行总线被操作，这样，在断电过程中就可以避免外接信号通过IIC串行总线对芯片内部的数据进行改写，从而保证下次系统上电后数据的准确性，仍可输出准确的基准电压，实现了画面的正常显示，增强了系统的抗干扰能力，提升了系统的稳定性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种伽玛校正缓冲电路，其特征在于，包括：

判断单元，连接至控制单元，当所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压，并将判断结果传输至所述控制单元；

所述控制单元，用于当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据，以及当所述数字工作电压大于等于所述阈值电压时，控制所述IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。

2.根据权利要求1所述的伽玛校正缓冲电路，其特征在于，所述控制单元包括：

读写单元，在所述IIC串行总线被允许操作后，将所述存储单元中的数据重复n次传输到所述伽玛校正缓冲电路的寄存器中，n大于等于2；

数据确定单元，判断重复n次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路输出基准电压。

3.根据权利要求2所述的伽玛校正缓冲电路，其特征在于，所述读写单元在所述数字工作电压稳定在预设电压值时，进行所述数据的传输。

4.根据权利要求2所述的伽玛校正缓冲电路，其特征在于，若所述数据确定单元判断至少一次传输到所述寄存器中的数据不相同，则禁止所述伽玛校正缓冲电路输出所述基准电压。

5.根据权利要求4所述的伽玛校正缓冲电路，其特征在于，所述控制单元还包括：

复位单元，在所述数据确定单元判断至少一次传输到所述寄存器中的数据不相同时，对所述伽玛校正缓冲电路进行复位处理；

所述读写单元继续将所述存储单元中的数据重复n次传输到所述寄存器中，所述数据确定单元判断每次被传输的数据是否相同，并根据判断结果确定是否控制所述伽玛校正缓冲电路输出所述基准电压。

6.根据权利要求5所述的伽玛校正缓冲电路，其特征在于，所述读写单元在等待预设时间段后，继续将所述存储单元中的数据重复n次传输到所述寄存器中，其中，所述预设时间段大于等于复位时间。

7.根据权利要求1至6中任一项所述的伽玛校正缓冲电路，其特征在于，

所述判断单元还用于在所述伽玛校正缓冲电路所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压；

所述控制单元还用于在判断所述数字工作电压小于等于所述阈值电压时，控制所述IIC串行总线被禁止操作。

8.一种防干扰方法，用于伽玛校正缓冲电路，其特征在于，包括：

在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压；

当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据；

当所述数字工作电压大于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。

9.根据权利要求8所述的防干扰方法，其特征在于，还包括：

在所述伽玛校正缓冲电路的IIC串行总线被允许操作后，将所述存储单元中的数据重复n次传输到所述伽玛校正缓冲电路的寄存器中，n大于等于2；

判断重复n次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路输出基准电压。

10.根据权利要求9所述的防干扰方法，其特征在于，还包括：在所述数字工作电压稳定在预设电压值时，进行所述数据的传输。

11.根据权利要求9所述的防干扰方法，其特征在于，在判断至少一次传输到所述寄存器中的数据不相同时，禁止所述伽玛校正缓冲电路输出所述基准电压。

12.根据权利要求11所述的防干扰方法，其特征在于，在判断至少一次传输到所述寄存器中的数据不相同时，对所述伽玛校正缓冲电路进行复位处理，并继续将所述存储单元中的数据重复n次传输到所述寄存器中，判断每次被传输的数据是否相同，根据判断结果确定是否控制所述伽玛校正缓冲电路输出所述基准电压。

13.根据权利要求12所述的防干扰方法，其特征在于，在等待预设时间段后，继续将所述存储单元中的数据重复n次传输到所述寄存器中，其中，所述预设时间段大于等于复位时间。

14.根据权利要求8至13中任一项所述的防干扰方法，其特征在于，还包括：

在所述伽玛校正缓冲电路的所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压；

当所述数字工作电压小于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作。

15.一种显示装置，其特征在于，包括如权利要求1至6中任一项所述的伽玛校正缓冲电路。

Images