CN101909149A

CN101909149A - 摄像装置

Info

Publication number: CN101909149A
Application number: CN2010101705660A
Authority: CN
Inventors: 梁田崇志; 上野晃; 田中义信
Original assignee: Olympus Imaging Corp
Current assignee: Olympus Corp
Priority date: 2009-06-05
Filing date: 2010-04-29
Publication date: 2010-12-08
Anticipated expiration: 2030-04-29
Also published as: JP2010283671A; JP5424726B2; CN101909149B; US8368777B2; US20100309319A1

Abstract

本发明提供一种摄像装置，其具有LVDS等高速接口，即便在突然变更了工作模式时也能进行与摄像信号正确同步的信号处理。该摄像装置中设置有：输出摄像信号的摄像元件；使用多个传送信道对摄像信号进行串行传送的传送部；存储从传送部的多个传送信道串行传送的摄像信号的存储部；对存储于存储部的摄像信号实施信号处理的信号处理部；与同步于由传送部串行传送的摄像信号的第1时钟同步地，控制摄像信号从传送部向存储部的写入的写入控制部；与用于使信号处理部工作的第2时钟同步地，控制摄像信号从存储部向信号处理部的读出的读出控制部；以成为与从传送部传送到存储部的摄像信号的数据量对应的频率的方式生成第2时钟的时钟生成部。

Description

摄像装置

技术领域

本发明涉及能使用与工作模式对应的数量的传送信道对通过摄像元件获得的摄像信号进行串行传送的摄像装置。

背景技术

近些年来，由于摄像装置具有的摄像元件的高速化，能连拍的图像张数得以增加。另外，伴随于此，从摄像元件输出的摄像信号的像素速率也增加，产生了以高速处理摄像信号的需要。

作为摄像信号的像素速率增加的情况下的应对，已知一种使用LowVoltage Differential Signaling(LVDS：低压差分信号)方式对从摄像元件输出的摄像信号进行串行传送的技术。通过使用LVDS方式传送摄像信号，可实现信号传送的高速化和信号传送时消耗功率的降低。

另外，在近些年的摄像装置中，还提出了一种使摄像元件具备多个输出信道，能够从多个输出信道同时输出由摄像元件获得的摄像信号的摄像装置。进而还提出了一种能够按照摄像装置的工作模式从多个输出信道中设定使用于摄像信号输出的信道数量和要传送的摄像信号的位长的摄像装置。

例如在日本特开2008-283331号公报中提出的摄像装置中，从摄像部所具有的传感器部(摄像元件)中按照工作模式选择W个工作信道，从所选择的工作信道中分别输出位长n的摄像信号。这些摄像信号在数据发送部中被转换为差动串行信号。使用W个信号线将被转换为串行信号的摄像信号串行传送到图像处理部内的数据接收部。另外，与该串行信号的摄像信号同步的高速时钟被输出到图像处理部内的PLL。

在数据接收部中，所传送的与各工作信道对应的串行信号被转换为位宽M的并行信号。在数据复原部中，检测出嵌入各并行信号的同步码，从该同步码中提取出数据窗口。位长n的摄像信号从该数据窗口得以复原，复原后的摄像信号被输出到信号处理部。另外，在PLL中，根据从摄像部作为差动信号而输入的时钟，生成数据接收部、数据复原部、时钟门控电路的工作时钟。

仅在表示出通过数据复原部而复原的摄像信号为有效的期间内，从时钟门控电路向信号处理部输出时钟。在信号处理部中，仅在被输入了来自时钟门控电路的时钟的摄像信号为有效的期间内对摄像信号进行处理。这样，进行与摄像信号同步的信号处理。

在能通过摄像装置的工作模式变更摄像元件的输出信道数量和摄像信号的位长的情况下，则从摄像元件输入的摄像信号的数据量会按照工作模式而发生变化。这种情况下，与串行传送后的摄像信号同步的时钟也需要按照工作模式而改变。在日本特开2008-283331公报中，将从数据发送部输入的高速时钟转换为能在图像处理部中处理的频带的时钟。而且，在日本特开2008-283331号公报中，以该时钟作为工作时钟，使时钟门控电路进行工作以进行信号处理部的信号处理。

这里，在日本特开2008-283331号公报中，使用PLL生成时钟门控电路的工作时钟。然而，PLL在构成方面，在针对输入信号获得稳定的期望频率的输出信号之前需要一些时间。因而，在摄像装置的工作模式突然变更的情况下，PLL的动作无法追随于工作模式的变化，其结果可能导致无法进行与摄像信号同步的信号处理。

发明内容

本发明的目的在于提供一种摄像装置，其具有LVDS等高速接口，即便在工作模式突然变更的情况下也能进行与摄像信号正确同步的信号处理。

本发明的第一方面中，提供一种摄像装置，其特征在于，该摄像装置具有：摄像元件，其输出摄像信号；传送部，其使用多个传送信道对上述摄像信号进行串行传送；存储部，其存储从上述传送部的多个传送信道串行传送的摄像信号；信号处理部，其对存储于上述存储部的摄像信号实施信号处理；写入控制部，其与第1时钟同步地控制上述摄像信号从上述传送部向上述存储部的写入，该第1时钟与从上述传送部串行传送的摄像信号同步；读出控制部，其与用于使上述信号处理部工作的第2时钟同步地，控制上述摄像信号从上述存储部向上述信号处理部的读出；以及时钟生成部，其以成为与从上述传送部传送到上述存储部的上述摄像信号的数据量对应的频率的方式，生成上述第2时钟。

附图说明

图1是表示本发明第1实施方式涉及的摄像装置的一个例子的构成的图。

图2A是表示摄像元件的一个例子的构成的图。

图2B是使用摄像元件具有的4个输出信道读出摄像信号时的时序图。

图3A、图3B是表示并串转换部进行的摄像数据传送的例子的图。

图4A、图4B是表示串并转换部进行的串并转换的例子的图。

图5A、图5B、图5C、图5D是表示排列部的排列例子的图。

图6是表示本发明第1实施方式中掩蔽处理部和前处理部的详细构成的图。

图7A、图7B是表示掩蔽图样的例子的图。

图8是表示本发明第1实施方式中掩蔽处理部和前处理部的工作的时序图。

图9是表示本发明第2实施方式中掩蔽处理部和前处理部的详细构成的图。

图10是表示本发明第2实施方式中前处理部的工作的时序图。

具体实施方式

下面，参照附图说明本发明实施方式。

【第1实施方式】

首先说明本发明第1实施方式。图1是表示本发明第1实施方式涉及的摄像装置的一个例子的构成的图。本实施方式的摄像装置具有多种工作模式。作为该工作模式例如具有静止图像摄影模式、连拍模式、动态图像摄影模式、浏览图像显示模式、成像器AF模式。

静止图像摄影模式是适于拍摄静止图像的工作模式。连拍摄影模式是连续进行多次静止图像摄影，拍摄连续的多张静止图像的工作模式。动态图像摄影模式是适于拍摄动态图像的工作模式。浏览图像显示模式是实时显示通过使摄像装置具有的摄像元件进行连续工作而获得的动态图像的、进行所谓浏览图像显示的工作模式。成像器AF模式是通过评价使摄像元件进行连续工作而获得的图像的对比度，从而对摄像装置具有的镜头进行自动调焦(AF)的工作模式。

图1所示的摄像装置具有镜头101、快门光圈102、摄像部103、串并(serial-parallel)转换部104、排列部105、掩蔽处理部106、前处理部107、总线108、帧存储器109、图像处理部110、压缩解压缩处理部111、存储器接口112、记录介质113、显示控制部114、显示部115、微型计算机116、操作部117、闪速存储器(Flash存储器)118、振荡器119。

镜头101使被摄体的光学像聚光于摄像部103内的摄像元件1031。另外，镜头101构成为按照微型计算机116的控制，沿其光轴方向被驱动。通过沿着光轴方向驱动镜头101，能够调整镜头101的焦点位置。

快门光圈102设置于镜头101附近。该快门光圈102是按照微型计算机116的控制，调节从镜头101向摄像元件1031入射的光的入射量(摄像元件1031的曝光量)的兼用作快门的光圈。当然也可以分别设置快门和光圈。

摄像部103具有摄像元件1031、模拟处理部1032、模拟/数字(A/D转换部)1033、定时发生器(TG)1034、PLL 1035、TG 1036、发信号器1037、并串(parallel-serial)转换部1038。

摄像元件1031具有受光面，该受光面是在由光电二极管等光电转换元件构成的像素上贴附有图2所示的呈拜耳排列的滤色器。而且，摄像元件1031在受光面处连接有多个输出信道(图2A中为ch1～ch4这4信道)。这种构成的摄像元件1031将通过镜头101聚集的光转换为电信号(摄像信号)，将通过转换得到的摄像信号按照从TG 1034输入的垂直同步信号VD1、水平同步信号HD1而输出。

本实施方式的摄像元件1031能使用多个输出信道，从多个像素中同时读出摄像信号。例如图2B表示在图2A的构成中，使用4个输出信道ch1～ch4整体来读出摄像信号时的时序图。

另外，本实施方式的摄像元件1031能按照工作模式变更使用于摄像信号输出的输出信道的数量。由此，例如在连拍模式那样需要高画质图像且需要高速信号处理的工作模式的情况下，增多使用于摄像信号输出的输出信道的数量，从而能进行高速的信号输出。另外，在静止图像模式那样不需要高速处理的工作模式的情况下，减少使用于摄像信号输出的输出信道数量，从而能实现消耗功率的降低。

模拟处理部1032与从TG 1034输入的垂直同步信号VD1、水平同步信号HD1同步地，对从摄像元件1031的各个输出信道输出的摄像信号实施各种模拟处理。作为该模拟处理具有自动增益控制(AGC)处理等。AGC处理是进行调整以使得从摄像元件1031的各个输出信道输出的摄像信号的振幅与A/D转换部1033的动态范围相一致的处理。

A/D转换部1033与从TG 1034输入的垂直同步信号VD1、水平同步信号HD1同步地，将对应于摄像元件1031的各个输出信道而从模拟处理部1032输出的摄像信号转换为数字摄像信号(以后称之为摄像数据)。然后，A/D转换部1033将对应于各个输出信道而获得的摄像数据分别以并行形式输出到并串转换部1038。

本实施方式的A/D转换部1033能够变更通过A/D转换而获得的摄像数据的位长，即能够变更对摄像数据进行A/D转换时的量子化位数。由此，例如在静止图像摄影模式或连拍模式等需要高画质图像的情况下，能够增长摄像数据的位长来增加信息量。另外，在动态图像摄影模式、浏览图像显示模式、成像器AF模式等不太需要高画质的情况下，能够缩短摄像数据的位长，进行高速信号处理。

TG 1034生成与从发信号器1037输入的基准时钟同步的垂直同步信号VD1、水平同步信号HD1。然后，TG 1034把生成的垂直同步信号VD1、水平同步信号HD1输入到摄像元件1031、模拟处理部1032、A/D转换部1033。

锁相环(PLL：Phase-Locked Loop)1035根据从发信号器1037输入的基准时钟，生成比基准时钟高速的摄像信号传送用的时钟(第1时钟)CLK1。然后，PLL 1035将生成的时钟CLK1输入到TG 1036和并串转换部1038。

TG 1036生成与从PLL 1035输入的时钟CLK1同步的垂直同步信号VD2和水平同步信号HD2。然后，TG 1036将生成的垂直同步信号VD2和水平同步信号HD2输入到并串转换部1038。

发信号器1037将用于生成TG 1034中的同步信号、PLL 1035中的时钟CLK1的作为基准的时钟输入到TG 1034、PLL 1035。

并串转换部1038具有与摄像元件1031的各输出信道对应的多个传送信道。该并串转换部1038以摄像元件1031的输出信道为单位，根据对应于摄像元件1031的输出信道而从A/D转换部1033分别输出的摄像数据和垂直同步信号VD2以及水平同步信号HD2，生成差动形式的串行数据(LVDS数据)。然后，并串转换部1038与时钟CLK1同步地，将以摄像元件1031的输出信道为单位生成的LVDS数据串行传送到串并转换部104。此时，在并串转换部1038中生成的LVDS数据例如构成为在预定量(1行)程度的摄像数据的开头重叠有表示同步信号(垂直、水平)的编码的差动形式的串行数据。

此处，在LVDS方式中，能够与时钟的上升沿与下降沿这两者同步地一次串行传送相当于2位程度的数据。此时，当例如使用4个传送信道通过LVDS方式传送位长为8位的摄像数据(例如动态图像摄影模式时)的时候，如图3A所示，能够以时钟CLK1的4个周期(4个时钟)从并串转换部1038的各个传送信道传送相当于1个像素程度的摄像数据。另外，当使用4个传送信道通过LVDS方式传送位长为16位的摄像数据(例如静止图像摄影模式时)的时候，如图3B所示，能够以时钟CLK1的8个周期(8个时钟)从各个传送信道传送相当于1个像素程度的摄像数据。

串并转换部104对例如使用LVDS方式从并串转换部1038串行传送的LVDS数据进行并串转换，复原摄像数据、垂直同步信号VD2以及水平同步信号HD2。

图4A示出通过对位长为8位的摄像数据进行并行转换而获得的摄像数据。在图3A的例子中，相当于1个像素程度(8位)的摄像数据与时钟CLK1的4个周期同步地被串行传送到并串转换部1038。因此，8位的并行摄像数据在每个与时钟CLK1的4个周期对应的期间内从串并转换部104被输出。

另外，图4B示出通过对位长为16位的摄像数据进行并行转换而获得的摄像数据。在图3B的例子中，相当于1个像素左右(16位)的摄像数据与时钟CLK1的8个周期同步地被串行传送到并串转换部1038。因此，16位的并行摄像数据在每个与时钟CLK1的8个周期对应的期间内从串并转换部104被输出。

排列部105将从串并转换部104输出的并行摄像数据排列成能在前处理部107中进行处理的形式。该排列包含：用于使从串并转换部104并行输出的摄像数据成为与前处理部107的输入信道数量对应的信道数量的摄像数据的排列；和用于使颜色排列顺序成为与拜耳排列对应的顺序的排列。在本实施方式中，在排列时以摄像数据与时钟CLK1或对时钟CLK1进行了分频的时钟的一端(例如上升沿)同步的方式进行排列。

图5A表示将图4A所示的4信道的并行摄像数据排列为与时钟CLK1同步的1信道的并行摄影数据时的例子。如上所述，以通过拜耳排列的顺序向前处理部107输入摄像数据的方式，将输入到排列部105的摄像数据按照R1、GR1、R2、GR2、…的顺序排列。此处，在图4A的例子中，在每个与时钟CLK1的4个周期对应的时间都从串并转换部104向排列部105输入摄像数据。因此，排列后的4个像素左右的摄像数据也需要在与时钟CLK1的4个周期对应的时间内从排列部105输出。因此，在时钟CLK1的4个周期内，从排列部105输出4次与有效位置对应的摄像数据。

图5B表示将图4B所示的4信道的并行摄像数据排列为与时钟CLK1同步的1信道的并行摄影数据时的例子。在图4B的例子中，在每个与时钟CLK1的8个周期对应的时间都从串并转换部104向排列部105输入摄像数据。因此，排列后的4个像素左右的摄像数据也需要在与时钟CLK1的8个周期对应的时间内从排列部105输出。因此，在时钟CLK1的8个周期内，从排列部105输出4次与有效位置对应的摄像数据。

上述例子都示出排列为1信道的并行摄像数据的情况。与此相对，排列后的信道数量能根据前处理部107的规格等适当进行变更。例如图5C示出将图4A所示的4信道的并行摄像数据排列成与时钟CLK1同步的2信道的并行摄像数据的情况下的例子。此时，以通过拜耳排列的顺序向前处理部107输入摄像数据的方式，按照R1、R2、…的顺序从排列部105的信道(ch)1输出摄像数据，按照GR1、GR2、…的顺序从ch2输出摄像数据。这样，能够从2信道同时输出摄像数据，因此只要在排列前的1/2时间内、即与时钟CLK1的4个周期对应的时间内从排列部105的各信道输出2个像素左右的摄像数据即可。因此，在时钟CLK1的4个周期内，从排列部105输出2次与有效位置对应的摄像数据。

进而，图5D表示以同步于对时钟CLK1分频后的时钟CLK1-1的方式进行了排列的情况下的例子。并且，图5D表示将4信道的并行摄像数据排列成与对时钟CLK1进行2分频的时钟CLK1-1同步的2信道的并行摄影数据的情况下的例子。此时，在时钟CLK1-1的2个周期内，从排列部105输出2次与有效位置对应的摄像数据。

如上所述，从排列部105输出的摄像数据的每个信道的数据量根据使用于摄像信号输出的输出信道数量、摄像数据的位长、排列后的信道数量而发生变化。另外，伴随于此，输出与有效位置对应的摄像数据的定时也发生变化。在本实施方式中，以能按照与输出这样的有效摄像数据的定时对应的速度进行前处理部107的信号处理的方式，向前处理部107输入时钟。

具有作为时钟生成部的功能的掩蔽处理部106以预定模式掩蔽从振荡器119输入的时钟(第3时钟)CLK3，从而生成与时钟CLK3同步且具有预定频率的时钟(第2时钟)CLK2。该时钟CLK2成为与在排列部105中进行排列后的摄像数据的有效位置对应的时钟。后面将会叙述时钟CLK2的生成手法的详细情况。

具有作为信号处理部的功能的前处理部107与时钟CLK2同步地，对在排列部105中排列好的摄像数据实施暗影校正和降噪处理等各种数字前处理。然后，前处理部107通过总线108将经过前处理的摄像数据传送到帧存储器109。

总线108是用于将在摄像装置内部产生的各种数据传送到摄像装置内的各模块的传送路径。该总线108连接到前处理部107、帧存储器109、图像处理部110、压缩解压缩处理部111、存储器接口112、显示控制部114、微型计算机116。帧存储器109存储在前处理部107中进行了处理的摄像数据、在图像处理部110、压缩解压缩处理部111中进行了处理的摄像数据等各种数据。

图像处理部110具有YC处理电路、白平衡校正处理电路、灰度转换电路等各种图像处理电路。YC处理电路是将拜耳排列的摄像数据转换为YC(亮度/色差)数据的处理电路。白平衡校正处理电路是校正摄像数据的颜色平衡的电路。灰度转换电路是校正摄像数据的灰度特性的电路。这种图像处理部110对保存于帧存储器109中的摄像数据实施白平衡校正处理和降噪处理等各种图像处理。然后，图像处理部110经由总线108将处理后的摄像数据存储于帧存储器109。

压缩解压缩处理部111在记录摄像数据时，通过总线108从帧存储器109中读出在图像处理部110中进行了处理的摄像数据，例如按照JPEG方式对读出的图像数据进行压缩。进而，压缩解压缩处理部111在再现摄像数据时，通过总线108从帧存储器109中读出记录于记录介质113中的压缩完毕的摄像数据，对读出的摄像数据解压缩。

存储器接口112进行摄像数据对于记录介质113的写入和读出的控制。记录介质113是例如由相对于摄像装置能拆装的存储卡构成的记录介质，记录有在压缩解压缩处理部111中压缩后的摄像数据等。

显示控制部114从帧存储器109读出摄像数据并转换为视频信号。然后，显示控制部114将转换后的视频信号输出到显示部115，进行显示部115上的图像显示。显示部115例如为TFT液晶显示器等，显示基于来自显示控制部114的视频信号的图像。

微型计算机116统括控制摄像装置主体的各种指令序列。该微型计算机116连接有操作部117、闪速存储器118。微型计算机116按照由振荡器119生成的时钟CLK3进行工作。

操作部117是用于由用户操作图1所示的摄像装置的各种操作部件。用户对操作部117的某个操作部件进行操作，从而由微型计算机116执行与用户操作对应的各种指令序列。通过该操作部117能设定摄像装置的工作模式。闪速存储器118存储摄像装置的工作所需的各种参数。另外，闪速存储器118还存储由微型计算机116执行的各种程序。微型计算机116遵循存储于闪速存储器118中的程序，还从闪速存储器118读出各种指令序列所需的参数，执行各处理。

振荡器119生成时钟CLK3，该时钟CLK3是在掩蔽处理部106中生成时钟CLK2所必需的基准时钟。其中，作为本实施方式的一个例子，将时钟CLK3兼用作微型计算机116的工作所需的系统时钟。此时，由振荡器119生成的时钟CLK3被输入到微型计算机116和掩蔽处理部106。

接下来说明第1实施方式中前处理部107的详细构成和工作。图6是表示第1实施方式中的掩蔽处理部106、前处理部107的详细构成的图。并且，图6示出将从串并转换部104输入的4信道的摄像数据在排列部105中排列为1信道的摄像数据时的构成。

图6中，具有作为时钟生成部的功能的掩蔽处理部106具有寄存器1061。寄存器1061通过微型计算机116而设定有预定的掩蔽图样(maskpattern：掩蔽式样)。寄存器1061的位数可为任意，而在如下说明中对使用8位寄存器的例子加以说明。

掩蔽处理部106按照设定于寄存器1061的掩蔽图样对时钟CLK3进行掩蔽。由此，掩蔽处理部106生成时钟CLK2，该时钟CLK2既作为存储部1072的读出时钟，同时也作为信号处理部1075和总线接口1076的工作时钟。例如，在通过微型计算机116设定了图7A所示那样的8位掩蔽图样的情况下，掩蔽处理部106原样输出与掩蔽图样为“1”的部分对应的时钟CLK3，掩蔽与为“0”这部分对应的时钟CLK3。其结果，如图7B所示，从掩蔽处理部106输出欠缺了时钟CLK3的一部分的时钟CLK2。

这样地，在本实施方式中，通过适当设定掩蔽图样，从而即便不使用PLL也能生成任意频率的时钟CLK2。时钟CLK3设定得越高速，越能更细微地控制时钟CLK2的频率。

本实施方式中，能够使用时钟CLK2进行与摄像装置的工作模式对应的速度下的摄像数据的信号处理。为此，将掩蔽图样设定成使得时钟CLK2的频率成为与从排列部105输出的摄像数据的每个信道的数据量对应的频率。后面将进行详细叙述。

前处理部107具有分频器1071、存储部1072、写入控制部1073、读出控制部1074、信号处理部1075、总线接口1076。

分频器1071输出对从串并转换部104输入的时钟CLK1分频后的时钟CLK1-1。时钟CLK1-1既是存储部1072中的写入时钟，也是写入控制部1073的工作时钟。并且，此处的时钟CLK1-1还包括原样输出时钟CLK1、即分频比为1的情况。

存储部1072例如通过SRAM(Static RAM)构成，存储有通过排列部105排列好的摄像数据。存储部1072在当来自写入控制部1073的写入信号为启用的时候被写入摄像数据，当来自读出控制部1074的读出信号为启用的时候被读出摄像数据。

此处，第1实施方式中的存储部1072被设定为具有2个摄像数据的输入输出端口的双端口SRAM。此时，向存储部1072的不同端口分别输入写入时钟CLK1-1和读出时钟CLK2，能同时进行与写入时钟CLK1-1同步的摄像数据的写入和与读出时钟CLK2同步的摄像数据的读出。

具有作为写入控制部的功能的写入控制部1073在从串并转换部104被输入了同步信号VD2或HD2的情况下，与写入时钟CLK1-1同步地启用或禁用对于存储部1072的写入信号，从而控制摄像数据从排列部105向存储部1072写入。此处，写入控制部1073根据摄像装置的工作模式，识别从排列部105输出的摄像数据的有效位置。然后，写入控制部1073以逐个像素地向存储部1072写入与该有效位置对应的摄像数据的方式进行写入信号的启用或禁用的切换。也可以在排列部105中识别摄像数据的有效位置，按照该识别结果对写入信号进行启用或禁用的切换。

具有作为读出控制部的功能的读出控制部1074在被输入了同步信号VD2或HD2的情况下，与读出时钟CLK2同步地启用或禁用读出信号，从而进行控制使得从存储部1072一个一个像素地读出与有效位置对应的摄像数据。

信号处理部1075与读出时钟CLK2同步地，对与从存储部1072读出的有效部分对应的摄像数据实施暗影校正和降噪处理等前处理。总线接口1076具有能存储从信号处理部1075输入的摄像数据的缓冲存储器。每当向该缓冲存储器存储摄像数据时，总线接口1076分别同步于时钟CLK2、CLK3，向总线108进行摄像数据的传送请求。当通过总线108允许了传送的情况下，总线接口1076向总线108输入摄像数据。

接着，参照图8的时序图说明图6所示的掩蔽处理部106、前处理部107的工作。

首先，在串并转换部104中从LVDS数据中包含的表示同步信号的编码复原垂直同步信号VD2或水平同步信号HD2。然后，分别将所复原的同步信号VD2或HD2输入到写入控制部1073和读出控制部1074，从而在写入控制部1073和读出控制部1074中识别出摄像数据的1帧或1行的处理开始。

接受到垂直同步信号VD2或水平同步信号HD2输入，于是写入控制部1073按照排列部105的每个信道的摄像数据的数据量来识别排列后的摄像数据的有效位置。此时，每个信道的摄像数据的数据量是根据当前摄像装置的工作模式而确定的。写入控制部1073对时钟CLK1-1进行计数，在从排列部105输出与有效位置对应的摄像数据的定时启用写入信号。由此，如图6所示，逐个像素地依次向存储部1072写入与有效位置对应的摄像数据Pix1～Pix7。

另外，微型计算机116按照对应于当前摄像装置的工作模式而确定的排列部105的每个信道的摄像数据的数据量，对掩蔽处理部106的寄存器1061设定掩蔽图样。

例如，进行图5所示的排列的情况下，如上所述，对时钟CLK1的4个周期输出4次与有效位置对应的摄像数据。此时排列部105的每个信道的数据量成为4像素/4时钟。因此，只要在相比该数据量较晚的定时读出摄像数据，摄像数据的读出就不会超越摄像数据的写入。因此可进行与有效位置对应的摄像数据的正确的信号处理。用于进行这种读出的时钟CLK2的频率只要小于等于针对时钟CLK1的4个周期读出4次摄像数据的频率即可。例如，设时钟CLK1为100MHz、时钟CLK3为150MHz，则时钟CLK2的频率/时钟CLK3的频率＝(4/4×100)/150＝0.66。实际的时钟CLK2的频率与时钟CLK3的频率之比只要小于等于0.66即可。例如，在能对寄存器1061设定8位的掩蔽图样，则相对于输入8个时钟CLK3的情况，时钟CLK2只要输出少于8(个)×0.66＝5.28个的数量即可。因此，如果忽略小数点以后，则例如掩蔽图样为“00110111”(8个里面有5个有效)。并且，该掩蔽图样中的“1的位置”并不重要，“1的个数”是重要的。因此，例如作为掩蔽图样可以是“00011111”等。通过与按照这种掩蔽图样生成的时钟CLK2同步地从存储部1072进行摄像数据的读出，从而能够逐个像素地正确读出存储于排列部105中的与有效位置对应的摄像数据。

另外，当进行如图5B所示的排列的情况下，对时钟CLK1的8个周期输出2次与有效位置对应的摄像数据。此时排列部105的每个信道的数据量为4像素/8时钟。因此，时钟CLK2的频率/时钟CLK3的频率＝(4/8×100)/150＝0.66，相对于与输入有8个时钟CLK3的情况，时钟CLK2只要输出少于8(个)×0.66＝5.28个的数量即可。因此，例如通过使掩蔽图样为“00110111”，从而能够正确读出存储于存储部1072的摄像数据。

图5C和图5D的情况下也能够按照相同的考虑方式设定掩蔽图样。图5C的情况下，时钟CLK2的频率/时钟CLK3的频率＝(2/4×100)/150＝0.33，相对于输入有8个时钟CLK3的情况，时钟CLK2只要输出少于8(个)×0.33＝2.64个的数量即可。因此，例如使掩蔽图样为“00010001”。另外，图5D的情况下，时钟CLK2的频率/时钟CLK3的频率＝(2/2×50)/150＝0.33，相对于输入有8个时钟CLK3的情况，时钟CLK2只要输出少于8(个)×0.33＝2.64个的数量即可。因此，例如使掩蔽图样为“00010001”。

读出控制部1074在输入了时钟CLK2的定时启用读出信号。由此，如图6所示那样，在与时钟CLK2同步的定时，从存储部1072逐个像素地依次读出与有效位置对应的摄像数据。

信号处理部1075在与时钟CLK2同步的定时，对在与时钟CLK2同步的定时从存储部1072读出的摄像数据依次进行处理。这样，信号处理部1075就能够以对应于工作模式的速度进行信号处理。

如上所述，在本实施方式中，在掩蔽处理部106中掩蔽来自振荡器119的时钟CLK3，从而不必使用PLL即可生成任意频率的时钟CLK2。而且，根据随摄像装置的工作模式而变化的排列部105的每个信道的摄像数据的数据量，设定用于生成时钟CLK2的掩蔽图样。由此，能够使同步于时钟CLK1而高速传送来的摄像数据与对应于摄像装置的工作模式的频率的时钟CLK2同步地正确进行信号处理。

另外，在本实施方式中，由于生成时钟CLK2无需使用PLL，因而能按照工作模式的变化立刻生成时钟CLK2。因此，即便在工作模式突然变更的状况下也能应对。

进而，在本实施方式中，通过对存储部1072使用双端口SRAM，从而能够使从排列部105的逐个像素的摄像数据的写入与向信号处理部1075的逐个像素的摄像数据的读出同步于彼此不同的时钟而同时进行。

其中，在上述例子中，将为了生成时钟CLK2所使用的基准时钟CLK3兼用作微型计算机116的系统时钟。不限于此，还可以使用时钟CLK1作为时钟CLK3。

另外，在图6所示的例子中，使得摄像数据向存储部1072的写入顺序与摄像数据从存储部1072的读出顺序一致。但也可以使摄像数据向存储部1072的写入顺序与摄像数据从存储部1072的读出顺序不同。这种读出在对从摄像元件1031获得的相同颜色的摄像信号进行混合的像素混合的情况下很有效。

进而，图6的例子中示出将从串并转换部104输入的4信道的摄像数据在排列部105中排列为1信道的摄像数据时的构成。与此相对，在排列部105中排列为2信道的摄像数据时只要将存储部1072的数量增加至2个即可。同样地，在排列部105中排列为3信道以上的摄像数据的情况下，只要按照排列后的信道数量增加存储部1072的数量即可。这些情况下，时钟CLK2的生成方式等都与1信道的排列的情况相同。

另外，本实施方式中，在排列部105中对串并转换后的摄像数据进行排列，但是也可以省略排列部105。

【第2实施方式】

下面说明本发明第2实施方式。在上述第1实施方式中，对存储部1072使用双端口SRAM，同时向1个存储部1072输入写入时钟CLK1-1和读出时钟CLK2，能同时执行摄像数据的逐个像素的写入和读出。与此相对，第2实施方式中使用仅具有1个摄像数据的输入输出端口的单端口SRAM，可获得与第1实施方式同等的效果。

图9是表示第2实施方式中的掩蔽处理部16、前处理部107的详细构成的图。并且，图9也与图6相同地，表示出将从串并转换部104输入的4信道的摄像数据在排列部105中排列为1信道的摄像数据时的构成。

在此，在图9中通过对与图6相同的构成赋予与图6相同的参照符号而省略说明。图9中，存储部1072a与存储部1072b这2个存储部成为1组，这些存储部分别被存储控制部1078a、存储控制部1078b单独控制，这一点与图6不同。另外，与图6的不同之处还在于这样的方面：能通过切换部1077a和1077b对输入到这些存储部和存储控制部的时钟进行切换。

存储部1072a、存储部1072b分别设为单端口SRAM。存储控制部1078a控制存储部1072a中摄像数据的写入和读出这两者。另外，存储控制部1078b控制存储部1072b中摄像数据的写入和读出这两者。

切换部1077a、1077b针对存储部1072a以及存储部1072b与存储控制部1078a以及存储控制部1078b之中的写入摄像数据一方的存储部和存储控制部，输入时钟CLK1-1。另外，切换部1077a、1077b针对存储部1072a以及存储部1072b与存储控制部1078a以及存储控制部1078b之中的读出摄像数据一方的存储部和存储控制部，输入时钟CLK2-1或CLK2-2。该输入的时钟的切换是在摄像数据的行单位上进行的。

其中，关于时钟CLK2-1或CLK2-2，其与时钟CLK2相同，与第1实施方式相同地以成为与摄像装置的工作模式对应的频率的方式生成。

接着，参照图10的时序图说明第2实施方式的存储部1072a、1072b的工作。如在第1实施方式中说明的那样，在排列部105中排列好的摄像数据每当输入水平同步信号HD2的时候都与时钟CLK1-1(还包含时钟CLK1)同步地逐个像素地进行输出。在第2实施方式中，以摄像数据的1行为单位进行存储部1072a、1072b中的摄像数据的写入和读出。这是因为：设想了存储部1072a、1072b为单端口SRAM，难以通过1像素单位交替进行摄像数据的写入和读出。

因此，首先由切换部107a向存储部1072a和存储控制部1078a输入时钟CLK1-1，以向存储部1072a写入摄像数据。接受该时钟CLK1-1，存储控制部1078a与时钟CLK1-1同步地启用写入信号。由此，依次向存储部1072a写入1行程度的摄像数据。

向存储部1072a写入1行程度的摄像数据后，切换部1077a向存储部1072a和存储控制部1078a输入时钟CLK2-1。接受该时钟CLK2-1，存储控制部1078a与时钟CLK2-1同步地启用读出信号。由此，依次从存储部1072a读出1行程度的摄像数据。此后，在信号处理部1075中对第1行的摄像数据进行前处理。

在从存储部1072a读出摄像数据的过程中，从排列部105输出第2行的摄像数据。由于第2行的摄像数据不能写入存储部1072a，因此切换部1077b向存储部1072b和存储控制部1078b输入时钟CLK1-1，以向存储部1072b写入摄像数据。接受该时钟CLK1-1，存储控制部1078b与时钟CLK1-1同步地启用写入信号。由此，依次向存储部1072b写入第2行的一整行的摄像数据。

向存储部1072b写入一整行的摄像数据后，切换部1077b向存储部1072b和存储控制部1078b输入时钟CLK2-2。接受该时钟CLK2-2，存储控制部1078b与时钟CLK2-2同步地启用读出信号。由此，从存储部1072b依次读出第2行的一整行的摄像数据。此后，在信号处理部1075中对第2行的摄像数据进行前处理。

以后也同样地，在从排列部105输出第奇数行的摄像数据的情况下，使用存储部1072a进行摄像数据的写入和读出；在从排列部105输出第偶数行的摄像数据的情况下，使用存储部1072b进行摄像数据的写入和读出。这样，能够以使用单端口SRAM的构成来获得与第1实施方式相同的效果。

使用如上说明的第2实施方式的构成，也能与第1实施方式同样地在不使用PLL的情况下生成任意频率的时钟CLK2、CLK2-1、CLK2-2，进行与摄像装置的工作模式对应的信号处理。另外，相比使用1个双端口SRAM的情况，使用2个单端口SRAM还具有能减小电路规模的效果。

本领域技术人员可易于获得附加的优点和变形，因此本发明在其范围内不限于特定细节和各实施例，因而在不脱离请求保护的范围及其等同物所定义的一般发明概念的精神和范围的前提下，可以实施各种变形。

Claims

1.一种摄像装置，其特征在于，该摄像装置具有：

摄像元件，其输出摄像信号；

传送部，其使用多个传送信道对上述摄像信号进行串行传送；

存储部，其存储从上述传送部的多个传送信道串行传送的摄像信号；

信号处理部，其对存储于上述存储部的摄像信号实施信号处理；

写入控制部，其与第1时钟同步地控制上述摄像信号从上述传送部向上述存储部的写入，该第1时钟与通过上述传送部串行传送的摄像信号同步；

读出控制部，其与用于使上述信号处理部工作的第2时钟同步地，控制上述摄像信号从上述存储部向上述信号处理部的读出；以及

时钟生成部，其以成为与从上述传送部向上述存储部传送的上述摄像信号的数据量对应的频率的方式，生成上述第2时钟。

2.根据权利要求1所述的摄像装置，其特征在于，上述时钟生成部以与上述摄像信号的数据量对应的预定图样对第3时钟实施掩蔽处理来生成上述第2时钟。

3.根据权利要求2所述的摄像装置，其特征在于，上述第2时钟与上述第3时钟是同步的时钟。

4.根据权利要求1至3中任一项所述的摄像装置，其特征在于，上述存储部是具有2个上述摄像信号的输入输出端口的双端口RAM，

上述写入控制部使用上述存储部的一个输入输出端口来控制上述摄像信号的写入，上述读出控制部使用上述存储部的另一个输入输出端口来控制上述摄像信号的读出。

5.根据权利要求1至3中任一项所述的摄像装置，其特征在于，上述存储部是具有1个上述摄像信号的输入输出端口的多个单端口RAM，

上述摄像装置还具有进行如下切换的切换部：针对被写入上述摄像信号的单端口RAM选择上述第1时钟，使得进行上述写入控制部的上述摄像信号的写入，针对被读出上述摄像信号的单端口RAM选择上述第2时钟，使得进行上述读出控制部的上述摄像信号的读出。

6.根据权利要求5所述的摄像装置，其特征在于，上述多个单端口RAM分别以行为单位依次被写入上述摄像信号，并且以行为单位依次被读出上述摄像信号。

7.根据权利要求2所述的摄像装置，其特征在于，上述第1时钟被用作上述第3时钟。

8.根据权利要求2所述的摄像装置，其特征在于，上述预定图样根据上述摄像装置的工作模式而变更。

9.根据权利要求8所述的摄像装置，其特征在于，上述工作模式包括静止图像摄影模式、动态图像摄影模式、浏览图像显示模式、成像器AF模式中的任一种，上述静止图像摄影模式用于使用上述摄像元件拍摄静止图像，上述动态图像摄影模式用于使用上述摄像元件拍摄动态图像，上述浏览图像显示模式用于对使用上述摄像元件获得的动态图像进行浏览图像显示，上述成像器AF模式用于根据使用上述摄像元件获得的摄像信号进行对焦控制。

10.根据权利要求9所述的摄像装置，其特征在于，在上述工作模式为上述静止图像摄影模式的情况下使用上述预定图样生成的第2时钟的频率高于在上述工作模式为上述动态图像摄影模式、上述浏览图像显示模式、上述成像器AF模式的情况下使用上述预定图样生成的第2时钟的频率。

11.根据权利要求8至10中任一项所述的摄像装置，其特征在于，上述传送部进行上述串行传送时所使用的传送信道的数量根据上述工作模式而变更。

12.根据权利要求1所述的摄像装置，其特征在于，上述传送部利用LVDS传送方式进行上述串行传送。