KR100381488B1 - 촬상 장치 - Google Patents

Abstract

본 발명은, 신호 처리계를 간략화하여 저비용으로 실현 가능한 촬상 장치를 제공하는 것을 목적으로 한다. 피사체 화상을 찍고, 화상 정보를 1화면 단위로 기억하는 촬상 장치는 특정한 색 성분에 대응화된 복수의 수광 화소가 행렬 배치되고, 각 수광 화소에 각색 성분마다 독립한 정보 전하를 축적하는 고체 촬상 소자, 상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로, 상기 화상 신호에 기초하여 빛의 삼원색에 대응하는 제1 내지 제3 화상 데이타를 생성하는 신호 처리 회로, 상기 제1 내지 제3 화상 데이타를 각각 2치화하고, 각각 이 1비트로 표시되는 제1 내지 제3 2치 데이타를 생성하는 2치화 회로, 및 메모리에 접속되고, 상기 제1 내지 제3 2치 데이타를 수취하여 상기 메모리에 기억함과 동시에, 상기 메모리에 기억된 상기 제1 내지 제3 2치 데이타를 판독하여 출력하는 제어 회로를 구비한다.

Description

촬상 장치{IMAGE PICK-UP DEVICE}

본 발명은, 피사체를 촬상하여 얻을 수 있는 화상 데이타를 1화면 단위로 기억하는 촬상 장치에 관한 것이다.

CCD 이미지 센서등의 고체 촬상 소자를 이용하여 구성하는 스틸 카메라로는, 메모리 카드나 자기 디스크등의 기록 매체가 내장되고, 이들 기록 매체에 화상 데이타를 기록하도록 구성된다. 이 때, 적은 용량의 기록 매체에 보다 많은 화상 데이타를 기억할 수 있도록 하기 위해, JPEG(Joint Photographic Expert Group) 알고리즘으로 대표되는 여러가지 데이타 압축 기술이 이용된다.

도 1은, 촬상 소자를 이용한 전자 스틸 카메라의 구성을 나타내는 블럭도이고, 도 2는 그 동작을 설명하는 타이밍도이다.

촬상 소자(1)는, 예를 들면 CCD 이미지 센서이고, 행렬 배치된 복수의 수광 화소와, 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하는 복수의 시프트레지스터를 포함한다. 복수의 시프트레지스터는, 수광 화소의 각 열에 대응화된 복수의 수직 시프트레지스터 및 이들 복수의 수직 시프트레지스터의 출력측에 배치되는 통상 하나의 수평 시프트레지스터로 구성된다. 행렬 배치된 복수의 수광 화소에는, 빛의 삼원색 또는 이들의 보색이 소정의 규칙에 따라 배열된 컬러 필터가 장착되고, 각 수광 화소가 특정한 색 성분에 대응화된다. 구동 회로(2)는, 후술하는 CPU(8)로부터의 지시에 응답하여 수직 전송 클럭 및 수평 전송 클럭을 생성하고, 이 수직 전송 클럭 및 수평 전송 클럭에 의해 촬상 소자(1)를 펄스 구동한다. 예를 들면, 배출 클럭에 따라 일단 수광 화소의 정보 전하를 전부 배출한 후, 소정의 기간 L을 경과하여 촬상 소자(1)의 수광 화소에 축적되는 정보 전하를, 수직 전송 클럭에 의해 각 수광 화소로부터 대응하는 수직 시프트레지스크로 판독하도록 하고 있다. 그리고, 각 수직 시프트레지스터로부터, 1행씩 수직 방향으로 전송함과 동시에, 수평 전송 클럭에 의해 1 화소씩 수평 방향으로 전송하도록 구성된다. 따라서, 촬상 소자(1)로부터는, 1화면분의 화상 정보가 1행 단위로 연속하는 화상 신호 Y_0(t)가 출력된다.

아날로그 처리 회로(3)는, 촬상 소자(1)에 접속되고, 촬상 소자(1)로부터 입력되는 화상 신호 Y_0(t)에 대해 샘플 홀드, 레벨 보정등의 처리를 실시하고, 소정의 포맷에 따르는 화상 신호 Y_1(t)를 생성한다. A/D 변환 회로(4)는, 아날로그 처리 회로(3)에 접속되고, 아날로그 처리 회로(3)로부터 입력되는 화상 신호 Y_1(t)를 1 화소마다 디지탈 변환함으로써, 화상 데이타 D_1(n)를 생성한다. 그리고, 디지탈 처리 회로(5)는, A/D 변환 회로(4)에 접속되고, A/D 변환 회로(4)로부터 입력되는 화상 데이타 D_1(n)에 대해 색 분리, 색차 매트릭스등의 처리를 실시하고, 휘도 정보, 색차 정보를 포함하는 화상 데이타 D_2(n)를 생성한다.

메모리 제어 회로(6)는, 디지탈 처리 회로(5) 및 후술하는 프레임 메모리(7)에 접속되고, 디지탈 처리 회로(5)로부터 입력되는 화상 데이타 D_2(n)를 1화면 단위로 프레임 메모리(7)에 기록함과 동시에, 프레임 메모리(7)에 기억된 화상 데이타 D_2(n)를 판독하여 출력한다. 프레임 메모리(7)는, 화상 데이타 D_2(n)를 적정수 화면분 기억할 수 있는 용량을 구비하고, 메모리 제어 회로(6)로부터 기록되는 화상 데이타 D_2(n)를 일시적으로 기억한다.

CPU(8)은, 제어 프로그램에 기초하여 각 부의 동작을 제어함과 동시에, 메모리 제어 회로(6)로부터 출력되는 화상 데이타 D_2(n)를 수취하여 압축 처리를 행한다. 예를 들면, 구동 회로(2)에 대해서는, 촬상 소자(1)의 노광 상태에 따라 정보 전하의 축적 시간을 설정하고, 화상 신호 Y_0(t)를 적정한 레벨로 얻을 수 있도록 하고 있다. 또한, 아날로그 처리 회로(3)나 디지탈 처리 회로(5)에 대해서는, 촬상 소자(1)의 동작에 각 처리의 타이밍을 동기시킴과 동시에, 각 처리의 조건의 설정을 행한다. 또한, 메모리 제어 회로(6)에 대해서는, 압축 처리를 위한 각종 연산을 실시할 때, 화상 데이타 D_2(n)를 필요에 따라 프레임 메모리(7)로부터 수취할 수 있도록 지시를 부여한다. 화상 데이타 메모리(9)는, CPU(8)에 접속되고, CPU(8)에서 화상 데이타 D_2(n)가 압축 처리된 압축 데이타 C_(n)를 기억한다. 이 화상 데이타 메모리(9)로는, 예를 들면 불휘발형의 대용량 플래시 메모리가 이용되고, 복수 화면분의 압축 데이타C_(n)의 기록을 가능하게 하고 있다. 이 화상 데이타 메모리(9)에 기록된 압축 데이타 C_(n)는, 필요에 따라 CPU(8)에 판독되고, 압축 데이타 C_(n)상태에서, 또는 화상 데이타 D_2(n)로 복원된 후, 외부 기기로 출력된다. 이러한 방식으로 출력되는 압축 데이타 C_(n)또는 화상 데이타 D_2(n)는, 상술된 각 처리는 역의 처리를 거쳐, 표시 장치나 인자 장치로 공급된다.

디지탈 처리 회로(5)로 생성되는 화상 데이타 D_2(n)는, 통상 A/D 변환 회로(4)의 구성에 대응한 비트수를 구비하고 있고, 화상 데이타 D_2(n)을 수취하는 CPU(8)에 대해서도, 그 비트수에 따라 입력의 인터페이스나 연산계가 구성된다. 이 때문에, 화상 데이타 D_2(n)의 비트수가 증대하면, CPU(8)의 구성이 복잡해짐과 동시에, 화상 데이타 D_2(n)에 대한 각 연산 처리에 필요한 시간이 길어진다. 동시에, CPU(8)에 접속되는 화상 데이타 메모리(9)에 대해서도, 비트수의 증대에 따라 용량을 크게 할 필요가 생긴다. 따라서, 촬상 장치의 비용을 증대시키는 요인으로 되어 있다.

본 발명은, 신호 처리계를 간략화하여 저비용으로 실현 가능한 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명의 제1 특징은, 피사체 화상을 찍고, 화상 정보를 1화면 단위로 기억하는 촬상 장치에서, 특정한 색 성분에 대응화된 복수의 수광 화소가 행렬 배치되고, 각 수광 화소에 각 색 성분마다 독립한 정보 전하를 축적하는 고체 촬상 소자와, 상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로와, 상기 화상 신호에 기초하여 빛의 삼원색에 대응하는 제1 내지 제3 화상 데이타를 생성하는 신호 처리 회로와, 상기 제1 내지 제3 화상 데이타 각각을 2치화하고, 각각 이 1비트로 표시되는 제1 내지 제3 2치 데이타를 생성하는 2치화 회로와, 메모리에 접속되고, 상기 제1 내지 제3 2치 데이타를 수취하여 상기 메모리에 기억시킴과 동시에, 상기 메모리에 기억된 상기 제1 내지 제3 2치 데이타를 판독하여 출력하는 제어 회로를 구비하는 것에 있다.

이에 따라, 2치화 회로에 의해 생성되는 3종류의 2치화 데이타가, 제어 회로로부터 메모리로 기록된다. 제어 회로에서는 압축 처리를 실시할 필요가 없기 때문에, 회로 구성의 대폭적인 간략화가 가능해진다.

본 발명의 제2 특징은, 피사체 화상을 찍고, 화상 정보를 1화면 단위로 기억하는 촬상 장치에서, 복수의 수광 화소가 행렬 배치되고, 각 수광 화소에 정보 전하를 축적하는 고체 촬상 소자와, 상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로와, 상기 화상 신호에 기초하여, 화상 데이타를 생성하는 신호 처리 회로와, 상기 화상 데이타를 압축하여 압축 데이타를 생성하는 압축 회로와, 메모리에 접속되고, 상기 압축 데이타를 수취하여 상기 메모리에 기억함과 동시에, 상기 메모리에 기억된 상기 압축 데이타를 판독하여 출력하는 제어 회로를 구비하고, 상기 제어 회로는, 상기 압축 데이타의 상기 메모리에의 기록 레이트에 따라 상기 구동 회로의 동작 타이밍을 설정하는데 있다.

이에 따라, 제어 회로에 수취하는 화상 데이타는, 도중에 프레임 메모리에 기억되는 일이 없고, 압축 데이타로 변환된 후에, 제어 회로로부터 메모리에 직접 기록되게 된다.

본 발명의 제3 특징은, 피사체 화상을 찍고, 화상 정보를 1화면 단위로 추출하는 촬상 장치에서, 광전 변환에 의해 생기는 정보 전하를 각각 독립하여 축적하는 복수의 수광 화소가 행렬 배치되고, 적어도 일부의 수광 화소가 차광된 고체 촬상 소자와, 상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로와, 상기 화상 신호에 기초하여, 상기 복수의 수광 화소의 각각에 대응하는 화상 데이타를 생성하는 신호 처리 회로와, 상기 고체 촬상 소자의 차광된 상기 일부의 수광 화소에 대응하는 화상 데이타에 기초하여 디서 매트릭스를 생성하는 매트릭스 생성 회로와, 상기 디서 매트릭스를 참조하여 상기 화상 데이타를 2치화하는 2치화 회로를 구비하는 것에 있다.

이에 따라, 촬상 소자의 동작 상황에 따라 각 화소마다 랜덤하게 변화하는 암전류 성분이 디서 매트릭스로서 이용되고, 대규모의 디서 매트릭스를 기억해 둘 필요가 없어진다.

본 발명의 제4 특징은, 피사체 화상을 찍고, 화상 정보를 1화면 단위로 추출하는 촬상 장치에서, 광전 변환에 의해 생기는 정보 전하를 각각 독립하여 축적하는 복수의 수광 화소가 행렬 배치됨과 동시에, 각 수광 화소에 대응하여 복수의 축적 화소가 행렬 배치되는 프레임 전송 방식의 고체 촬상 소자와, 상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 각 수직 시프트 레지스터로 전송한 후, 각수직 시프트레지스터로부터 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로와, 상기 촬상 소자의 각 수광 화소로부터 각 수직 시프트레지스터에의 정보 전하의 전송 타이밍 및 각 수직 시프트 레지스터로부터의 정보 전하의 전송 출력의 타이밍을 제어하는 타이밍 제어 회로와, 상기 화상 신호에 기초하여, 상기 복수의 수광 화소의 각각에 대응하는 화상 데이타를 생성하는 신호 처리 회로와, 상기 화상 데이타를 일정한 판정 기준치와 비교하여 2치화하는 2치화 회로를 구비하고, 상기 타이밍 제어 회로는, 상기 정보 전하의 각 수직 시프트레지스터에의 전송의 완료로부터 상기 정보 전하의 전송 출력의 개시까지, 소정의 시간 간격을 두고 상기 정보 전하에 암전류에 의해서 발생하는 전하를 중첩시키는 것에 있다.

이에 따라, 축적부의 각 수광 화소에서 발생하는 암전류의 변동이 디서 매트릭스로서 정보 전하에 가산되도록 이루어진다. 그리고, 그 랜덤한 암전류 성분이 중첩된 화상 데이타를 일정한 기준치와 비교하여 2치화함에 따라, 디서 처리와 동등한 효과를 얻을 수 있다.

도 1은 종래의 촬상 장치의 구성을 나타내는 블럭도.

도 2는 종래의 촬상 장치의 동작을 설명하는 타이밍도.

도 3은 제1 실시예의 구성을 나타내는 블럭도.

도 4는 컬러 필터의 구성예를 나타내는 모식도

도 5는 2치화 데이타의 모습을 나타내는 타이밍도.

도 6은 제2 실시예의 구성을 나타내는 블럭도.

도 7은 압축 데이타의 모습을 나타내는 타이밍 도.

도 8은 제3 실시예의 구성을 나타내는 블럭도.

도 9는 컬러 필터의 구성예를 나타내는 모식도

도 10은 샘플링 신호의 모습을 나타내는 타이밍도.

도 11은 매트릭스 생성 회로 및 디서 회로의 구성을 나타내는 블럭도.

도 12는 제4 실시예의 구성을 나타내는 블럭도.

도 13은 제4 실시예의 동작을 설명하는 타이밍도.

도 14는 컬러 필터의 구성예를 나타내는 모식도.

도 15는 화상 신호의 암전류 성분을 나타내는 파형도.

<도면의 주요 부분에 대한 부호의 설명>

11 : 촬상 소자

12 : 구동 회로

13 : 아날로그 처리 회로

14 : A/D 변환 회로

15 : 디지탈 처리 회로

16 : 2치화 회로

17 : CPU

18 : 화상 데이타 메모리

제1 실시예

도 3은, 본 발명의 촬상 장치의 제1 실시예를 나타내는 블럭도이다.

촬상 소자(11)는, 행렬 배치된 복수의 수광 화소 및 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하는 복수의 시프트레지스터를 포함하고, 구동 회로(12)로부터의 구동 클럭에 따라 화상 신호 Y_0(t)를 발생시킨다. 구동 회로(12)는, 수직 전송 클럭 및 수평 전송 클럭을 생성하고, 이 수직 전송 클럭 및 수평 전송 클럭에 의해 촬상 소자(1)를 펄스 구동한다. 이 촬상 소자(11) 및 구동 회로(12)는, 도 1에 도시된 촬상 소자(1) 및 구동 회로(2)에 일치한다.

아날로그 처리 회로(13)는, 촬상 소자(1)로부터 입력되는 화상 신호 Y_0(t)에 대해 샘플 홀드등의 아날로그계의 신호 처리를 실시하고, 화상 신호 Y_1(t))를 생성한다. A/D 변환 회로(14)는, 아날로그 처리 회로(13)로부터 입력되는 화상 신호 Y_1(t)을 아날로그 처리 회로(13)의 동작 타이밍에 동기하여 디지탈 변환하고, 화상 데이타 D_1(n)을 생성한다. 이 아날로그 처리 회로(12) 및 A/D 변환 회로(14)의 동작에 대해서도, 도 1에 나타낸 아날로그 처리 회로(3) 및 A/D 변환 회로(4)의 동작에 일치한다.

디지탈 처리 회로(15)는, A/D 변환 회로(14)에 접속되고, A/D 변환 회로(14)로부터 입력되는 화상 데이타 D_1(n)에 대해 색분리, 매트릭스 연산등의 처리를 실시하고, 빛의 삼원색에 대응한 3종류의 색 성분 데이타 R_(n), G_(n), B_(n)를 생성한다. 예를 들면 촬상 소자(11)에 장착되는 컬러 필터가 도 4에 도시된 바와 같이 화이트(W), 그린(G), 시안(Cy) 및 옐로우(Ye)로 구성될 때, W-Cy에서 레드(R) 성분을 추출하고, W-Ye에서 블루 (B) 성분을 추출할 수 있다. 또한, Ye-G에서 R 성분을 얻을 수 있고, Cy-G에서 B 성분을 얻을 수 있다. 이러한 색 연산 처리를 실시하기 위해 디지탈 신호 처리 회로(15)에서는, 예를 들면 3행 × 3열의 공간 필터가 구성된다. 이 디지탈 처리 회로(15)로부터 얻을 수 있는 색 성분 데이타 R_(n), G_(n), B_(n)는 각각, A/D 변환 회로(14)의 구성에 대응한 비트수를 갖고 있다.

2치화 회로(16)는, 색 성분 데이타 R_(n), G_(n)B_(n)를 랜덤하게 설정되는 디서 패턴을 기준으로 하여 2치화하고, 도 5에 도시된 바와 같이 구동 회로(12)의 수평 전송 클럭에 동기하여, 각 색 성분을 각각 1비트로 나타내는 2치 데이타 r_(n), g_(n), b_(n)를 생성한다. 여기서 이용하는 디서 패턴은, 2치화 회로(16)에 내장되는 메모리 회로에 미리 정해진 패턴을 기억해 둔 것, 또는 촬상 소자(11)에서 랜덤하게 발생하는 암전류 성분에 따른 패턴을 기억해 두는 것등으로 얻을 수 있다. 이 2치화 회로(16)에 대해서는, 디지탈 처리 회로(15)와 일체화하고, 디지탈 처리 회로(15)의 일부를 이용함으로써, 색 성분 데이타 R_(n), G_(n), B_(n)를 디서 패턴과 비교하도록구성할 수도 있다. 또한, 이 2치화 회로(16)에서는, 색 성분 데이타 R_(n), G_(n), B_(n)와 디서 패턴과의 대비가 행해질 뿐으로, 복잡한 연산 처리를 수반하지 않기 때문에, 처리의 고속화에 유리하다.

CPU(17)은, 제어 프로그램에 기초하여 각 부의 동작을 제어함과 동시에, 2치화 회로(16)로부터 출력되는 3종류의 2치 데이타 r_(n), g_(n), b_(n)를 수취하고, 차례로 화상 데이타 메모리(18)에 기록하고 기억한다. 이 3종류의 2치 데이타 r_(n), g_(n), b_(n)는, 합계 3비트이고, CPU(17)에서는 입력의 인터페이스가 간략화된다. 또한, 2치 데이타 r_(n), g_(n), b_(n)는, 미리 압축된 것이기 때문에, CPU(17)은 압축 처리를 행할 필요는 없고, 연산 처리는 대폭 간략화된다. 또한, CPU(17)에 의한, 구동 회로(12)에 대한 노광 제어나 아날로그 처리 회로(13) 및 디지탈 처리 회로(15)에 대한 제어 동작에 대해서는, 도 1에 도시된 CPU(8)과 동일 동작이 실행된다. 그리고, 2치화 회로(16)에 대해서도, 디지탈 처리 회로(15)에 대한 제어 동작과 마찬가지로, 신호 처리의 타이밍을 전단의 회로, 즉 통 처리 회로(15)에 동기시킨다. 화상 데이타 메모리(18)는, 도 1에 도시된 화상 데이타 메모리(9)와 동일한 것으로, CPU(17)에 접속되고, CPU(17)에 수취하는 2치 데이타 r_(n), g_(n), b_(n)를 순차 기억한다.

화상 데이타 메모리(18)에 기록된 2치 데이타 r_(n), g_(n), b_(n)는, 필요에 따라 CPU(8)로 판독되고, 그대로 외부 기기에 출력된다. 이러한 방식으로 출력되는 2치데이타 r_(n), g_(n), b_(n)의 표시계 또는 인자계에서는, 화상 데이타 D_2((n)를 수취하여 표시 또는 인자하는 경우에 비교하면 재생 화상의 화질은 열화하지만, 각 성분마다 디서 처리가 실시되기 때문에, 계조가 의사적으로 표시되어 충분한 화질을 얻을 수 있다. 특히, 촬상 소자(11)의 수광 화소의 수가 많아지면, 보다 고화질의 재생 화면을 얻을 수 있어, 본 발명의 효과는 크다.

본 발명에 따르면, 화상 데이타의 신호 처리의 단계에서, 각 색 성분마다의 데이타를 2치화함으로써, 이 2치화 데이타를 수취하는 CPU의 입력 인터페이스를 간략화할 수 있다. 또한, CPU 측에서 데이타의 압축 처리를 실시할 필요가 없어지기 때문에, 연산계의 간략화를 꾀할 수 있음과 동시에 신호 처리에 필요한 시간을 단축할 수 있고, 고속 동작에 대응할 수 있다. 따라서, 매우 저비용의 촬상 시스템을 실현할 수 있고, 간이형의 감시 카메라나 완구등에 적용 가능하다.

제2 실시예

도 6은, 본 발명의 촬상 장치의 제2 실시예를 나타내는 블럭도이다.

촬상 소자(21)는, 행렬 배치된 복수의 수광 화소 및 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하는 복수의 시프트레지스터를 포함하고, 구동 회로(22)로부터의 구동 클럭에 따라 화상 신호 Y_0(t)를 발생시킨다. 이 촬상 소자(21)는, 도 1에 도시된 촬상 소자(1)에 일치한다. 구동 회로(22)는, 수직 구동 클럭 및 수평 구동 클럭을 생성하고, 이 수직 전송 클럭 및 수평 전송 클럭에 의해 촬상 소자(1)를 펄스 구동한다. 이 구동 회로(22)는, 그 동작 타이밍이, 후술된 CPU(8)로부터 화상 데이타 메모리(28)에의 기록 타이밍에 동기하도록 설정된다.

아날로그 처리 회로(23)는, 촬상 소자(21)로부터 입력되는 화상 신호 Y_0(t)에 대해 아날로그계의 신호 처리를 실시하여 화상 신호 Y_1(t)를 생성한다. A/D 변환 회로(24)는, 아날로그 처리 회로(23)로부터 입력되는 화상 신호 Y_1(t)을 아날로그 처리 회로(23)의 동작 타이밍에 동기하여 디지탈 변환하고, 화상 데이타 D_1(n)를 생성한다. 이 아날로그 처리 회로(23) 및 A/D 변환 회로(24)의 동작에 대해서도, 도 1에 도시된 아날로그 처리 회로(3) 및 A/D 변환 회로(4)의 동작에 일치한다.

디지탈 처리 회로(25)는, A/D 변환 회로(24)에 접속되고, A/D 변환 회로(24)로부터 입력되는 화상 데이타 D_1(n)에 대해 색분리, 매트릭스 연산등의 처리를 실시하고, 예를 들면 빛의 삼원색에 대응한 3종류의 색 성분 데이타 R_(n), G_(n), B_(n)를 생성한다. 즉, 촬상 소자(21)에 장착되는 컬러 필터가 도 4에 도시된 바와 같이 화이트(W), 그린(G), 시안(Cy) 및 옐로우 (Ye)로 구성되는 경우, W-Cy에서 레드(R) 성분을 추출하고, W-Ye에서 블루 (B) 성분을 추출할 수 있다. 또한, Ye-G에서 R 성분을 얻을 수 있고, Cy-G에서 B 성분을 얻을 수 있다. 이러한 색 연산 처리를 실시하기 때문에, 디지탈 신호 처리 회로(25)에서는, 예를 들면 3행×3열의 공간 필터가 구성된다. 이 디지탈 처리 회로(25)로부터 얻을 수 있는 색 성분 데이타 R_(n), G_(n), B_(n)는 각각 A/D 변환 회로(24)의 구성에 대응한 비트수를 구비하고 있다.

데이타 압축 회로(26)는, 색 성분 데이타 R_(n), G_(n), B_(n)에 대해 압축 처리를 실시하고, 비트수를 삭감한 압축 데이타 r_(n), g_(n), b_(n)를 생성한다. 이 압축 처리로는, 디서 처리나 오차 확산 처리를 채용할 수 있다. 예를 들면, 디서 처리를 채용하는 경우, 랜덤하게 설정되는 디서 패턴을 기준으로 하여 색 성분 데이타 R_(n), G_(n), B_(n)를 2치화하고, 도 7에 도시된 바와 같이 구동 회로(22)의 수평 전송 클럭에 동기하여 각 색 성분을 각각 1비트로 나타내는 각각 1비트의 압축 데이타 r_(n), g_(n), b_(n)가 생성된다. 또한, 오차 확산 처리를 채용하는 경우, 일정한 기준치에 기초하여 색 성분 데이타 R_(n), G_(n), B_(n)를 2치화하고, 그 때 생긴 오차분을 주변 화소로 분배하여 가산하도록 하고 있다. 이 오차 확산 처리를 채용한 경우라도, 디서 처리의 경우와 마찬가지로 도 7에 도시된 바와 같은 압축 데이타 r_(n), g_(n), b_(n)를 얻을 수 있다. 또한, 압축 데이타 r_(n), g_(n), b_(n)에 대해서는, 2치로 나타내는 것 외에, 4치(2 비트) 또는 8치(3 비트)이상으로 나타내는 것도 가능하다. 그 비트수에 대해서는 회로의 동작 속도나 얻고자 하는 재생 화면의 화질을 고려하여 선택하면 된다.

CPU(27)은, 제어 프로그램에 기초하여 각 부의 동작을 제어함과 동시에, 데이타 압축 회로(26)로부터 출력되는 3종류의 압축 데이타 r_(n), g_(n), b_(n)를 수취하고, 차례로 화상 데이타 메모리(28)에 기록하여 기억한다. 이 CPU(27)에서는, 각각 1비트로 표시되는 압축 데이타 r_(n), g_(n), b_(n)가, 입력의 인터페이스에 수취되고, 그대로 화상 데이타 메모리(28)로 기록된다. 이 때의 기록 클럭은, 도 7에 도시된 바와 같이 구동 회로(22)의 수평 전송 클럭에 동기하도록 설정된다. 여기서, CPU(27)은 압축 데이타 r_(n), g_(n), b_(n)에 대해 압축 처리를 행할 필요는 없고, 연산 처리는 대폭 간략화된다. 또한, CPU(27)에 의한, 구동 회로(22)에 대한 노광 제어나 아날로그 처리 회로(23) 및 디지탈 처리 회로(25)에 대한 제어 동작에 대해서는, 도 1에 도시된 CPU(8)과 동일 동작을 실행한다. 그리고, 데이타 압축 회로(26)에 대해서도, 디지탈 처리 회로(25)에 대한 제어 동작과 마찬가지로, 신호 처리의 타이밍을 전단의 회로, 즉 디지탈 처리 회로(25)에 동기시킨다. 화상 데이타 메모리(28)는, 도 1에 도시된 화상 데이타 메모리(9)와 동일하고, CPU(27)에 접속되어, CPU(27)에 수취하는 압축 데이타 r_(n), g_(n), b_(n)를 차례로 기억한다.

화상 데이타 메모리(28)에 기록된 압축 데이타 r_(n), g_(n), b_(n)는, 필요에 따라 CPU(27)로 판독되고, 그대로 외부 기기로 출력된다. 이러한 방식으로 출력되는 압축 데이타 r_(n), g_(n), b_(n)의 표시계 또는 인자계에서는, 화상 데이타 D_2((n)를 수취하여 표시 또는 인자하는 경우에 비교하면 재생 화상의 화질은 열화하지만, 각 성분마다 디서 처리가 실시되기 때문에, 계조가 의사적으로 표시되어 충분한 화질을 얻을 수 있다. 특히, 촬상 소자(21)의 수광 화소의 수가 많아지면, 보다 고화질의 재생 화면을 얻을 수 있고, 본 발명의 효과는 크다.

본 발명에 따르면, 압축 데이타의 화상 데이타 메모리에의 기록의 타이밍에 따라 촬상 소자를 구동하도록 한 것으로, 신호 처리의 과정에서 프레임 메모리를 불필요하게 할 수 있다. 따라서, 장치의 회로 구성을 간략화하고, 저비용의 촬상 시스템을 실현할 수 있다.

또한, 화상 데이타를 미리 압축하고나서 CPU를 통해 화상 데이타 메모리에 기록하도록 함으로써, CPU의 입력 인터페이스의 간략화와 함께, 연산계의 간략화를 도모할 수 있고, 한층더 비용의 저감을 바랄 수 있다.

제3 실시예

도 8은, 본 발명의 촬상 장치의 제3 실시예를 나타내는 블럭도이다.

촬상 소자(31)는, 예를 들면 도 1에 도시된 촬상 소자(1)와 동일한 CCD 이미지 센서이고, 행렬 배치된 복수의 수광 화소와, 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하는 복수의 시프트레지스터를 포함한다. 행렬 배치된 복수의 수광 화소는, 도 8에 도시된 바와 같이 빛의 삼원색 또는 이들의 보색이 소정의 규칙에 따라 배열된 컬러 필터가 장착되고, 각 수광 화소가 특정한 색 성분에 대응화된다. 그리고, 주변 영역에 위치하는 수광 화소에 대해서는, 광학적으로 불투명한 막에 의해 차광되고, 흑색 기준 레벨을 추출할 수 있도록 구성된다. 또한, 복수의 시프트레지스터는, 복수의 수직 시프트레지스터가 수광 화소의 각 열에 대응하여 배치되고, 수평 시프트레지스터가 복수의 수직 시프트레지스터의 출력측에 배치된다.

구동 회로(32)는, 수직 전송 클럭 및 수평 전송 클럭을 생성하고, 수직 전송클럭을 촬상 소자(31)의 수직 시프트레지스터로 공급하고, 수평 전송 클럭을 촬상 소자(31)의 수평 시프트레지스터로 공급한다. 이에 따라, 복수의 수광 화소에 각각 독립하여 축적되는 정보 전하가, 소정의 순서로 전송 출력되고, 1화면분의 화상 정보가 1행 단위로 연속하는 화상 신호 Y_0(t)를 얻을 수 있다. 이 화상 신호 Y_0(t)에 대해서는, 촬상 소자(31)의 주변 영역에 차광된 수광 화소가 배치되기 때문에, 도 10에 도시된 바와 같이 수평 주사 기간의 시작(또는 끝)의 기간 K가 흑색 기준 레벨을 나타낸 바와 같이 이루어진다.

아날로그 처리 회로(33)는, 촬상 소자(31)로부터 입력되는 화상 신호 Y_0(t)에 대해 샘플 홀드등의 아날로그계의 신호 처리를 실시하고, 화상 신호 Y_1(t)를 생성한다. A/D 변환 회로(34)는, 아날로그 처리 회로(33)로부터 입력되는 화상 신호 Y_1(t)를 아날로그 처리 회로(33)의 동작 타이밍에 동기하여 디지탈 변환하고, 화상 데이타 D_1(n)를 생성한다. 디지탈 처리 회로(35)는, A/D 변환 회로(34)에 접속되고, A/D 변환 회로(34)로부터 입력되는 화상 데이타 D_1(n)에 대해 색분리, 매트릭스 연산등의 처리를 실시하고, 빛의 삼원색에 대응한 3종류의 색 성분 데이타 R_(n), G_(n), B_(n)를 생성한다. 예를 들면, 촬상 소자(31)에 장착되는 컬러 필터가 도 9에 도시된 바와 같이 화이트(W), 그린(G), 시안(Cy) 및 옐로우(Ye)로 구성될 때, W-Cy에서 레드(R) 성분을 추출하고, W-Ye에서 블루(B) 성분을 추출할 수 있다. 또한, Ye-G에서 R 성분을 얻을 수 있고, Cy-G에서 B 성분을 얻을 수 있다. 이러한 색연산 처리를 실시하기 위해 디지탈 신호 처리 회로(35)에서는, 예를 들면 3행×3열의 공간 필터가 구성된다. 이상의 아날로그 처리 회로(32)로부터 디지탈 처리 회로(35)까지의 동작은, 도 1에 도시된 아날로그 처리 회로(3)로부터 디지탈 처리 회로(5) 까지의 동작에 일치한다.

매트릭스 생성 회로(36)는, 도 10에 도시된 바와 같이 화상 신호 Y_0(t)의 흑색 기준 레벨 기간 K에 대응하여 타이밍이 설정되는 샘플링 신호에 따라, 각 수평 주사 기간마다 화상 데이타 D_1(n)을 샘플링하고, 각 샘플링치를 소정의 수만큼 반복 배열함으로써 디서 매트릭스를 생성한다. 즉, 차광된 주변 영역의 복수의 수광 화소에서는, 광전 변환으로 정보 전하는 발생하지 않지만, 암전류에 의해 발생하는 전하가 축적된다. 이 암전류의 발생량은, 화소마다 변동이 있기 때문에, 차광된 주변 영역의 복수의 수광 화소로부터 얻을 수 있는 흑색 기준 레벨을 그대로 샘플링함으로써, 랜덤한 데이타를 얻을 수 있다. 그래서, 복수의 샘플링치를 1행에 반복하여 배치함으로써, 1행분의 디서 매트릭스가 생성된다. 이와 같이 생성된 디서 매트릭스는, 개개의 데이타 T_(m)가 차례로 디서 회로(37)로 공급된다.

디서 회로(37)는, 색 성분 데이타 R_(n), G_(n), B_(n)를 매트릭스 생성 회로(36)로부터 공급되는 디서 데이타 T_(m)에 따라 2치화하고, 도 7과 마찬가지로 구동 회로(32)의 수평 전송 클럭에 동기하여, 각 색 성분을 각각 1비트로 나타내는 압축 데이타 r_(n), g_(n), b_(n)를 생성한다. 이 디서 회로(37)에서 이용되는 디서 매트릭스는, 매트릭스 생성 회로(36)에서 각 행 단위로 암전류 성분에 기초하여 생성되는 것으로, 암전류 성분에 따라 변화하기 때문에, 최적화된 디서 매트릭스와 동등한 효과를 항상 얻을 수 있다.

타이밍 제어 회로(38)는, 기준 클럭에 기초하여 각 부의 동작을 제어한다. 이 타이밍 제어 회로(38)는, 구동 회로(32)의 동작 타이밍에 동기하여, 화상 신호 Y_0(t)의 흑색 기준 레벨 기간 K에 대응하여 타이밍이 설정되는 샘플링 신호를 생성하고, 매트릭스 생성 회로(36)로 공급한다. 동시에, 매트릭스 생성 회로(36)에 대해 각 수평 주사 기간의 시작에서 디서 매트릭스를 갱신하도록 지시를 부여한다. 또한, 타이밍 제어 회로(38)는, 디서 회로(37)에 대해 색 성분 데이타 R_(n), G_(n), B_(n)의 수취된 타이밍을 디지탈 처리 회로(35)의 출력 동작에 동기시킨다. 또한, 이 타이밍 제어 회로(38)에 의한 구동 회로(32)의 동작 제어와, 아날로그 처리 회로(33)로부터 아날로그 처리 회로(35)까지의 동작 제어에 대해서는, 도 1에 도시된 타이밍 제어 회로(7)의 동작에 일치한다.

디서 회로(37)에 의해 생성된 압축 데이타 r_(n), g_(n), b_(n)는, 불휘발형의 메모리나 자기 디스크로 대표되는 대용량의 기록 매체에 기록되고, 또는 표시 기기나 인자 기기로 공급된다. 이러한 방식으로 출력되는 압축 데이타 r_(n), g_(n), b_(n)는, 암전류 성분에 따라 변화하는 디서 매트릭스를 이용하여 2치화되기 때문에, 암전류의 변동의 영향을 받기 어렵고, 동작 환경에 관계없이 안정된 화질의 화상을 재생할 수 있다. 또한, 암전류 성분의 영향을 받기 어렵기 때문에, 촬상 소자(21)에정보 전하를 장시간 축적한 상태로 할 수 있고, 촬상 소자(21)로부터 각 처리 회로(23, 24)에의 판독의 타이밍을 자유롭게 선택할 수 있다.

도 11은, 매트릭스 생성 회로(36) 및 디서 회로(37)의 구성을 나타내는 블럭도이다.

매트릭스 생성 회로(36)는 암전류 검출부(41), 피크 검출부(42), 차분 검출부(43), 매트릭스부(44) 및 승산기(45)로 구성된다. 암전류 검출부(41)는, 타이밍 제어 회로(38)로부터 공급되는 샘플링 신호에 응답하여 화상 데이타 D_1(n)를 샘플링함으로써, 흑색 기준 레벨을 나타내는 부분을 홀드한다. 통상, 촬상 소자(31)의 수광 화소는, 주변 영역의 10∼20 화소 정도가 차광되기 때문에, 화상 신호 Y_0(t)의 흑색 기준 레벨은 10 ∼ 20 화소분 추출하는 것이 가능하다. 매트릭스부(42)는, 암전류 검출부(41)에서 검출된 복수의 흑색 기준 레벨을 주기적 또는 랜덤하게 1행의 화소수분 배열하고, 디서 매트릭스를 생성한다.

피크 검출부(43)는, 암전류 검출부(41)에서 검출되는 복수의 흑색 기준 레벨의 피크치를 각 수평 주사기간마다 검출하고, 홀드한다. 차분 검출부(44)는, 각 수평 주사 기간에서, 피크 검출부(42)에서 검출된 피크치와 하나 전의 수평 주사 기간에 검출된 피크치와의 차를 산출하고, 그 산출 결과에 기초하여 계수 데이타를 생성한다. 그리고, 승산기(45)는 매트릭스부(42)에서 생성된 디서 매트릭스의 각 디서 데이타 T_(m)에 대해 차분 검출부(44)로부터 공급되는 계수 데이타를 승산하고, 디서 매트릭스를 보정한다. 이 보정은, 촬상 소자(31)로부터 정보 전하를 전송할때의 시간차에 기인하는 암전류 성분을 보정하기 위해 실행된다. 즉, 행렬 배치된 복수의 수광 화소로부터 정보 전하를 전송 출력할 때, 각 행마다의 전송 타이밍의 시간차에 따라 암전류 성분이 증가하기 때문에, 그 증가분을 상쇄할 수 있도록 매트릭스부(42)로부터 출력되는 디서 데이타 T_(m)에 대해 계수 데이타가 승산된다.

디서 회로(37)는, 가산기(46) 및 2치화부(47)로 구성된다. 가산기(46)는, 색 성분 데이타 R_(n), G_(n), B_(n)에 매트릭스 생성 회로(36)로부터 입력되는 디서 데이타 T_(m)를 각각 가산하고, 각 가산치를 2치화부(47)로 공급한다. 2치화부(47)는, 가산기(46)로부터 입력되는 색 성분 데이타 R_(n), G_(n), B_(n)에 대응하는 가산치를 일정한 판정치와 대비하고, 판정치에 대한 가산치의 대소를 2치로 나타내는 압축 데이타 r_(n), g_(n), b_(n)를 생성한다. 이에 따라, 색 성분 데이타 R_(n)은, 디서 매트릭스에 대응하여 2치화되게 된다.

이상의 실시 형태에서는, 매트릭스 생성 회로(36) 및 디서 회로(37)를 디지탈 처리 회로(35)로부터 독립하여 설치하는 경우를 예시했지만, 디지탈 처리 회로(35)의 출력 단계에서 매트릭스 회로(36) 및 디서 회로(37)와 동일 처리를 행하도록 해도 된다.

본 발명에 따르면, 동작 환경에 따라 랜덤하게 발생하는 암전류 성분을 디서 매트릭스의 생성에 이용함으로써, 많은 디서 패턴을 기억하지 않고, 암전류 성분의 변동에 대응하여 항상 최적의 디서 패턴을 얻을 수 있다. 따라서, 장치의 동작 환경에 관계없이 항상 안정된 화질의 화면을 재생하는 것이 가능해진다.

또한, 화상 데이타의 암전류 성분이 증가해도 지장이 없기 때문에, 촬상 소자로부터의 화상 신호의 추출의 타이밍의 폭을 널리 설정할 수 있게 되고, 화상 신호 및 화상 데이타에 대한 각 처리 회로의 동작 타이밍을 자유롭게 선택할 수 있다. 따라서, 회로 구성의 간략화를 꾀할 수 있고, 장치의 저비용화를 바랄 수 있다.

제4 실시예

도 12는, 본 발명의 촬상 장치의 제4 실시예를 나타내는 블럭도이고, 도 13은 그 동작을 설명하는 타이밍도이다.

촬상 소자(51)는, 프레임 전송 방식의 CCD 이미지 센서이고, 수광부(51i), 축적부(51s), 수평 전송부(51h) 및 출력부(51d)를 구비한다. 수광부(51i)는, 수직 방향으로 연속하는 복수의 시프트레지스터로 이루어지고, 이들 시프트레지스터의 각 비트가 각각 수광 화소를 구성한다. 축적부(51s)는, 수광부(51i)의 시프트레지스터로 연속하는 복수의 시프트레지스터로 이루어지고, 이들 시프트레지스터의 각 비트가 각각 축적 화소를 구성한다. 수평 전송부(51h)는, 단일 시프트레지스터로 이루어지고, 이 시프트레지스터의 각 비트에 축적부(51s)의 복수의 시프트레지스터의 출력측이 접속된다. 출력부(51d)는, 전기적으로 독립된 용량을 구비하고, 수평 전송부(51h)로부터 차례로 전송 출력되는 정보 전하를 수취하고, 전하량을 전압치에 변환하여 출력한다. 또한, 촬상 소자(51)의 수광부(51i)에는 도 14에 도시된 바와 같이 빛의 삼원색에 대응하는 복수의 세그먼트가, 소정의 규칙에 따라 배열된컬러 필터가 장착되고, 각 수광 화소가 특정한 색 성분에 대응화된다. 이 실시 형태에서는, 홀수행에 G(초록) 및 R(빨강)의 세그먼트가 교대로 배치되고, 짝수행에 B(파랑) 및 G의 각 세그먼트가 교대로 배치된다.

구동 회로(52)는, 각각 공통의 기준 클럭에 따라 동작하는 수직 클럭 발생부(52v), 축적 클럭 발생부(52s) 및 수평 클럭 발생부(52h)를 구비한다. 수직 클럭 발생부(52v)는, 배출 클럭 φ_D및 수직 전송 클럭 φ_V를 발생시키고, 촬상 소자(51)의 수광부(51i)로 공급한다. 이에 따라, 수광부(51i)의 각 수광 화소에 축적된 정보 전하가 배출되고, 그 후 소정의 시간 L을 경과하여 새롭게 축적되는 정보 전하가 수광부(51i)로부터 축적부(51s)로 전송된다. 축적 클럭 발생부(52s)는, 축적 전송 클럭 (φ_S)을 발생시키고, 촬상 소자(51)의 축적부(51s)로 공급한다. 이에 따라, 수광부(51i)로부터 전송 출력되는 정보 전하가 축적부(51s)로 수취됨과 동시에 축적부(51s)로부터 1행 단위로 수평 전송부(51h)로 전송된다. 또한, 축적 클럭 발생부(52s)에서는, 후술된 타이밍 제어 회로(57)의 지시에 따라, 축적부(51s)에의 정보 전하의 수취 완료로부터 수평 전송부(51h)에의 전송 개시까지, 소정의 기간 E가 비워진다. 따라서, 이 기간 E 사이에 축적부(51s)로 유지되는 정보 전하에는, 암전류에 따라 생기는 전하(암전류 전하)가 혼입되게 된다. 수평 클럭 발생부(52h)는, 수평 전송 클럭 φ_H를 발생시키고, 촬상 소자(51)의 수평 전송부(51h)로 공급한다. 이에 따라, 축적부(51s)로부터 1행 단위로 전송 출력되는 정보 전하가, 시리얼에 출력부(51d)로 전송 출력되고, 출력부(51d)로부터 1화면분의 화상 정보가 1행 단위로 연속하는 화상 신호 Y_0(t)가 출력된다. 이 화상 신호 Y_0(t)에 대해서는 기간 E 사이에 축적부에서 랜덤하게 발생하는 암전류 전하가 혼입하기 때문에, 도 15에 도시된 바와 같이 암전류 성분이 랜덤한 오프셋분으로서 가산되고 있다.

아날로그 처리 회로(53)는, 촬상 소자(51)로부터 입력되는 화상 신호 Y_0(t)에 대해 샘플 홀드등의 아날로그계의 신호 처리를 실시하고, 화상 신호 Y_1(t)를 생성한다. A/D 변환 회로(54)는, 아날로그 처리 회로(53)로부터 입력되는 화상 신호 Y_1(t)를 아날로그 처리 회로(53)의 동작 타이밍에 동기하여 디지탈 변환하고, 화상 데이타 D_1(n)을 생성한다. 디지탈 처리 회로(55)는, A/D 변환 회로(54)에 접속되고, A/D 변환 회로(54)로부터 입력되는 화상 데이타 D_1(n)에 대해 색분리, 매트릭스 연산등의 처리를 실시하고, 빛의 삼원색에 대응한 3종류의 색 성분 데이타 R_(n), G_(n), B_(n)를 생성한다. 예를 들면, 도 14에 도시된 바와 같은 컬러 필터에 대응하는 경우, 홀수열과 짝수열로 1 화소씩 분류하도록 함으로써 R, G 및 B의 각 성분을 얻을 수 있다. 또한, 각 행에서 얻을 수 없는 색 성분에 대해서는 그 상하의 행에서 얻을 수 있는 색 성분을 평균화하여 생성하는 것도 가능하다. 이러한 색연산 처리를 실시하기 위해 디지탈 신호 처리 회로(55)에서는, 예를 들면 3행 × 3열의 공간 필터가 구성된다.

2치화 회로(56)는, 디지탈 처리 회로(55)로부터 입력되는 색 성분 데이타R_(n), G_(n), B_(n)를 일정한 판정 기준치와 비교함으로써 2치화하고, 2치 데이타 r_(n), g_(n), b_(n)를 생성한다. 이 2치 데이타 r_(n), g_(n), b_(n)는, 구동 회로(52)의 수평 전송 클럭 φ_H에 동기하여 각각 1비트로 출력된다. 이 2치화 회로(56)에서는, 색 성분 데이타 R_(n), G_(n), B_(n)를 일정한 판정 기준치와 단순히 대비하고, 그 대소에 기초하여 2치 데이타 r_(n), g_(n), b_(n)가 생성될 뿐이다. 그러나, 색 성분 데이타 R_(n), G_(n), B_(n)에는, 촬상 소자(51)의 축적부(51s)에서 기간 E 사이에 랜덤하게 발생하는 암전류 전하가 포함되어 있기 때문에, 암전류 성분이 디서 매트릭스와 동등하게 기능한다.

타이밍 제어 회로(57)는, 장치 전체를 제어하는 CPU(도시하지 않음)로부터의 지시에 응답하여 각 부의 동작을 제어한다. 이 타이밍 제어 회로(57)는, CPU로부터 축적 제어의 지시가 주어지면, 구동 회로(52)의 축적 클럭 발생부(52s)에 대해 축적부(51s)에의 정보 전하의 수취가 완료하고나서 수평 전송부(51h)에의 전송이 시작되기까지의 기간 E를 설정한다. 이 기간 E에 대해서는, 화상 신호 Y_0(t)에 따르는 색 성분 데이타 R_(n), G_(n), B_(n)를 2치화했을 때에, 판정 결과가 기울지 않도록 화상 신호 Y_0(t)의 평균 레벨에 기초하여 설정하도록 구성된다.

2치화 회로(56)에 의해 생성된 압축 데이타 r_(n), g_(n), b_(n)는, 불휘발형의 메모리나 자기 디스크로 대표되는 대용량의 기록 매체에 기록되고, 또는 표시 기기나인자 기기로 공급된다. 이러한 방식으로 출력되는 압축 데이타 r_(n), g_(n), b_(n)는, 1화면을 구성하는 화소수와 동등 규모의 디서 매트릭스를 이용하여 2치화된 경우와 동등한 화질의 화상을 재생할 수 있다.

본 발명에 따르면, 회로 구성을 추가하지 않고, 동작 타이밍을 변경함으로써, 의사적인 디서 처리를 실현할 수 있고, 매우 저비용의 촬상 시스템을 실현할 수 있다. 이러한 촬상 장치는, 간이형의 감시 카메라나 완구등에 적용 가능하다.

또한, 촬상 소자로부터 정보 전하를 판독하는 타이밍이 지연되어 화상 데이타에 포함되는 암전류 성분이 증가했다고 해도, 2치화 처리일 때의 판정 기준치를 변경함으로써, 암전류 성분의 증가를 용이하게 상쇄할 수 있다.

Claims (9)

1. 피사체 화상을 찍고, 화상 정보를 1화면 단위로 기억하는 촬상 장치에 있어서,

   특정한 색 성분에 대응화된 복수의 수광 화소가 행렬 배치되고, 각 수광 화소에 각색 성분마다 독립한 정보 전하를 축적하는 고체 촬상 소자;

   상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로;

   상기 화상 신호에 기초하여 빛의 삼원색에 대응하는 제1 내지 제3 화상 데이타를 생성하는 신호 처리 회로;

   상기 제1 내지 제3 화상 데이타를 각각 2치화하고, 각각 이 1비트로 표시되는 제1 내지 제3 2치 데이타를 생성하는 2치화 회로; 및

   메모리에 접속되고, 상기 제1 내지 제3 2치 데이타를 수취하여 상기 메모리에 기억함과 동시에, 상기 메모리에 기억된 상기 제1 내지 제3 2치 데이타를 판독하여 출력하는 제어 회로

   를 구비한 것을 특징으로 하는 촬상 장치.
2. 제1항에 있어서, 상기 2치화 회로는 디서 처리를 포함하는 것을 특징으로 하는 촬상 장치.
3. 피사체 화상을 찍고, 화상 정보를 1화면 단위로 기억하는 촬상 장치에 있어서,

   복수의 수광 화소가 행렬 배치되고, 각 수광 화소에 정보 전하를 축적하는 고체 촬상 소자;

   상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로;

   상기 화상 신호에 기초하여 화상 데이타를 생성하는 신호 처리 회로;

   상기 화상 데이타를 압축하여 압축 데이타를 생성하는 압축 회로; 및

   메모리에 접속되고, 상기 압축 데이타를 수취하고 상기 메모리에 기억함과 동시에, 상기 메모리에 기억된 상기 압축 데이타를 판독하여 출력하는 제어 회로

   를 구비하고,

   상기 제어 회로는 상기 압축 데이타의 상기 메모리에의 기록 레이트에 따라 상기 구동 회로의 동작 타이밍을 설정하는

   것을 특징으로 하는 촬상 장치.
4. 제3항에 있어서, 상기 제어 회로는 상기 구동 회로의 동작 타이밍과 함께 상기 신호 처리 회로의 동작 타이밍을 상기 압축 데이타의 상기 메모리에의 기록 레이트에 따라 설정하는 것을 특징으로 하는 촬상 장치.
5. 피사체 화상을 찍고, 화상 정보를 1화면 단위로 추출하는 촬상 장치에 있어서,

   광전 변환에 의해 생기는 정보 전하를 각각 독립으로 축적하는 복수의 수광 화소가 행렬 배치되고, 적어도 일부의 수광 화소가 차광된 고체 촬상 소자;

   상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로;

   상기 화상 신호에 기초하여 상기 복수의 수광 화소의 각각에 대응하는 화상 데이타를 생성하는 신호 처리 회로;

   상기 고체 촬상 소자의 차광된 상기 일부의 수광 화소에 대응하는 화상 데이타에 기초하여 디서 매트릭스를 생성하는 매트릭스 생성 회로; 및

   상기 디서 매트릭스를 참조하여 상기 화상 데이타를 2치화하는 2치화 회로

   를 구비하는 것을 특징으로 하는 촬상 장치.
6. 제5항에 있어서, 상기 매트릭스 생성 회로는,

   상기 화상 데이타를 상기 고체 촬상 소자의 차광 영역에 대응하는 타이밍에 수취하여 암전류 데이타를 생성하는 암전류 검출부; 및

   상기 암전류 데이타를 배열하여 적어도 1행분의 디서 매트릭스를 생성하는 매트릭스부

   를 구비하는 것을 특징으로 하는 촬상 장치.
7. 제6항에 있어서, 상기 매트릭스 생성 회로는,

   상기 암전류 데이타의 최대치를 행 단위로 검출하는 피크 검출부; 및

   1행마다 상기 최대치의 차분을 검출하는 차분 검출부

   를 더 구비하고, 상기 차분 검출 회로의 검출 결과에 따라 상기 디서 매트릭스를 보정하는 것을 특징으로 하는 촬상 장치.
8. 피사체 화상을 찍고, 화상 정보를 1화면 단위로 추출하는 촬상 장치에 있어서,

   광전 변환에 따라 생기는 정보 전하를 각각 독립으로 축적하는 복수의 수광 화소가 행렬 배치됨과 동시에, 각 수광 화소에 대응하여 복수의 축적 화소가 행렬 배치되는 프레임 전송 방식의 고체 촬상 소자;

   상기 고체 촬상 소자의 각 수광 화소에 축적되는 정보 전하를 각 수직 시프트레지스터로 전송한 후, 각 수직 시프트레지스터로부터 소정의 순서로 전송 출력하여 화상 신호를 얻는 구동 회로;

   상기 촬상 소자의 각 수광 화소로부터 각수직 시프트레지스터에의 정보 전하의 전송 타이밍 및 각 수직 시프트레지스터로부터의 정보 전하의 전송 출력의 타이밍을 제어하는 타이밍 제어 회로;

   상기 화상 신호에 기초하여 상기 복수의 수광 화소의 각각에 대응하는 화상 데이타를 생성하는 신호 처리 회로; 및

   상기 화상 데이타를 일정한 판정 기준치와 비교하여 2치화하는 2치화 회로

   를 구비하고,

   상기 타이밍 제어 회로는, 상기 정보 전하의 각 수직 시프트레지스터에의 전송의 완료로부터 상기 정보 전하의 전송 출력의 개시까지, 소정의 시간 간격을 두고 상기 정보 전하에 암전류에 의해 발생하는 전하를 중첩시키는

   것을 특징으로 하는 촬상 장치.
9. 제8항에 있어서, 상기 고체 촬상 소자는 상기 복수의 수광 화소에 대응하여 빛의 삼원색으로 이루어지는 복수의 세그먼트가 배치된 컬러 필터를 포함하는 것을 특징으로 하는 촬상 장치.