CN101821868A - 纳米线电子装置及其生产方法 - Google Patents

纳米线电子装置及其生产方法 Download PDF

Info

Publication number
CN101821868A
CN101821868A CN200880110858A CN200880110858A CN101821868A CN 101821868 A CN101821868 A CN 101821868A CN 200880110858 A CN200880110858 A CN 200880110858A CN 200880110858 A CN200880110858 A CN 200880110858A CN 101821868 A CN101821868 A CN 101821868A
Authority
CN
China
Prior art keywords
type doped
doped portion
optical fiber
glass
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880110858A
Other languages
English (en)
Other versions
CN101821868B (zh
Inventor
B·杜塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZT3 Technologies Inc
Original Assignee
ZT3 Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZT3 Technologies Inc filed Critical ZT3 Technologies Inc
Publication of CN101821868A publication Critical patent/CN101821868A/zh
Application granted granted Critical
Publication of CN101821868B publication Critical patent/CN101821868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Powder Metallurgy (AREA)
  • Surface Treatment Of Glass Fibres Or Filaments (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种装置包括嵌入在玻璃中的半导体光纤，其中所述光纤包括第一n型掺杂部分、第一p型掺杂部分、与第一n型掺杂部分耦合的第一导体以及与第一p型掺杂部分耦合的第二导体。

Description

纳米线电子装置及其生产方法
相关申请
本申请要求在2007年8月10日提交的第11/837,364号美国专利申请的权益，该申请通过参考完全合并于此。在2005年12月9日提交的第11/301,285号美国专利申请通过参考完全合并于此。
技术领域
本发明涉及一种纳米线电子装置及其生产方法。
背景技术
热电材料在经受热梯度时产生电流，并且在有电流通过时产生热梯度。科学家已经在几十年内试图利用实际的热电现象，因为实际的热电现象尤其能够：(1)替代现有制冷系统如冰箱和空调中的碳氟化合物；以及(2)通过将一些或大部分废热转换成电流以降低在热能生成过程中的有害排放。然而，实施热电现象的承诺却仍旧没有兑现。一个问题是，由于其低效能，热电技术中的工业标准不能在功能上被集成到日常加热和制冷产品和系统中。
块状(bulk form)热电装置诸如热电发电机(TEG)、热电制冷机(TER)和热电加热泵被用于将热能直接转换成电能，或者将电能直接转换成热能。然而，这些块状热电装置的能量转换的效能和/或性能系数比常规往复式或旋转式热发动机和蒸汽压缩系统低很多。由于技术的这些缺点和一般不成熟性，块状热电装置没有获得广泛的应用。
早期的热电结点或结(junction)由两种不同的金属或合金形成，该金属或合金能够在经受热梯度时产生小电流。当在该结点两端施加热量时产生差分电压(differential voltage)，从而将一部分热能转换成电能。若干个结点可以串行连接以提供更高的电压，并行连接以提供更大的电流，或者可同时串联和并联。现代热电发电机能够包括大量串联的结点，从而导致更高的电压。这种热电发电机可以以模块的形式生产，提供并行连接性以增加产生的电流量。
在1821年，Thomas Johann Seebeck发现了第一热电效应，也被称为Seebeck热电效应。Seebeck发现，当罗盘被放置在由两种不同的金属制造的封闭圆环附近并且两个结点之一的温度高于另一个结点时，罗盘指针会偏转。这就确立了当两个结点之间存在温差时会产生电压差，其中电压差取决于相关金属的特性。在每摄氏度温度梯度下产生的电压(或EMF)被称为Seebeck系数。
在1833年，Peltier发现了第二热电效应，也被称为Peltier效应。Peltier发现，当使电流流过不同金属的结点时，该结点处发生温度变化。在结点处根据电流的方向吸收或释放热量。
Sir William Thomson即后来公知的Lord Kelvin发现了被称为Thomson效应的第三热电效应。Thomson效应涉及单个均匀载流导体在经历温度梯度时的加热或制冷。Lord Kevin也确定了与Seebeck系数、Peltier系数和Thomson系数相关的四个等式(Kelvin关系式)。在1911年，Altenkirch建议使用将热能直接转换成电能(反之亦然)的热电原理。他建立了用于发电和制冷的热电理论，其中Seebeck系数(热-电)被要求尽可能地大以获得最佳的性能。该理论也要求尽可能大的电导率以及最小的热导率。
Altenkirch确立了确定材料的热-电转换效能的判断标准，并把这种标准称为功率因子(PF)。功率因子的表达式为：PF＝S2*σ＝S2/ρ，其中S是Seebeck系数或热-电，σ是电导率且ρ(1/σ)是电阻率。Althenkirch因此推导出等式：Z＝S2*σ/k＝S2/(ρ*k)＝PF/k，其中Z是具有纲量K-1的热电品质因数(figure of merit)。该等式可以通过与绝对温度T相乘成为无纲量等式，在此情况下进行S、σ和k的测量从而无纲量热电品质因数或ZT因子等于(S2*σ/k)T。接着，为了改善热电装置的性能，功率因子应该尽可能多地增加，其中k(热导率)应该尽可能多地减小。
材料的ZT因子表示其热-电转换效能。四十年前，存在的最佳ZT因子约为0.6。经过四十年的研究，工业上可用的系统仍然受限于仅仅接近1的ZT值。广泛地认识到，如果ZT因子大于1将会开启热电发电时代的大门，从而代替现有的发电技术、传统的家用电冰箱、空调等等。事实上，具有2.0或更大的ZT因子的实用热电技术很可能会导致下一代的加热和制冷系统的诞生。有鉴于此，需要一种产生实用热电技术的方法，该技术可实现大约为2.0或更大的ZT因子。
目前，纳米结构的固态热电制冷机和热电发电机已经显示出具有比相应块状热电装置更强的热电性能。已经证明，当某些热电活性材料(诸如PbTe、Bi2Te3和SiGe)在尺寸上减小到纳米级(典型地约为4-100纳米)时，ZT因子显著地增加。这种ZT因子的增加产生了利用量子限制(confinement)来开发实用的热电发电机和制冷机(冰箱)的期望。目前已经在研究多种有希望的方式，诸如在纳米线和量子点中传输和限制、在垂直于超晶格平面的方向上减小热导率以及优化三元或四元硫化物(chalcogenide)和钴化物(skutterudite)。然而这些方式都是受价格限制的并且很多材料都不能大规模生成。
有效地在不同形式之间的转换能量的能力是科学和工程中最重要的象征之一。热能向电能的转换是能量经济的特点，其中甚至是效能和转换方法的边际改进也能够对节约资金、能量保存和环境效应产生巨大影响。相似地，机电能量转换处于许多当前机械的核心位置。出于对电路小型化的不断寻求，纳米级装置在能量转换和产生大量热量的微电子电路的冷却技术的开发上起到一定的作用。相应地也存在对广谱高性能能量转换和基于一维无机纳米结构或纳米线的热电装置的需求。
发明内容
本发明的一个实施例涉及一种包括嵌入在玻璃中的半导体光纤的装置，其中该光纤包括第一n型掺杂部分、第一p型掺杂部分、与第一n型掺杂部分耦合的第一导体以及与第一p型掺杂部分耦合的第二导体。
在另一个实施例中，一种装置包括多芯缆线，该多芯缆线包括嵌入在公共玻璃基体中的多个半导体光纤，其中每个光纤包括第一n型掺杂部分、第一p型掺杂部分、与第一n型掺杂部分耦合的第一导体以及与第一p型掺杂部分耦合的第二导体。
在又一个实施例中，该装置是包括第二n型掺杂部分的场效应晶体管(FET)，其中p型掺杂部分位于第一和第二n型掺杂部分之间。
在再一个实施例中，该装置是包括第二p型掺杂部分的FET，其中n型掺杂部分位于第一和第二p型掺杂部分之间。
在另一个实施例中，该玻璃选自于由耐热玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃、石英玻璃、碲化铅酸盐玻璃及其组合构成的群组。
在又一个实施例中，该装置是LED或PV电池。
本发明的其他特征和方面将通过以下详细描述并结合附图变得显而易见，该附图以示例的方式图解说明根据实施例的特征。该发明内容部分并不意图限制本发明的范围，本发明的范围仅由随附的权利要求限定。
附图说明
参考下列附图详细说明根据本发明的一个或多个不同实施例。所提供的附图只出于图解说明的目的，并且仅仅描述本发明典型的或示例性的实施例。所提供的附图是为了方便读者对本发明的理解，而不应该被认为是限制本发明的宽度、范围或适用性。应当注意，为了更清楚容易地图解说明，这些附图不必按比例绘制。
图1是根据本发明的原理的管状炉的横截面图，该管状炉被用于对嵌入在玻璃包层内的热电活性材料进行拉丝。
图2是根据本发明的原理构造的PbTe基(PbTe-based)缆线的X射线衍射图形。
图3是根据本发明的原理构造的具有玻璃包层的PbTe基缆线的侧视图。
图4是图3中具有玻璃包层的PbTe基缆线沿3A-3A线剖开的放大横截面图。
图5是图3中具有玻璃包层的PbTe基缆线在PbTe光纤的第二次拉丝后的横截面图。
图6是图3中具有玻璃包层的PbTe基缆线在PbTe光纤的第三次拉丝后的横截面图。
图7是图示说明图4中的PbTe缆线(在PbTe光纤的第一次拉丝后)的DC电阻的图表。
图8是图示说明图5中的PbTe缆线(经过PbTe光纤的第二次拉丝后)的DC电阻的图表。
图9是图示说明图6中的PbTe缆线(经过PbTe光纤的第三次拉丝后)的DC电阻的图表。
图10图示说明常规金属氧化物半导体场效应晶体管(MOSFET)。
图11图示说明常规二极管。
图12-13图示说明根据本发明实施例的示意性纳米线MOSFET。
图14图示说明根据本发明实施例的示意性纳米线二极管。
图15图示说明根据本发明实施例的示意性纳米线光伏电池。
附图并不试图将本发明穷举或限制到公开的精确形式。应当理解的是，本发明也可以在修改或变化的情况下实施，并且本发明只受到权利要求及其等价物的限制。
具体实施方式
在下面的段落中，将通过参考附图以示例的方式详细描述本发明。在整个描述过程中，所显示的优选实施例和示例应当被认为是示例性的而不是对本发明的限制。在这里使用的“本发明”涉及在这里描述的本发明的任何实施例以及任何等价物。此外，在本文中对“本发明”的不同特征的引用不表示所有要求保护的实施例或方法都必须包括所引用的特征。
在开始描述附图之前，先定义一些术语。
块材料：通常在所有3个维度上都大于1微米或1百万分之一米的宏观尺寸热电材料。
硫系/硫族：元素周期表的第VI族元素。
化学气相沉积：通过将晶片置于在晶片表面发生反应的混合气体中而在晶片衬底上沉积薄膜(通常是电介质/绝缘体)。这可以在炉内的中等温度或高温介质下完成，或者可以在反应器中完成，在该反应器中晶片被加热而反应器壁不被加热。等离子增强化学气相沉积通过将反应物气体激发成等离子体来避免需要高温。
掺杂：有意添加非常少量的外来物质到否则非常纯净的半导体晶体中。这些添加的掺杂物为半导体提供过量的导电电子或过量的导电空穴(导电电子的缺失)。
效能：效能是有由系统生成的功率除以馈送到系统中的功率，这是对材料将一种能量转换成另一种能量的能力的度量。对于当前可用的块状热电装置来说效能只有8％至12％或接近这个水平。
品质因数：热电品质因数ZT由ZT＝(S2*σ/k)*T给出，其中S是Seebeck系数，T是绝对温度，σ是电阻率且k是热导率。
碲化铅：PbTe是除了Bi2Te3以外最常用的热电材料之一。PbTe通常用于发电，因为这种材料在400℃至500℃之间表现出其最高的ZT值，并且其具有的有效工作范围约在500℃±200℃的范围内(about200℃around 500℃)。
纳(nano)：十亿分之一或0.000000001的单位前缀。例如，用于蚀刻硅芯片的紫外光的波长为几百纳米。纳米的符号是nm。
量子限制/量子约束(Quantum Confinement)：当通过降低导体的尺寸来将电载流子(电子或空穴)限制在一定空间内时产生量子限制。例如非常薄的导电薄膜通过限制载流子在垂直于薄膜平面的方向上传播的自由度来降低载流子的自由度。该薄膜被称为2维结构并且在该薄膜中的载流子被称为在一个方向上受到量子限制。载流子传输可以在薄膜平面内可用的两个方向上进行。在导线中，可能在两个方向上发生量子限制并且唯一适合载流子传输的方向是沿着导线长度的方向。
Seebeck系数：当材料受到热梯度时在材料中所产生的电动力，其单位通常表示为微伏每开氏度。材料的热电功率或Seebeck系数是决定其ZT因数的重要因素。
热导率：热导率是材料的内在特性，其表示单位温度梯度下通过材料的单位横截面和单位厚度传递的热量。尽管热导率是介质的固有特性，但其依赖于测量温度。空气的热导率比水蒸气的热导率高出大约50％，而液态水的热导率是空气的大约25倍。固体尤其是金属的热导率比空气大几千倍。
本发明涉及包含多个一维光纤的纳米结构，该纳米结构在这里被称为“纳米线”、“缆线”、“阵列”、“异质结构”或“复合物”。根据本发明的纳米线通常包括由至少一种热电活性材料和另一种成分和结构不同的材料(例如玻璃)组成的异质结构，其中在两种材料之间形成界面或结点。该热电活性材料在厚度或直径上减小到纳米级以便利用量子限制的优点。以这种方式提高了热电活性材料的热电效能。热电活性材料在这里也被称为“热电材料”。包层材料优选包括合适的玻璃，例如该玻璃包括不具有组分原子长程序列的非晶材料。
纳米线概述
根据本发明的实施例，这里描述了一种生产能够表现出高ZT值的纳米线的方法。该纳米线的增强物理性能和特性可能由于下列一种或多种效应或特性：载流子的量子限制、更少的物理缺陷如空位和/或断层、减少的晶界、单晶体形成以及有利的晶粒取向。如上所述，可以通过乘以绝对温度T如热电装置的热结点的温度而使热电品质因数Z的等式无量纲化。然后无纲量的热电品质因数ZT＝(S2*σ/k)*T可以用于估计任何热电材料或装置的性能和能量转换效率。
对于纳米线PbTe，如果考虑到PbTe的块热导率(k)，使用公式ZT＝(S2*σ/k)*T得到的ZT因子在750K下仍然很大。ZT因子在温度介于约300K至750K时随着温度增加。对于PbTe基热电纳米线，数值S2*σ在ZT因子随着纳米线宽度的降低而增加的同时趋于特定水平的峰值。然而，在达到特定的纳米线宽度后，ZT因子开始随着纳米线宽度的降低而减小。这里描述的PbTe基纳米线可以容易地被加工成表现出n型传导或p型传导，这种加工或者通过改变Pb和Te的化学计量比，或者通过添加一些微量成分/掺杂物。
包括PbTe在内的大量热电材料对氧敏感，这种敏感性会降低热电性能。由于这一原因，有利的是将热电材料密封并且在目标环境范围内避免氧污染。当然，如果热电装置不能够承受其将要在其中运行的元素和环境，那么该热电装置就不具有商业上存在的价值。
尽管PbTe是优选的热电材料，在不偏离本发明范围的情况下也可以使用其他热电材料，例如Bi2Te3、SiGe、ZnSb，以及锌镉锑化合物，例如Zn3.2Cd0.3Sb3。热电材料最初可以是任何方便的形式，例如颗粒状或粉末状。
使用上述方法生产出光纤拉丝纳米缆线后，测量电导率(σ)和热电过滤(S)并且确定参数S2*σ的变化。参数S2*σ通过实验确定，其乘以测量温度(单位为K)并除以已知的热导率(k)得出由本发明生产的纳米线的ZT值。
使用范德堡四点量测法(Van der Pauw 4-probe instrument)测量未嵌入纳米线的玻璃包层显示出由于样本的电阻很大使得这种方法未测出任何电导率。类似地，使用常规方法(例如使用由加利福尼亚州山景城(Mountain View)的MMR技术公司(MMR Technologies)推出的Seebeck系数确定系统)测量热能也会由于玻璃包层的高阻值而不能产生任何的测量结果。然而，嵌入PbTe的缆线的电导率和热电功率可以容易地被测量，这就表示所测量的电导率和热电功率的数值归因于沿着缆线长度的连续纳米线。
本发明用于纳米线缆线的优选热电材料是PbTe，这是因为其有利的热电特性和合理的成本。使用PbTe的已知块热导率，在750K下计算得到的ZT因子((S2*σ/k)*T)大于2.5。在特定的纳米线宽度下，PbTe的S2*σ显示明确的峰值趋向性。假设块PbTe的最佳已知ZT因子约为0.5，那么在得到的ZT因子约为2.0或更大时就被认为其被一个或多个载流子的量子限制明显地增强了。ZT因子随着纳米线宽度的减小而增加直到达到最大值，接着ZT因子开始随着纳米线宽度的减小而减小。本领域技术人员将认识到，可以在不背离本发明范围的情况下使用具有合适的热电特性的其他热电材料(诸如Bi2Te3)。
根据本发明，纳米线的最大直径优选为小于大约200nm，最优选地介于大约5nm和大约100nm之间。在纳米线的横截面不是圆形的情况下，本文中的术语“直径”就是纳米线横截面的主轴和次轴的长度的平均值，其中该横截面垂直于纳米线的纵轴。具有大约50nm至100nm直径的纳米线是通过如下所述对玻璃包层中的热电材料进行拉丝的方法制备的。
本发明的缆线优选地被制造为从一端到另一端具有高度一致的直径。根据本发明的一些实施例，玻璃包层的最大直径可以在小于缆线长度的约10％的范围内变化。在不太精确的应用中，纳米线的直径可以在更大的范围(根据应用例如为5-500nm)内变化。在电学上，玻璃的阻值优选地比其要包覆的热电材料的阻值大几个数量级。缆线通常基于半导体导线，其中主要通过改变热电材料的成分来控制导线的掺杂和成分，以得到表现出p型或n型热电特性的导线。有利地，缆线可以被用于以节约成本的方式开发高级的热电装置。
根据本发明，对玻璃包层中的热电材料进行拉丝的方法包括拉丝玻璃包层的热电材料以形成热电材料的独立光纤(或单光纤(monofiber))，该光纤的直径优选为约500微米或更小，诸如5微米或更小，包括1至3微米。本领域技术人员将认识到，在不背离本发明的范围的情况下光纤可以具有大于500微米的直径。通过反复拉丝光纤束中的光纤，缆线的直径可以降低到5微米至100微米，并且缆线的横截面中的导线密度可以提高到～109/cm2或更大。这种缆线具有一个或多于一个下列效应或特性：载流子的量子限制、更少的物理缺陷如空位和/或断层、减少的晶界、单晶体形成以及有利的晶粒取向，以提供增强的热电生成效率。
对玻璃包层中的热电材料进行拉丝的方法可以进一步包括将缆线捆绑在一起并且连续多次拉丝以生成包含玻璃包层的热电光纤的多芯缆线。举例来说，形成缆线的光纤的材料可以包括PbTe或Bi2Te3。所生成的缆线包括具有多个独立光纤的多芯缆线，这些光纤通过玻璃包层互相隔离。可以选择一种特殊的玻璃包层，该玻璃包层具有特定的成分，以匹配所选的热电材料的物理、化学、热和机械性能。玻璃包层的电阻优选地比形成热电光纤的金属、合金或半导体材料大几个数量级。适合于大多数应用的经济的玻璃包括耐热玻璃、维克玻璃和石英玻璃。
根据本发明的另一方面，形成光纤的金属、合金或半导体材料可以变化以给出n型或p型缆线，从而独立缆线可以被用作热电装置的n型和p型部件。可以通过把光纤的厚度或直径降低到预定的范围而导致缆线表现出量子限制，从而增加产生热电发生的效率。
生产纳米线的方法
参考图1，竖直的管状炉10被用于为拉丝玻璃包层的热电光纤提供热量。特别地，竖直的管状炉10包括用于接收包括玻璃管14的预制件12的中央管腔11，该玻璃管在减小的横截面18的区域被密封以形成真空空间20，在该真空空间中至少部分填充热电材料22。该炉用于熔化热电材料22和玻璃管14以准备用于生产玻璃包层的热电光纤24的一次或多于一次拉丝操作。
进一步参考图1，竖直的管状炉10包括炉罩26、热绝缘体28和马弗炉管(muffler tube)30。用于马弗炉管30的合适材料包括导电金属(诸如铝)。竖直的管状炉10进一步包括嵌入其中的一个或多于一个加热线圈34。更准确地说，加热线圈34布置在马弗炉管30和热绝缘体28之间，并且耐火水泥38布置在加热线圈34和热绝缘体之间，以将加热线圈34产生的热量向内引导以在马弗炉管30内形成热区40。加热线圈34具有可以使用陶瓷绝缘体48绝缘的引线44。此外还提供热电偶探头50用于测量热区40中的温度，该热区40可以具有大约为1英寸的长度。
现在将描述一种对热电活性材料22进行拉丝的方法，该热电活性材料包括嵌入在玻璃包层中的金属、合金或半导体棒的阵列。首先，选择合适的热电材料22。本发明优选的热电材料包括最初为颗粒状的PbTe。其他合适的热电材料包括但不局限于例如Bi2Te3、SiGe、ZnSb。下一个步骤包括选择用于形成玻璃管14的合适材料。玻璃材料优选被选择为其具有的光纤拉丝温度范围略高于热电材料的熔点(诸如对于PbTe来说≥920℃)。竖直的管状炉10接着被用于封闭玻璃管14的一端。可替代地，焊枪或其他加热装置可以被用于封闭玻璃管14并且创建真空空间20。
在封闭玻璃管14的一端之后，下一个步骤包括将热电颗粒引入到真空空间20内并且通过将玻璃管的打开端连到真空泵来抽空该管。当真空泵打开时，玻璃管14的中间部分被加热，从而玻璃部分地熔化并且在真空作用下塌陷。部分熔化的玻璃管提供包含将用于第一次拉丝操作的热电材料22的安瓿(ampoule)54。下一个步骤包括将包含热电材料22的安瓿54的一端引入到竖直的管状炉10中。在图解说明的实施例中，管状炉10被设置为能够垂直地引入安瓿54，其中包含热电颗粒的安瓿54的一端被置于与加热线圈34相邻的热区40中。
在安瓿54被正确地置于竖直管状炉10之后增加温度，从而封装热电颗粒的玻璃熔化成恰好被拉丝的程度，如同在本领域公知的常规玻璃拉丝塔(draw-tower)中已经进行的。如上所述，玻璃的成分优选被选择为使光纤拉丝温度范围略高于热电颗粒的熔点。例如，如果选择PbTe作为热电材料，耐热玻璃就是一种用于拉丝内嵌有PbTe光纤的玻璃的适合材料。玻璃管14和热电材料22的物理、机械和热特性会影响生产出的缆线的特性。相对于热电材料22的这些特性表现出最小特性偏差的玻璃被优选地选择为包层材料。
上述玻璃管14可以包括可购买的耐热玻璃管，该耐热玻璃管具有7mm外径和2.75mm内径，其中该管被PbTe颗粒填充大约3.5英寸的长度。在大约30毫托的真空下可以通过一整夜将玻璃管14抽成真空。在抽空后，使用焊枪轻轻加热玻璃管14中包含热电材料22的部分几分钟以除去一些残余的气体，并且接着在真空下在热电材料22的水平层面之上封闭玻璃管14。
在操作过程中，竖直的管状炉10被用于拉丝玻璃包层的热电光纤。该竖直的管状炉10包括约1英寸的短热区40，其中预制件12被置于竖直的管状炉10中，管的末端略低于热区40。当炉处于约1030℃时，管的较低端的重量足够使得玻璃管14在其自身重量下延伸。当玻璃管14的较低端出现在炉的较低开口处时，其被夹钳夹住用手拉伸。预制件12被手工周期性地推进以补充在光纤拉丝过程中用尽的预制件材料。光纤24优选包括介于约70微米至200微米之间的直径。根据本发明的其他实施例，可以通过使用自动拉丝塔进行拉丝操作从而导致非常小的直径变化。
根据本发明的另一个实施例，可以通过拉丝异质结构并且接着将异质结构断裂或切割成更短的工件来形成短光纤段。举例来说，这些更短的工件可以被加工成长度大约为3英寸。如上所述，这些工件接着被捆在另一个耐热玻璃管内，该耐热玻璃管在一端使用竖直的管状炉或焊枪被封闭。当合适数量的光纤被包装在管中之后，将打开端连接到真空泵并且加热中间段。这种加热使得玻璃管塌陷，从而封闭该管并且形成用于第二次拉丝操作的安瓿，这生产出具有多个多芯光纤的缆线。在第二次拉丝操作后，光纤被收集并且置入另一个封闭管的孔中。当用适合数量的光纤充满该孔后，预制件被抽成真空并且在真空下密封。接着在已经两次拉丝的光纤上执行光纤拉丝。重复该过程，直至获得直径约为100nm的最终热电材料。
纳米线结构和特性
为了刻画块状异质结构纳米线的电子特性，重要的是确定玻璃包层的热电材料的X射线衍射特征。图2描述根据本发明的原理构造的PbTe基缆线的X射线衍射图形，其中PbTe的特征光谱与类玻璃X射线衍射图形重叠。特别地，X射线衍射图形清楚地指出存在PbTe的峰值而没有其他的峰值，从而说明该玻璃材料既没有与PbTe反应，也没有在光纤拉丝过程中失去透明度。这些峰值是PbTe晶体专有的特征。
图3描述使用上述对嵌入在玻璃包层中的热电活性材料拉丝的方法构造的玻璃包层的PbTe基缆线60。特别地，该缆线60包括多个多光纤64，这些多光纤被捆绑熔合以形成为实际上任意长度的缆线(或扣(button))。该扣可以被断裂、切割或截断，以生产具有预定长度的多个更短的缆线。图4是图3中的玻璃包层PbTe基缆线60沿着3A-3A线剖开的放大横截面图。缆线60包括多个光纤64，这些光纤的宽度约为5.2mm并且使用在约为300K的温度下对PbTe光纤进行单次拉丝的方法生产。
根据本发明优选实施例，缆线60被捆绑在一起并且连续地反复拉丝多次，以生产具有多个独立的热电光纤的多芯缆线，这些独立热电光纤之间通过玻璃包层隔离。图5是玻璃包层PbTe基缆线60在PbTe光纤的第二次拉丝后的横截面图。已经两次拉丝的缆线的宽度约为2.78mm。图6是玻璃包层PbTe基缆线60在PbTe光纤的第三次拉丝后的横截面图，其中缆线的宽度约为2.09mm。
图6图解说明根据本发明实施例具有多个热电光纤67和69的多芯缆线65。缆线65类似于缆线60被生产。在缆线65中，制成光纤67的热电材料与制成光纤69的材料不同。在一个实施例中，热电光纤67由p型掺杂热电材料制成，而热电光纤69则是由n型掺杂热电材料制成。与缆线60相似，通过熔合多个多光纤64且随后进行拉丝工艺来制成缆线65。然而，与在缆线60中使用相同的光纤不同，创建缆线65所使用的光纤包括两种或多于两种类型的热电材料。例如，一股光纤可以是使用受体掺杂剂例如硼进行的p型掺杂而其他光纤可以是n型掺杂。通过这种方法，缆线65将具有n型掺杂光纤和p型掺杂光纤的组合。
缆线65可以被断裂或截断以生产多个更短的缆线，这些更短的缆线可以被再次捆绑和拉丝，以生产具有期望直径的缆线。
图3至图6图解说明微型结构随着缆线中的导线密度增大至～109/cm2的发展。这些微型结构可以使用光学显微镜或扫描电子显微镜来观察。例如，能量色散谱可以被用于清晰地显示在玻璃基体中存在的PbTe导线。
电热特性描述
一种实施例包括内嵌玻璃的光纤沿着缆线整体长度的连续性和电连通性。通过确定缆线在不同厚度上的电阻能够简单地证明电连通性。根据本发明的优选实施方式，没有内嵌任何热电导线的玻璃包层的电阻比连续的热电光纤的电阻高7至8个数量级。
用于确定热电导线的电连通性的样本表现为通过执行光纤拉丝步骤之一制备的PbTe“扣”的形式。参考图7至图9，嵌入在玻璃中的热电导线的电阻约为1欧姆或更小。另一方面，没有热电导线的玻璃包层的电阻大于108欧姆，其比内嵌PbTe的缆线的电阻大大约8个数量级。这种电阻的差别表明用本文描述的方法拉丝的玻璃包层的热电导线从一端到另一端都具有电连通性。
图7是图解说明PbTe缆线60在经过PbTe光纤的第一次拉丝后的DC电阻的图表，其中相对于电流(安培)绘制出缆线的电阻(欧姆)。特别地，缆线60的DC电阻随电流的增加平稳地降低。图8是图解说明PbTe缆线60在经过PbTe光纤的第二次拉丝后的DC电阻的图表，而图9是图解说明PbTe缆线60在经过PbTe光纤的第三次拉丝后的DC电阻的图表。
根据本发明的原理生产的优选缆线优选包括嵌入在电绝缘材料中的至少一个热电光纤，其中该热电材料可以可选地表现出量子限制。根据本发明的优选实施例，每个光纤的宽度基本等于热电材料的单个晶体的宽度，其中每个光纤具有基本相同的晶体取向。该优选缆线包括多个光纤，这些光纤熔合或烧结在一起，使得在所有光纤之间都具有电连通性。作为替代，也可以只在缆线的部分而不是所有的光纤中有电连通性。
用于缆线的玻璃包层优选包括电绝缘材料，该电绝缘材料包括二元、三元或更高成份的玻璃结构，诸如耐热玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃、石英玻璃、碲化铅硅酸盐玻璃和/或其组合。热电材料可以从由金属、半金属、合金和半导体构成的群组中选择，从而热电材料沿着从几纳米到几千米的缆线预定长度具有电连通性和量子限制。缆线的ZT因子优选地至少为0.5，更优选地至少为1.5，最优选地至少为2.5。
基于光刻的装置的概述
常规半导体装置如场效应晶体管(FET)、二极管和发光二极管(LED)以及光伏电池通常使用单纯的光刻工艺方法制造。图10和图11图解说明了使用光刻工艺生产的两种装置。图10图解说明金属氧化物半导体FET(MOSFET)1000。MOSFET 1000是n沟道MOSFET，其包括形成在衬底(未显示)上的p型阱层1010。通过在先前的电中性半导体材料中掺杂p型掺杂剂来创建该p型阱层1010。在形成阱层1010后，创建两个n型掺杂阱1015a和1015b。通过遮掩层1010的表面并留出将要安置n型阱层1015a-b的表面区域不被掩膜来创建阱1015a-b。MOSFET 1000也包括绝缘层1020和栅极1025。
栅极1025可以由金属或多晶硅(掺杂硅)或其他合适的材料制成。绝缘层1020通常由氧化物材料制成。在MOSFET 1000中，施加电压到栅极1025上导致在MOSFET沟道中形成耗尽区，这便于两个N区1015a和1015b之间的导电。耗尽区的形成通常发生在栅极电压比源极电压高0.6V时。
图11图解说明半导体二极管1100，该半导体二极管是两个不同材料层的单一夹层结构。二极管1100包括n型掺杂层1110和p型掺杂层1120。层1110与层1120配对形成二极管1100。在中性状态下，层1110和1120形成耗尽区1130，该耗尽区是通过电子和空穴分别从层1110和层1120迁移造成的。耗尽区1130是电中性的。在无偏压状态下，由于存在耗尽区1130，二极管1100不会传导电流。在正向偏压模式下，二极管1100允许电子从层1110流动到层1120并且空穴从层1120流动到层1110。当层1110相对于层1120为负电位时，二极管1100处于正向偏压模式。相反地，当层1110相对于层1120为正电位时，二极管1100处于反向偏压模式。当二极管1100是反向偏压时电流不流通。
典型地，光电装置例如LED也使用相似的光刻工艺制造。如将要被描述的，可以使用根据本发明的不同实施例的方法产生的纳米线制造这些常规装置(诸如FET、双极晶体管、二极管、LED和逻辑门)。
纳米线FET
图12图解说明根据本发明实施例的FET 1200。FET 1200包括缆线120、氧化物层1220和栅极层1230。在生产FET 1200时，缆线1210可以使用缆线60(图3)或缆线65(图6)的形式。如前所述，使用多个光纤64创建缆线60，这些光纤64被捆绑在一起并且随后被单次或多次重复拉丝直至达到期望的直径。在缆线60中的多个光纤64由相同的半导体材料组成，例如n型掺杂材料或p型掺杂材料(包括Si、SiGe、GaAs、PbTe等)。在FET 1200中，缆线1210的中间部分是p型掺杂并且两端是n型掺杂。将栅极1230定位于缆线1210的p型掺杂部分(即FET沟道)的上方。通过这种方式，当栅极1230被偏压时，n型沟道反型层被创建于缆线1210的中间部分。
在FET1200中，氧化层1220包围着缆线1210。氧化层1220作为缆线1210和栅极层1230之间的绝缘层。在一个实施例中，氧化层1220是可选的并且在创建FET1200时该氧化层不是必需的。在该实施例中，缆线1210的玻璃包层可以使用氧化物化合材料制造，例如具有氧化铅、二氧化碲、二氧化硅或其他合适的绝缘材料的玻璃。
栅极层1230可以使用金属、多晶硅或其他合适的材料制成。可以在创建缆线1210和氧化层1220之后使用涂覆工艺创建栅极层1230。栅极层1230也可以是预加工的空心柱体，其中缆线1210可以插入到其中。可替代地，可以使用拉丝工艺同时生产缆线1210、氧化层1220和栅极层1230。
在本发明的可替代实施例中，FET 1200的缆线1210包括与光纤64(图3)类似的半导体材料单光纤。在该实施例中，围绕着单光纤的玻璃包层也可用作绝缘氧化物层。接着，通过将n型或p型掺杂剂引入到缆线1210的每个末端来创建漏极和源极。如果缆线1210使用p型半导体材料制造，则引入n型掺杂剂，而如果缆线1210使用n型半导体材料制造，则引入p型掺杂剂。通过这种方法，光纤1210的中间部分具有与缆线1210的两端不同的相反半导体成分。栅极层1230被布置在缆线1210的中间部分上面以完成FET。
图13图解说明根据本发明实施例的另一个FET 1300。该FET 1300包括光纤1310、掺杂部分1320a和1320b、氧化层1330和栅极1340。光纤1310是与光纤64相似的单半导体玻璃包层的光纤。在可替换实施例中，光纤1310是与缆线60相似的半导体光纤束。
在FET 1300中，光纤1310使用p型半导体材料制造。为了创建FET的源极和漏极，光纤1310的每一个末端都用n型掺杂剂掺杂。n型掺杂部分1320a作为源极，而n型掺杂部分1320b作为漏极。部分1320a和1320b借助仍为p型掺杂的光纤1310的中间(即沟道)部分保持分离。换句话说，在FET 1300中，栅极并不是围绕光纤而是与光纤的一侧部分相邻。
氧化层1330是光纤1310的玻璃包层。如图所示，氧化层1330在光纤1310的每个末端被移除，但是在中间保留以提供在栅极1340和光纤1310之间的势垒。部分1320a-b上的玻璃包层可以通过蚀刻工艺去除。将栅极1340置于氧化层1330的顶上以完成FET 1300。
在本发明的可选实施例中，缆线1310是n型掺杂的并且部分1320a-b是p型掺杂的。在该实施例中，生产p型沟道增强的MOSFET。
纳米线LED和光伏(PV)电池
通常来说，所有的LED发出电磁辐射。辐射是否是可见光的形式依赖于电磁辐射的频率。在其最简单的形式中，LED是p-n结二极管。通常来说，在自由电子从n型掺杂区移动到p型掺杂区时产生辐射。这称为重组过程(recombination process)。在重组过程中，电荷载流子如电子和空穴以光子或电磁形式释放能量。半导体材料的带隙是影响在重组过程中所发出的辐射的频率的一个因素。
对于LED应用，光纤(例如图3中的光纤64)能够使用具有宽带隙的半导体材料制造，例如磷化镓、磷砷化镓、氮化镓、氮镓化铟、硒化锌或其他合适的半导体材料。
图14图解说明根据本发明实施例用纳米线制造的示例性LED1400。该LED 1400包括欧姆接触1410a-b和缆线部分1420和1425。欧姆接触1410a被布置在缆线部分1420的一端，使得在缆线部分1420内与多个光纤64电接触。在一个实施例中，缆线部分1420包含n型掺杂光纤，并且缆线部分1425包含p型掺杂光纤。缆线部分1420和1425在结1430处形成一个或多于一个p-n结。在缆线部分1425的末端提供另一个欧姆接触1410b以完成LED。当借助电耦合的欧姆接触1410a和1410b完成电路后，电子可以从缆线部分1420迁移到缆线部分1425，反之亦然，并且产生光作为副产品。缆线部分1420和1425可以使用类似于图3至图6所描述的方法制造。
图15图解说明根据一个实施例的纳米线PV电池1500。该PV电池1500包括缆线部分1510和1520。缆线部分1510是缆线的上部，而缆线部分1520是同一缆线的中间或下部。缆线部分1510使用n型半导体材料制造，而缆线部分1520使用p型半导体材料制造。缆线部分1510和1520都使用类似于图3至图6所示的制造工艺来制造。类似于二极管，部分1530形成没有电流的中性耗尽区1530。然而，当缆线部分1510被光子激励，中性状态1530被打破。来自部分1510的激励电子被诱导迁移到部分1520，从而达到平衡。为了完成PV电池，在部分1510和1520之间提供外部电流通路，例如通过在缆线部分1510上形成透明电极1540。相似地，另一个电极1550(非透明)必须附连到1520的底部。
任何合适掺杂技术可以被用于掺杂光纤或缆线以在其中形成p-n结。例如，p型光纤或包括p型光纤的缆线被拉丝并且接着(多个)光纤的顶部被n型掺杂以形成p-n结。可以通过气相掺杂(例如通过在加热的n型PbTe导线上流过铟蒸气或含铟气体)、液相掺杂、固相掺杂(即通过将金属层置于缆线中导线的顶部上并使金属原子从金属层扩散到导线的顶部中)或离子注入来进行该掺杂过程。虽然描述了p-n结装置，但应当注意的是也可以使用类似的方法形成p-i-n型装置，在该p-i-n型装置中本征半导体区位于p型区和n型区之间。由此可见，具有增强的物理性能和特性的半导体装置或热电装置是由于一个或多于一个下述特性或效应：载流子的量子限制、更少的物理缺陷如空位和/或断层、降低或消除晶界、单晶形成以及有利的晶粒取向。本领域技术人员将认识到本发明可以实施为不同于不同的实施例和优选实施例，这些实施例是出于说明而不是限制的目的，并且本发明只由随附的权利要求限制。应当注意，在本文中讨论的特殊实施例的等价物也可以实施本发明。
虽然上文中已经描述了本发明的不同实施例，但应当理解的是，这些实施例仅是示例性的而非限制性的。类似地，不同的图表可以描述本发明的示例性结构和配置，其目的是帮助理解包括在本发明中的特征和功能。本发明并不受限于图解说明的示例性结构和配置，但是期望的特征可以使用不同的可替代结构和配置来实施。事实上，可替代功能、逻辑或物理分块以及配置如何被实施以实现本发明的期望特征对本领域技术人员来说是显而易见的。当然，除本文描述以外的多数不同组成模块名称可以被应用于各种分块。此外，关于流程图、操作描述和方法权利要求，这里展示的步骤顺序不应强制要求要实施的各种实施例以相同的顺序实现所述功能，除非文中有另外的指示。
尽管上面借助于各种示例性实施例和实施方式描述了本发明，应当理解的是，在一个或多于一个单独实施例中描述的不同特征、方面和功能并不将其适用性限制于描述它们的特定实施例，而是可以单独地或以不同的组合应用于本发明的一个或多于一个其他实施例中，无论该实施例是否被描述，也无论这些特征是否被描述为所描述的实施例的一部分。因此，本发明的宽度和范围并不受限于任何上述示例性实施例。
在本文中使用的术语和词组及其变化，除非给出明确表述，否则应当解读为是开放性的而不是限制性的。作为上述说明的举例：术语“包括”应当被理解为“包括但不局限于”等；术语“示例”被用于提供所讨论的术语的示例性例子而不是其穷举或限制性列表；术语“一”或“一个”应当被理解为“至少一个”、“一个或多于一个”等；并且形容词例如“常规的”、“传统的”、“正常的”、“标准的”、“已知的”以及具有相似意思的术语不应当被解释为将所描述的术语限制到给定时间段或在给定时间段上能够使用的术语，而是应当被理解为包含常规的、传统的、正常的或标准的技术，这些技术可以是在当前或未来任何时间可用的或已知的。类似地，在本文涉及对本领域技术人员来说显而易见的技术时，这些技术包含在当前或未来任何时间对技术人员来说显而易见或已知的技术。
以“和”连接的一组术语不应当被理解为要求出现在该组中的这些术语的每一个和任意一个，而是应当被理解为“和/或”，除非另外给出明确表述。类似地，以“或”连接的一组术语不应当被理解为要求组中术语的相互排斥性，而是应当被理解为“和/或”，除非另外给出明确表述。进一步地，尽管本发明的术语、元素或元件可能以单数形式被描述或要求保护，但也期望复数包含在本发明的范围内，除非明确地给出对单数的限制。
加宽词语或词组如“一个或多个”、“至少一个”、“并不受限于”或相似词组的存在在某些情况下不应当被理解为在缺少这种加宽词组时意图要求较窄的情况。术语“模块”的使用并不表明作为模块的一部分描述或要求保护的部件或功能都被配置在公共封装体中。事实上，模块的任意或所有的不同部件，无论是控制逻辑或其他部件都可以被组合在单个封装体中或保持分离并且可以进一步分布在多个位置。
此外，这里给出的不同实施例是借助于示例性框图、流程图和其他图示进行描述的。在阅读完本文后，对于本领域技术人员来说显而易见的是，图解说明的实施例及其各种变体可以被实施而不受限于图解说明的示例。例如，框图及其相应的描述不应被解读为要求特殊的结构和配置。

Claims (26)

1.一种装置，其包括：
嵌入在玻璃中的半导体光纤，其中所述光纤包括第一n型掺杂部分和第一p型掺杂部分；
与所述第一n型掺杂部分耦合的第一导体；以及
与所述第一p型掺杂部分耦合的第二导体。
2.根据权利要求1所述的装置，其中所述装置包括FET，所述光纤进一步包括第二n型掺杂部分，所述第一p型掺杂部分位于所述第一n型掺杂部分和所述第二n型掺杂部分之间，并且绝缘材料位于所述第一p型掺杂部分和所述FET的栅极之间。
3.根据权利要求1所述的装置，其中所述装置包括FET，所述光纤进一步包括第二p型掺杂部分，所述第一n型掺杂部分位于所述第一p型掺杂部分和所述第二p型掺杂部分之间，并且绝缘材料位于所述第一n型掺杂部分和所述FET的栅极之间。
4.根据权利要求1所述的装置，其中所述装置包括LED。
5.根据权利要求1所述的装置，其中所述装置包括PV电池。
6.根据权利要求1所述的装置，其中所述玻璃选自于由耐热玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃、石英玻璃、碲化铅酸盐玻璃及其组合构成的群组。
7.一种装置，其包括：
多芯缆线，所述多芯缆线包括嵌入在公共玻璃基体中的多个半导体光纤，其中每个光纤包括第一n型掺杂部分和第一p型掺杂部分；
与所述光纤的所述第一n型掺杂部分耦合的第一导体；以及
与所述光纤的所述第一p型掺杂部分耦合的第二导体。
8.根据权利要求7所述的装置，其中所述装置包括FET，每个光纤进一步包括第二n型掺杂部分，所述第一p型掺杂部分位于所述第一n型掺杂部分和所述第二n型掺杂部分之间，并且绝缘材料位于所述第一p型掺杂部分和所述FET的栅极之间。
9.根据权利要求7所述的装置，其中所述装置包括FET，每个光纤进一步包括第二p型掺杂部分，所述第一n型掺杂部分位于所述第一p型掺杂部分和所述第二p型掺杂部分之间，并且绝缘材料位于所述第一n型掺杂部分和所述FET的栅极之间。
10.根据权利要求7所述的装置，其中所述装置包括LED。
11.根据权利要求7所述的装置，其中所述装置包括PV电池。
12.根据权利要求7所述的装置，其中所述玻璃选自于由耐热玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃、石英玻璃、碲化铅酸盐玻璃及其组合构成的群组。
13.一种制造一装置的方法，所述方法包括：
将包含半导体材料的密封玻璃管引入到加热装置中；
将所述加热装置中的温度增加到所述半导体材料的熔化温度之上，从而所述材料熔化并且所述玻璃管被加热到足够使其被拉丝；
拉丝玻璃包层的半导体光纤；
掺杂所述光纤以在所述光纤中形成第一n型掺杂部分和第一p型掺杂部分；
提供与所述光纤的所述第一n型掺杂部分耦合的第一导体；以及
提供与所述光纤的所述第一p型掺杂部分耦合的第二导体。
14.根据权利要求13所述的方法，其进一步包括：
将所述玻璃管的一端密封，使得该管具有打开端和闭合端；
将颗粒状的所述半导体材料引入到所述玻璃管内；
抽空所述玻璃管；以及
加热所述玻璃管的一部分，使得玻璃局部熔化以形成密封的玻璃管。
15.根据权利要求13所述的方法，其中所述装置包括FET，所述光纤进一步包括第二n型掺杂部分，所述第一p型掺杂部分位于所述第一n型掺杂部分和所述第二n型掺杂部分之间，并且绝缘材料位于所述第一p型掺杂部分和所述FET的栅极之间。
16.根据权利要求13所述的方法，其中所述装置包括FET，所述光纤进一步包括第二p型掺杂部分，所述第一n型掺杂部分位于所述第一p型掺杂部分和所述第二p型掺杂部分之间，并且绝缘材料位于所述第一n型掺杂部分和所述FET的栅极之间。
17.根据权利要求13所述的方法，其中所述装置包括LED。
18.根据权利要求13所述的方法，其中所述装置包括PV电池。
19.一种制造一装置的方法，所述方法包括：
提供多个捆绑的玻璃包层的连续半导体光纤；
将所述捆绑的玻璃包层的光纤一次或多次地拉丝以生产多芯缆线，所述多芯缆线具有多个连续的半导体光纤，所述多个连续的半导体光纤通过玻璃包层互相隔离，其中每个光纤包括第一n型掺杂部分和第一p型掺杂部分；
提供与所述光纤的所述第一n型掺杂部分耦合的第一导体；以及
提供与所述光纤的所述第一p型掺杂部分耦合的第二导体。
20.根据权利要求19所述的方法，其进一步包括：
提供多个玻璃包层的连续半导体光纤；以及
将所述多个玻璃包层的光纤捆绑到一起以形成所述多个捆绑的玻璃包层的连续半导体光纤。
21.根据权利要求20所述的方法，其进一步包括：
将包含半导体材料的密封玻璃管引入到加热装置中；
将所述加热装置中的温度增加到高于所述半导体材料的熔化温度，从而所述材料熔化并且所述玻璃管被加热到足够使其被拉丝；
拉丝包括所述多个玻璃包层的连续半导体光纤之一的玻璃包层的光纤。
22.根据权利要求21所述的方法，其进一步包括：
将所述玻璃管的一端密封，使得该管具有打开端和闭合端；
将颗粒状的所述半导体材料引入到所述玻璃管内；
抽空所述玻璃管；以及
加热所述玻璃管的一部分，使得玻璃局部熔化以形成所述密封玻璃管。
23.根据权利要求19所述的方法，其中所述装置包括FET，每个光纤进一步包括第二n型掺杂部分，所述第一p型掺杂部分位于所述第一n型掺杂部分和所述第二n型掺杂部分之间，并且绝缘材料位于所述第一p型掺杂部分和所述FET的栅极之间。
24.根据权利要求19所述的方法，其中所述装置包括FET，每个光纤进一步包括第二p型掺杂部分，所述第一n型掺杂部分位于所述第一p型掺杂部分和所述第二p型掺杂部分之间，并且绝缘材料位于所述第一n型掺杂部分和所述FET的栅极之间。
25.根据权利要求19所述的方法，其中所述装置包括LED。
26.根据权利要求19所述的方法，其中所述装置包括PV电池。
CN2008801108586A 2007-08-10 2008-08-08 纳米线电子装置及其生产方法 Expired - Fee Related CN101821868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/837,364 2007-08-10
US11/837,364 US7767564B2 (en) 2005-12-09 2007-08-10 Nanowire electronic devices and method for producing the same
PCT/US2008/009562 WO2009023148A2 (en) 2007-08-10 2008-08-08 Nanowire electronic devices and method for producing the same

Publications (2)

Publication Number Publication Date
CN101821868A true CN101821868A (zh) 2010-09-01
CN101821868B CN101821868B (zh) 2013-09-18

Family

ID=40351352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801108586A Expired - Fee Related CN101821868B (zh) 2007-08-10 2008-08-08 纳米线电子装置及其生产方法

Country Status (7)

Country Link
US (3) US7767564B2 (zh)
EP (1) EP2195866A4 (zh)
JP (1) JP2010536173A (zh)
KR (1) KR101500785B1 (zh)
CN (1) CN101821868B (zh)
TW (1) TWI469406B (zh)
WO (1) WO2009023148A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449093A (zh) * 2015-12-20 2016-03-30 华南理工大学 一种具有高热电优值的硒锡化合物半导体芯/玻璃包层复合材料热电纤维及其制备方法
WO2018103763A1 (zh) * 2016-12-11 2018-06-14 华南理工大学 一种低氧含量半导体芯复合材料光纤预制棒的制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658880B2 (en) * 2005-12-09 2014-02-25 Zt3 Technologies, Inc. Methods of drawing wire arrays
US7767564B2 (en) * 2005-12-09 2010-08-03 Zt3 Technologies, Inc. Nanowire electronic devices and method for producing the same
US8208136B2 (en) * 2009-09-11 2012-06-26 Ut-Battelle, Llc Large area substrate for surface enhanced Raman spectroscopy (SERS) using glass-drawing technique
US8101913B2 (en) * 2009-09-11 2012-01-24 Ut-Battelle, Llc Method of making large area conformable shape structures for detector/sensor applications using glass drawing technique and postprocessing
US8461600B2 (en) * 2009-09-11 2013-06-11 Ut-Battelle, Llc Method for morphological control and encapsulation of materials for electronics and energy applications
US8202749B1 (en) 2009-12-18 2012-06-19 Ut-Battelle, Llc Array of aligned and dispersed carbon nanotubes and method of producing the array
US20120052610A1 (en) * 2010-09-01 2012-03-01 Gabriel James Tambunga Total internal reflection energy/heat source
US10041747B2 (en) 2010-09-22 2018-08-07 Raytheon Company Heat exchanger with a glass body
US9147505B2 (en) 2011-11-02 2015-09-29 Ut-Battelle, Llc Large area controlled assembly of transparent conductive networks
WO2013119284A2 (en) * 2011-11-08 2013-08-15 Ut-Battelle, Llc Manufacture of thermoelectric generator structures by fiber drawing
US9245671B2 (en) * 2012-03-14 2016-01-26 Ut-Battelle, Llc Electrically isolated, high melting point, metal wire arrays and method of making same
DE102012104809A1 (de) * 2012-06-04 2013-12-05 Emitec Gesellschaft Für Emissionstechnologie Mbh Verfahren zur Herstellung eines thermoelektrischen Bauelements sowie ein thermoelektrisches Bauelement
CN104217945B (zh) * 2013-06-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 双极晶体管、半导体器件和双极晶体管的形成方法
JP6269352B2 (ja) * 2013-12-16 2018-01-31 住友電気工業株式会社 熱電材料、熱電モジュール、光センサおよび熱電材料の製造方法
DE102014017157B3 (de) * 2014-11-20 2016-01-28 Caetec Gmbh Thermoleitung und Modulblock zur Verbindung mit einem Thermomesssystem
KR20170018718A (ko) 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
CN105382254B (zh) * 2015-11-05 2017-08-04 江苏大学 一种Bi2Te3‑Sb2Te3核壳结构纳米线及其制备方法
JP7034082B2 (ja) * 2016-03-03 2022-03-11 エイチ．シー． スターク インコーポレイテッド 付加製造による金属部品の製作
US11087055B2 (en) * 2017-11-17 2021-08-10 Samsung Electronics Co., Ltd. Method of screening materials using forward conducting modes

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3040113A (en) 1962-06-19 Thermal power generating system
US6696A (en) * 1849-09-04 Eccentric sash-fastener
US3064063A (en) 1959-11-05 1962-11-13 Thermo Power Inc Thermoelectric generator
US3262251A (en) 1962-03-06 1966-07-26 Mosaic Fabrications Inc Gas diffusion cell elements
GB1031891A (en) 1962-03-06 1966-06-02 Mosaic Fabrications Inc Improvements in and relating to bundles of glass fibres
US3356539A (en) 1962-11-05 1967-12-05 Zbigniew O J Stachurski Thermoelectric generator
FR1361929A (fr) 1963-02-12 1964-05-29 Inst Metallurg A A Baikov Installation pour la fabrication d'un fil métallique micrométrique isolé au verre, directement à partir du métal fondu
SU383094A1 (ru) 1969-11-24 1973-05-25 Сплав для литого микропровода в стекляпной
DE2454620C2 (de) 1974-11-18 1976-09-16 Kraftwerk Union Ag Verfahren zur herstellung eines koaxialen thermoelementhalbzeuges
US4453961A (en) 1982-07-26 1984-06-12 Corning Glass Works Method of making glass optical fiber
CH664107A5 (de) 1983-07-06 1988-02-15 Mitsubishi Electric Corp Elektrode fuer drahtschneide-funkenerosion.
US4578097A (en) 1983-09-26 1986-03-25 Corning Glass Works Method of forming a polarization preserving optical waveguide
JPS61232242A (ja) 1985-04-04 1986-10-16 Horiba Ltd 可視光及び赤外光同時伝送用バンドルフアイバの製造方法
US4652288A (en) 1984-08-04 1987-03-24 Horiba, Ltd. Method of producing infrared image guide
US4853020A (en) 1985-09-30 1989-08-01 Itt Electro Optical Products, A Division Of Itt Corporation Method of making a channel type electron multiplier
DE3784705T2 (de) 1986-10-24 1993-06-17 Anritsu Corp Mit einem duennschichtleiter versehener elektrischer widerstand und kraftsensor.
US5215565A (en) 1987-04-14 1993-06-01 Sumitomo Electric Industries, Ltd. Method for making superconductor filaments
US5006671A (en) 1988-08-19 1991-04-09 Jan Boeke Glass-clad superconducting wire
CA2050843C (en) 1990-09-18 1999-08-03 Kazuo Ohtsubo Noise eliminating element and electrical circuit having the same
US5900071A (en) 1993-01-12 1999-05-04 Massachusetts Institute Of Technology Superlattice structures particularly suitable for use as thermoelectric materials
US5550387A (en) 1994-01-24 1996-08-27 Hi-Z Corporation Superlattice quantum well material
US6069312A (en) 1994-01-28 2000-05-30 California Institute Of Technology Thermoelectric materials with filled skutterudite structure for thermoelectric devices
US5644185A (en) 1995-06-19 1997-07-01 Miller; Joel V. Multi stage thermoelectric power generation using an ammonia absorption refrigeration cycle and thermoelectric elements at numerous locations in the cycle
JP3581459B2 (ja) * 1995-10-24 2004-10-27 株式会社ルネサステクノロジ 半導体記憶装置
US5811376A (en) 1995-12-12 1998-09-22 Owens Corning Fiberglas Technology Inc. Method for making superconducting fibers
US5808233A (en) 1996-03-11 1998-09-15 Temple University-Of The Commonwealth System Of Higher Education Amorphous-crystalline thermocouple and methods of its manufacture
US5735927A (en) 1996-06-28 1998-04-07 The United States Of America As Represented By The Secretary Of The Navy Method for producing core/clad glass optical fiber preforms using hot isostatic pressing
JP3526699B2 (ja) 1996-07-16 2004-05-17 本田技研工業株式会社 熱電材料
US6344271B1 (en) 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
KR20000036119A (ko) * 1996-09-13 2000-06-26 안자끼 사토루 열전반도체 재료의 제조방법과 이를 이용한 열전모듈 및 열간단
US6452206B1 (en) 1997-03-17 2002-09-17 Massachusetts Institute Of Technology Superlattice structures for use in thermoelectric devices
US6060656A (en) 1997-03-17 2000-05-09 Regents Of The University Of California Si/SiGe superlattice structures for use in thermoelectric devices
US6458319B1 (en) * 1997-03-18 2002-10-01 California Institute Of Technology High performance P-type thermoelectric materials and methods of preparation
WO1998044562A1 (en) 1997-03-31 1998-10-08 Research Triangle Institute Thin-film thermoelectric device and fabrication method of same
WO1998048456A1 (en) 1997-04-24 1998-10-29 Massachusetts Institute Of Technology Nanowire arrays
US6514453B2 (en) 1997-10-21 2003-02-04 Nanoproducts Corporation Thermal sensors prepared from nanostructureed powders
AU2196999A (en) 1997-11-12 1999-05-31 Usf Filtration And Separations Group Inc. Process of making fine and ultra fine metallic fibers
US20030135971A1 (en) 1997-11-12 2003-07-24 Michael Liberman Bundle draw based processing of nanofibers and method of making
US6100463A (en) 1997-11-18 2000-08-08 The Boeing Company Method for making advanced thermoelectric devices
US6188011B1 (en) * 1998-01-20 2001-02-13 Marlow Industries, Inc. Thermoelectric materials fabricated from clathrate compounds and other materials which form an inclusion complex and method for optimizing selected thermoelectric properties
KR20010071678A (ko) 1998-06-29 2001-07-31 거숀빈코 광학 액티브 필름을 포함하는 원통형 광섬유 제작 방법
US6388185B1 (en) 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices
KR20000028741A (ko) * 1998-10-12 2000-05-25 안자키 사토루 열전반도체 재료 또는 소자의 제조방법 및 열전모듈의제조방법
EP1155460A4 (en) 1998-11-13 2006-12-06 Hi Z Technology Inc THERMOELECTRIC QUANTUM POT MATERIAL ON VERY THIN SUBSTRATE
US6174352B1 (en) 1998-11-24 2001-01-16 Uop Llc Round profile multi-capillary assembly and method of making
AU5104700A (en) 1999-06-02 2000-12-28 Asahi Kasei Kabushiki Kaisha Thermoelectric material and method for manufacturing the same
US6627809B1 (en) 1999-11-10 2003-09-30 Massachusetts Institute Of Technology Superlattice structures having selected carrier pockets and related methods
US6365821B1 (en) 2000-07-24 2002-04-02 Intel Corporation Thermoelectrically cooling electronic devices
JP3559962B2 (ja) 2000-09-04 2004-09-02 日本航空電子工業株式会社 熱電変換材料及びその製造方法
US6711918B1 (en) 2001-02-06 2004-03-30 Sandia National Laboratories Method of bundling rods so as to form an optical fiber preform
US6598405B2 (en) 2001-02-09 2003-07-29 Bsst Llc Thermoelectric power generation utilizing convective heat flow
KR20020073748A (ko) 2001-03-16 2002-09-28 (주)옵토네스트 수정된 화학기상증착법에 의한 광섬유모재 제조방법 및이를 이용하여 제조된 비선형광섬유
AU2002307008C1 (en) 2001-03-30 2008-10-30 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US6670539B2 (en) 2001-05-16 2003-12-30 Delphi Technologies, Inc. Enhanced thermoelectric power in bismuth nanocomposites
US7098393B2 (en) 2001-05-18 2006-08-29 California Institute Of Technology Thermoelectric device with multiple, nanometer scale, elements
US6873638B2 (en) 2001-06-29 2005-03-29 3M Innovative Properties Company Laser diode chip with waveguide
US7166796B2 (en) 2001-09-06 2007-01-23 Nicolaou Michael C Method for producing a device for direct thermoelectric energy conversion
US6812395B2 (en) 2001-10-24 2004-11-02 Bsst Llc Thermoelectric heterostructure assemblies element
US6828579B2 (en) 2001-12-12 2004-12-07 Hi-Z Technology, Inc. Thermoelectric device with Si/SiC superlattice N-legs
US6914343B2 (en) 2001-12-12 2005-07-05 Hi-Z Technology, Inc. Thermoelectric power from environmental temperature cycles
JP4161572B2 (ja) 2001-12-27 2008-10-08 ヤマハ株式会社 熱電モジュール
US7179986B2 (en) 2002-05-08 2007-02-20 Massachusetts Institute Of Technology Self-assembled quantum dot superlattice thermoelectric materials and devices
WO2004010552A1 (en) 2002-07-19 2004-01-29 President And Fellows Of Harvard College Nanoscale coherent optical components
AU2003277033A1 (en) * 2002-09-30 2004-04-23 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
JP4148407B2 (ja) 2002-12-09 2008-09-10 独立行政法人科学技術振興機構 超格子熱電材料
US20040112418A1 (en) 2002-12-12 2004-06-17 Jihui Yang Thermoelectric material using ZrNiSn-based half-Heusler structures
JP4434575B2 (ja) 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
TW569435B (en) * 2002-12-17 2004-01-01 Nanya Technology Corp A stacked gate flash memory and the method of fabricating the same
US20050051208A1 (en) 2003-06-17 2005-03-10 Mount Robert L. System for transferring heat in a thermoelectric generator system
US20050060884A1 (en) 2003-09-19 2005-03-24 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
US7172661B1 (en) 2003-10-07 2007-02-06 Global Micro Wire Technologies Ltd. High strength nickel-based amorphous alloy
AU2004296710B2 (en) 2003-11-19 2009-08-27 Vision Crc Limited Methods and apparatuses for altering relative curvature of field and positions of peripheral, off-axis focal positions
US6969679B2 (en) 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
JP2005197612A (ja) 2004-01-09 2005-07-21 Sony Corp 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
US20050150539A1 (en) 2004-01-13 2005-07-14 Nanocoolers, Inc. Monolithic thin-film thermoelectric device including complementary thermoelectric materials
JP2005215749A (ja) * 2004-01-27 2005-08-11 Nec Corp 操作要素の選択方式とその選択方法
US7115971B2 (en) 2004-03-23 2006-10-03 Nanosys, Inc. Nanowire varactor diode and methods of making same
WO2006033875A2 (en) 2004-09-09 2006-03-30 Orobridge, Inc. Thermoelectric devices with controlled current flow and related methods
US20060257074A1 (en) * 2004-09-21 2006-11-16 The Furukawa Electric Co., Ltd. Semiconductor device, display device and device fabricating method
EP1831973A2 (en) * 2004-12-06 2007-09-12 The President and Fellows of Harvard College Nanoscale wire-based data storage
US7309830B2 (en) 2005-05-03 2007-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Nanostructured bulk thermoelectric material
US20060130995A1 (en) 2004-12-20 2006-06-22 G.M.W.T. (Global Micro Wire Technology) Ltd. System and process for forming glass-coated microwires, including a cooling system and process
KR101100887B1 (ko) * 2005-03-17 2012-01-02 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR101109623B1 (ko) * 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
KR100647699B1 (ko) * 2005-08-30 2006-11-23 삼성에스디아이 주식회사 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
US20070084499A1 (en) * 2005-10-14 2007-04-19 Biprodas Dutta Thermoelectric device produced by quantum confinement in nanostructures
US20070084495A1 (en) * 2005-10-14 2007-04-19 Biprodas Dutta Method for producing practical thermoelectric devices using quantum confinement in nanostructures
JP2007184566A (ja) 2005-12-06 2007-07-19 Canon Inc 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
US8658880B2 (en) * 2005-12-09 2014-02-25 Zt3 Technologies, Inc. Methods of drawing wire arrays
US7559215B2 (en) 2005-12-09 2009-07-14 Zt3 Technologies, Inc. Methods of drawing high density nanowire arrays in a glassy matrix
US20070131269A1 (en) * 2005-12-09 2007-06-14 Biprodas Dutta High density nanowire arrays in glassy matrix
US7767564B2 (en) * 2005-12-09 2010-08-03 Zt3 Technologies, Inc. Nanowire electronic devices and method for producing the same
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449093A (zh) * 2015-12-20 2016-03-30 华南理工大学 一种具有高热电优值的硒锡化合物半导体芯/玻璃包层复合材料热电纤维及其制备方法
CN105449093B (zh) * 2015-12-20 2019-01-29 华南理工大学 一种具有高热电优值的硒锡化合物半导体芯/玻璃包层复合材料热电纤维及其制备方法
WO2018103763A1 (zh) * 2016-12-11 2018-06-14 华南理工大学 一种低氧含量半导体芯复合材料光纤预制棒的制备方法

Also Published As

Publication number Publication date
CN101821868B (zh) 2013-09-18
US7915683B2 (en) 2011-03-29
KR20100063707A (ko) 2010-06-11
US20080169016A1 (en) 2008-07-17
JP2010536173A (ja) 2010-11-25
US20100270617A1 (en) 2010-10-28
US7767564B2 (en) 2010-08-03
US20110165709A1 (en) 2011-07-07
WO2009023148A2 (en) 2009-02-19
US8143151B2 (en) 2012-03-27
WO2009023148A3 (en) 2009-04-16
TWI469406B (zh) 2015-01-11
TW200917541A (en) 2009-04-16
KR101500785B1 (ko) 2015-03-09
EP2195866A2 (en) 2010-06-16
EP2195866A4 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
CN101821868B (zh) 纳米线电子装置及其生产方法
CN101326650B (zh) 玻璃状基质中的高密度丝线阵列的制造方法
US7559215B2 (en) Methods of drawing high density nanowire arrays in a glassy matrix
US7465871B2 (en) Nanocomposites with high thermoelectric figures of merit
KR101482598B1 (ko) 열전재료, 그 제조방법, 및 그것을 사용한 열전 변환 모듈
US8961810B2 (en) SiGe matrix nanocomposite materials with an improved thermoelectric figure of merit
KR101319157B1 (ko) 유리 기질 중의 고밀도 와이어 어레이
WO2001093343A2 (en) Nanostructured thermoelectric materials and devices
US8658880B2 (en) Methods of drawing wire arrays
US20070084495A1 (en) Method for producing practical thermoelectric devices using quantum confinement in nanostructures
KR102031961B1 (ko) 금속-절연체 전이 금속을 이용하는 열전소자
US20070084499A1 (en) Thermoelectric device produced by quantum confinement in nanostructures
AU2006324440B2 (en) High density nanowire arrays in a glassy matrix, and methods for drawing the same
Hojabri Synthesis and characterization of Germanium quantum dots for thermoelectric applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130918

Termination date: 20150808

EXPY Termination of patent right or utility model