CN101809732A - 使用注入杂质将半导体晶片分离成单个半导体管芯的方法 - Google Patents

使用注入杂质将半导体晶片分离成单个半导体管芯的方法 Download PDF

Info

Publication number
CN101809732A
CN101809732A CN200780053007A CN200780053007A CN101809732A CN 101809732 A CN101809732 A CN 101809732A CN 200780053007 A CN200780053007 A CN 200780053007A CN 200780053007 A CN200780053007 A CN 200780053007A CN 101809732 A CN101809732 A CN 101809732A
Authority
CN
China
Prior art keywords
semiconductor wafer
impurity
semiconductor
zone
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200780053007A
Other languages
English (en)
Inventor
E·B·哈里斯
K·G·斯坦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Priority to CN201510500717.7A priority Critical patent/CN105206572A/zh
Publication of CN101809732A publication Critical patent/CN101809732A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种用于将半导体晶片分离成单个半导体管芯的方法。该种用于分离半导体晶片的方法，其中步骤可以包括：将杂质注入半导体晶片的邻近半导体管芯互相连接的连接位置的区域中，杂质被配置为破坏邻近连接位置的半导体晶片中的键合并产生弱化区域。该种用于分离半导体晶片的方法可以进一步包括沿着弱化区域将具有杂质的半导体晶片分离成单个的半导体管芯。

Description

使用注入杂质将半导体晶片分离成单个半导体管芯的方法
技术领域
本发明一般地涉及一种将半导体晶片分离成单个的半导体管芯的方法，更具体地，涉及一种使用注入杂质将半导体晶片分割成单个半导体管芯的方法，以及一种使用注入杂质制造半导体管芯的方法。
背景技术
在集成电路的制造过程中，通过一系列的材料沉积和去除处理，多个集成电路(半导体管芯)同时形成在单个半导体晶片上。然后在被称为切割的处理中，从晶片分离出单个的半导体管芯。晶片切割通常包括使用环形锯条来割锯晶片或通过划线和破碎晶片(如果晶片是结晶体)。分离出管芯处的半导体晶片的部分被认为是切口，或是在半导体制造的说法中被称为：道(street)或者划道。晶片特性、锯条的尺寸和特性、划线工具的尺寸和特性等的组合决定了划道的宽度。
本领域的技术人员应当理解，传统划道可以具有大约62微米的道宽度。使用大约30微米宽度的锯条或划线工具以及62微米宽度的道时，在锯条或划线工具的任一侧就仅剩下16微米的空隙。然而，在获取每块晶片更高管芯产量的努力下，半导体制造业正趋向于更窄的划道，比如，52微米或者更低。为了使用52微米的划道，锯条或划线工具不得大于20微米厚度，以便保持锯条任一侧上相同的空隙。然而，减少锯条或划线工具厚度来获得更窄切口存在实践上的限制。
因此，该领域所需要的是一种不受上面提到的厚度的限制而将半导体晶片分离成单个管芯的方法。
发明内容
为解决上述现有技术的缺点，本发明提供了一种用于将半导体晶片分离成单个半导体管芯的方法。该分离半导体晶片的方法，其中步骤可以包括：将杂质放置在邻近半导体管芯相互连接的连接位置的半导体晶片的区域中，该杂质被配置为破坏邻近连接位置的半导体晶片中的键合并成为弱化区域。用于分离半导体晶片的方法还可以包括沿着弱化区域将具有杂质的半导体晶片分离成单个半导体管芯。
本发明还提供了一种制造半导体管芯的方法。该方法不局限地可以包括获取半导体晶片，以及在该半导体晶片之中或之上形成多个半导体特征。该制造半导体管芯的方法还可以包括将杂质置于邻近半导体管芯相互连接的连接位置的半导体晶片的区域中，杂质放置在半导体晶片上半导体管芯相互连接的最近连接位置的区域，该杂质配置为破坏邻近连接位置的半导体晶片中的键合并产生弱化区域，以及然后沿弱化区域将具有半导体特征和杂质的半导体晶片分离成单个半导体管芯。
附图说明
为了更彻底地理解本发明，下面结合附图进行以下说明，附图中：
图1示出了表示用于制造半导体管芯的方法的实施例的流程图；以及
图2A-4B示出了显示用于将半导体晶片分离成单个半导体管芯的方法的实施例的处理步骤。
具体实施方式
本公开至少部分地基于杂质可以被注入到邻近半导体管芯相互连接的连接位置的半导体晶片中以有助于将半导体晶片分离成单个半导体管芯的认识。本公开还认识到注入的杂质能够破坏邻近连接位置的半导体晶片中的键合，产生弱化区域，以及半导体晶片可以沿该弱化区域被分离成单个半导体管芯。
图1示出了表示用于制造半导体管芯的方法的实施例的流程图100。除了用于制造半导体管芯的方法，该流程图包括如下方法的子集，所述方法将半导体晶片分离成单个半导体管芯。因此，流程图100不应被用于将本公开限制为任何特定的步骤。
流程图100从开始步骤105开始。此后，在步骤110中，获取半导体晶片。该半导体晶片可以包括多种不同的材料。例如，其中，该半导体晶片可以包括用于微电子学或类似技术领域中的半导体、导体或绝缘体材料。例如，诸如GaAs、InP或GaN的(III)-(V)族半导体，(III)-(V)族半导体的合金、硅锗、碳化硅、合成石英和熔融硅石，以及这些材料或其他未列出材料的组合，都可以被使用。
所获取的半导体晶片可以是制造的不同阶段。例如，在一个实施例中，半导体晶片是只有单个层且在其中没有任何功能特征的半导体晶片裸片(例如，直接从结晶块中得到的)。在另一个实施例中，半导体晶片包含了多个层，其中之一层可以是埋置的氧化物(例如，绝缘体上硅(SOI))。而在其他的实施例中，半导体晶片包括多个层，其中的某些层可能与上述材料类似。在该实施例中，半导体晶片在其中或其上已经包含了一个或多个功能特征(例如，有源特征)。
之后，在步骤120，一个或多个其他的半导体特征可以形成在半导体晶片上、之中或上方。步骤120可以包括多个不同的处理步骤。例如，步骤120可以包括在半导体晶片上、之中或上方形成一个或多个有源特征(例如，晶体管特征、电容器特征、电感器特征，等等)。步骤120可以额外地包括在半导体晶片上、之中或上方形成互连特征。步骤120也可以包括在半导体晶片上、之中或上方图案化一个或多个光刻胶特征。然而，步骤120不应被限制为任何单独处理步骤或处理步骤的集合。
步骤120之后，在步骤130中，抗蚀剂可以被图案化以暴露半导体晶片的接近半导体管芯相互连接的连接位置的区域。本领域技术人员应当理解图案化抗蚀剂(例如，一个实施例中的光刻胶)的过程。例如，图案化抗蚀剂的过程可以始于抗蚀剂材料层被施加于半导体晶片，随后选择性地将抗蚀剂层暴露于能量源，其中部分抗蚀剂层由于暴露于能量源而在特性上发生了改变。在这样的暴露后，抗蚀剂层随后可能被显影，例如通过采用液体化学溶剂的“湿法显影处理”来显影，从而选择性地去除部分抗蚀剂。所得到的结果是期望的抗蚀剂的图案，在该实施例中，图案将暴露半导体晶片的邻近其中半导体管芯相互连接的连接位置的区域。在另一实施例中，抗蚀剂将暴露半导体晶片中至少一部分的划道。
在步骤140中，杂质可以被置于半导体晶片的区域(例如，在该实施例中的暴露区域)中。在一个实施例中，杂质被配置为破坏半导体晶片中邻近连接位置的键合并产生弱化区域。用于最终形成弱化区域的杂质可以变化。例如，在一个实施例中，杂质为一种或者多种稀有气体离子。例如，已经注意到氢离子和氦离子(或者单独或者混合)很好地作为杂质。然而，杂质可以包括其他离子，比如硼或磷，或者可以是这些离子和前面讨论的离子的组合。然而，在特定应用中，应该避免硼和磷，从而防止周围区域的反掺杂。也可以使用其他的杂质。
可以使用多种不同的处理来将杂质置于半导体晶片内。然而，在一个实施例中，使用了注入技术将杂质置于半导体晶片内。例如，在一个实施例中，使用了范围在约10keV到约1000keV的注入能量以及范围在约1E12atoms/cm3到约1E16atoms/cm3的注入剂量将杂质注入到半导体晶片内。在另一个实施例中，选择了注入条件以使得弱化区域从注入初始接触的半导体晶片的表面延伸到相对表面。然而，也可以使用其他的注入条件，包括不需要上述抗蚀剂的注入。
然后，在步骤150中，在其中具有杂质的半导体晶片沿着弱化区域被分离成单个的半导体管芯。半导体晶片分离成单个的管芯包括多个不同的步骤或步骤的组合。例如，在一个实施例中，具有弱化区域的半导体晶片经受热应力，导致弱化区域破碎，从而使半导体管芯分离。其中，可以通过以适当温度对具有包括在其中的杂质的半导体晶片进行退火来施加热应力。本领域的技术人员会理解使半导体晶体破碎所需的、且同时保持在所分配的热裕度之中的适当温度。
类似地，具有弱化区域的半导体晶片也可以经受机械应力来使弱化区域破碎。其中，可以通过碾压经过半导体晶片的表面的机械装置来施加机械应力。在可选的实施例中，机械应力和热应力都可以被用于帮助半导体管芯的分离。在将半导体晶片破碎为单个半导体管芯之后，处理可以在停止步骤155处停止。
根据本公开的一个实施例，图1的流程图100包括可以用来制造半导体管芯的特定步骤。在可选的实施例中，根据本公开的替换实施例，更多或者更少的步骤可以被用于制造半导体管芯。此外，每一步骤被执行的特定顺序可以改变。因此，例如，在特定的实施例中，步骤130和步骤140可以先于步骤120执行。
图2A-4B示出了显示将半导体晶片分离成单个半导体管芯的方法的实施例的处理步骤。图2A初始地示出了半导体晶片210。在图2A中示出的晶片210包括凹槽260和一个或者多个管芯区域270。本领域技术人员应当理解，凹槽260可以用于沿着晶片210的中心(或者其他已知的点)来协调晶片210上的各种不同的特征，包括特定半导体特征的位置、管芯区域270等等。
该一个或多个管芯区域270代表在半导体晶片210上用于不同管芯的管芯边界。这些管芯边界可以最终成为晶片210被切割成为单个半导体管芯的划道。此外，不管是否使用放大装置，管芯区域270都可能或不可能被人眼所见。给定晶片210上的管芯区域270的数量通常根据晶片210的大小以及每个单独的管芯区域270的期望大小而改变。
返回到图2B，示出了图2A的半导体晶片210的一部分的放大图。如图所示，半导体晶片210包括不同的材料、层和特征的集合。例如，半导体晶片210包括基底层212(例如，在一个实施例中的单晶硅)，有源特征层214(例如，在一个实施例中包括晶体管器件)，以及互连特征层216(例如，在一个实施例中，包括一个或多个互连层)。除了其他可能性之外，基底层212、有源特征层214、以及互连特征层216可以包括由上面提到的任一材料或其集合。类似地，在该制造阶段，半导体晶片210中可以存在其他层。
如图2B中所示，在半导体晶片210上方形成了图案化的抗蚀剂220，以暴露半导体晶片210的区域230。类似于上述处理的处理可以用于图案化抗蚀剂220。在一个实施例中，暴露区域230被设置为邻近半导体管芯270互相连接的连接位置。在另一实施例中，暴露区域230暴露了半导体晶片210中的各划道的至少一部分。
在一个实施例中，暴露区域230具有小于大约5微米的宽度(w)。在替换实施例中，暴露区域230具有小于大约1微米的宽度。上述的宽度(w)明显小于过去将半导体晶片210分离成单个半导体管芯时可能使用的锯条或划线工具的宽度。因此，可以显著节省半导体晶片210的占用面积。
图2B还示出了杂质240通过抗蚀剂220的中开口被引入暴露区域230中。除了其他的可能性之外，可以使用类似于上面所讨论的处理将杂质240置于半导体中。如上述讨论的，杂质240被配置为破坏半导体晶片210的邻近半导体管芯270相互连接的连接位置中的键合。杂质240可以进一步导致半导体晶片210中的弱化区域250。在一个实施例中，弱化区域250大体上垂直于设置了杂质240的最初表面延伸。这与可能产生大体上平行于该表面延伸的弱化区域的其他处理形成了鲜明的对比。
图2A和2B的实施例示出了抗蚀剂220被用于将杂质240精确地置于半导体衬底210中。然而，存在其中不需要抗蚀剂的其他实施例。例如，存在其中使用直接写注入(direct write implant)的已知实施例。例如，由XY平台驱动的质子束可以被用于将杂质240包括在半导体衬底210中。
图3A和3B示出了在去除了半导体晶片210的背面(例如，与杂质240最初被设置的表面相对的表面)的至少一部分区域之后的图2A和2B的半导体晶片210。在一个实施例中，传统的晶片背部打磨被用于将半导体晶片210的厚度减少到约200微米到约400微米范围的数值。在替换实施例中，可以使用更多或更少的背面打磨。该去除半导体晶片210的背面的至少一部分的处理被设计为有助于将半导体晶片210分离成单个半导体管芯。
图4A和4B示出了将具有杂质240的半导体晶片210沿着弱化区域250分离成单个半导体管芯410之后的图3A和3B中的半导体晶片210。如前面所提到的，将半导体晶片210分离成单个半导体管芯的处理借助于增加应力。图4A和4B的实施例示出了使用辊420施加的机械应力的应用。尽管在该实施例中使用辊420来提供应力，本领域的技术人员应当理解，各种其他的技术和装置也可以被使用。应当再次注意，热应力或其他形式的应力(例如，声学应力)也都是可以被使用的。
上面参考图1至4B所公开的处理表明在半导体晶片中形成一个或多个特征之后，尤其是在形成了互连结构之后，将杂质置于半导体晶片中。可能存在某些实施例，其中，在半导体晶片上或之中形成任何特征之前将杂质包括在半导体晶片中。类似地，可能存在某些实施例，其中，在半导体晶片上或之中形成有源特征之后不久将杂质包括在半导体晶片中。
上述公开的本发明的方面与其他传统处理相比提供了某些益处。例如，上述公开因为管芯通道可以小于其他的锯条和划线技术中所允许的通道，因而能够得到更高的硅的使用率。此外，相对于购买和维护传统的锯条和划线工具，所使用用于将半导体晶片分离成单个管芯的注入可以较少，因此这可能最终具有更低的处理成本。
关于包括杂质的更多细节和其他相关信息，可以在美国专利第6,335,258号，第6,020,252号，第5,877,070号，第6,372,609号以及美国专利申请公开第2004/0171232号和第2004/0166649号中找到，以上全部内容通过引用结合于此。
涉及到上述本公开的本领域的技术人员应当理解，在不背离本发明的保护范围的基础上，可以对上述实施例做出其他和进一步的添加、删除、替换和修改。

Claims (20)

1.一种用于将半导体晶片分离成单个半导体管芯的方法，包括：
将杂质置于半导体晶片的邻近半导体管芯互相连接的连接位置的区域中，所述杂质被配置为破坏邻近所述半导体晶片中所述连接位置的键合并产生弱化区域；以及
将具有所述杂质的所述半导体晶片沿着所述弱化区域分离成单个半导体管芯。
2.根据权利要求1所述的方法，其中，设置杂质包括将稀有气体离子注入至所述区域中。
3.根据权利要求1所述的方法，其中，设置杂质包括将氢离子注入至所述区域中。
4.根据权利要求1所述的方法，其中，所述区域具有小于大约5微米的宽度。
5.根据权利要求1所述的方法，其中，所述区域具有小于大约1微米的宽度。
6.根据权利要求1所述的方法，其中，所述杂质通过抗蚀剂中的开口被置于所述半导体晶片中。
7.根据权利要求1所述的方法，其中，所述杂质被置于所述半导体晶片中的划道内。
8.根据权利要求1所述的方法，其中，分离所述半导体晶片包括使用机械应力或热应力来分离所述半导体晶片。
9.根据权利要求1所述的方法，其中，所述杂质被置于表面中，以及其中进一步地，所述弱化区域大体上垂直于所述表面延伸。
10.根据权利要求1所述的方法，其中，所述杂质被置于表面中，以及其中进一步地包括：在注入之后且在分离之前，去除相对表面的一部分。
11.一种制造半导体管芯的方法，包括：
获取半导体晶片；
在所述半导体晶片上或之中形成多个半导体特征；
将杂质置于所述半导体晶片的邻近半导体管芯互相连接的连接位置的区域中，所述杂质被配置为破坏所述半导体晶片中邻近所述连接位置的键合并产生弱化区域；以及
沿着所述弱化区域将具有所述半导体特征和杂质的所述半导体晶片分离成单个的半导体管芯。
12.根据权利要求11所述的方法，其中，设置杂质包括将稀有气体离子注入至所述区域中。
13.根据权利要求11所述的方法，其中，设置杂质包括将氢离子注入至所述区域中。
14.根据权利要求11所述的方法，其中，所述区域具有小于大约5微米的宽度。
15.根据权利要求11所述的方法，其中，所述区域具有小于大约1微米的宽度。
16.根据权利要求11所述的方法，其中，所述杂质通过抗蚀剂中的开口被置于所述半导体晶片中。
17.根据权利要求11所述的方法，其中，所述杂质被置于所述半导体晶片中的划道内。
18.根据权利要求11所述的方法，其中，分离所述半导体晶片包括使用机械应力或热应力来分离所述半导体晶片。
19.根据权利要求11所述的方法，其中，所述杂质被置于表面中，以及其中进一步地，所述弱化区域大体上垂直于所述表面延伸。
20.根据权利要求11所述的方法，其中，所述杂质被置于表面中，以及进一步地包括：在注入之后且在分离之前，去除相对表面的一部分。
CN200780053007A 2007-05-17 2007-05-17 使用注入杂质将半导体晶片分离成单个半导体管芯的方法 Pending CN101809732A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510500717.7A CN105206572A (zh) 2007-05-17 2007-05-17 使用注入杂质将半导体晶片分离成单个半导体管芯的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/069145 WO2008143663A1 (en) 2007-05-17 2007-05-17 Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510500717.7A Division CN105206572A (zh) 2007-05-17 2007-05-17 使用注入杂质将半导体晶片分离成单个半导体管芯的方法

Publications (1)

Publication Number Publication Date
CN101809732A true CN101809732A (zh) 2010-08-18

Family

ID=38962063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780053007A Pending CN101809732A (zh) 2007-05-17 2007-05-17 使用注入杂质将半导体晶片分离成单个半导体管芯的方法

Country Status (7)

Country Link
EP (1) EP2156466B1 (zh)
JP (1) JP2010527513A (zh)
KR (1) KR101122521B1 (zh)
CN (1) CN101809732A (zh)
AT (1) ATE531079T1 (zh)
TW (1) TWI376768B (zh)
WO (1) WO2008143663A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119501B2 (en) 2007-05-17 2012-02-21 Agere Systems Inc. Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121404A (ja) * 1997-10-20 1999-04-30 Denso Corp 半導体基板の分割方法
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
DE10328876A1 (de) * 2003-06-26 2005-02-03 Infineon Technologies Ag Verfahren zum Vereinzeln von Halbleiterchips aus einem Wafer
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP4838504B2 (ja) 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20100005716A (ko) 2010-01-15
TW200919639A (en) 2009-05-01
ATE531079T1 (de) 2011-11-15
WO2008143663A1 (en) 2008-11-27
JP2010527513A (ja) 2010-08-12
EP2156466A1 (en) 2010-02-24
EP2156466B1 (en) 2011-10-26
KR101122521B1 (ko) 2012-03-20
TWI376768B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
KR101154916B1 (ko) 박막 에스오아이 장치의 제조 방법
TWI646654B (zh) 製造高電阻率絕緣體上半導體底材之方法
CN101410940A (zh) 利用热处理去除氧物质的制造粘结衬底结构的方法和结构
TW201140761A (en) Method for manufacturing a semiconductor substrate
CN102479712A (zh) 一种双栅氧半导体器件制造方法
US6635517B2 (en) Use of disposable spacer to introduce gettering in SOI layer
US6593205B1 (en) Patterned SOI by formation and annihilation of buried oxide regions during processing
CN103730370B (zh) 提升mosfet性能和nbti的方法和结构
US8119501B2 (en) Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
JP3015781B2 (ja) 半導体素子のインダクタ製造方法
CN102130048B (zh) 半导体管芯切单方法
CN101809732A (zh) 使用注入杂质将半导体晶片分离成单个半导体管芯的方法
TW200421607A (en) Method for fabricating a non-planar nitride-based semiconductor structure
US9034102B2 (en) Method of fabricating hybrid orientation substrate and structure of the same
KR20120087193A (ko) 반도체 구조의 제조 방법들 및 이와 같은 방법들에 의해 얻어지는 반도체 구조들
JP2008210902A (ja) カレントミラー回路
US8354319B2 (en) Integrated planar and multiple gate FETs
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
CN105206572A (zh) 使用注入杂质将半导体晶片分离成单个半导体管芯的方法
JP2005286141A (ja) 半導体装置の製造方法
JP5580439B2 (ja) 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法
US7320907B2 (en) Method for controlling lattice defects at junction and method for forming LDD or S/D regions of CMOS device
TW513755B (en) Manufacture method of semiconductor device with self-aligned inter-well isolation
TW202345408A (zh) 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法
JPH09502303A (ja) マイクロエレクトロニクスの製造に使用するための平坦な分離方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Delaware

Applicant after: EDGAR RAY SYSTEMS CO., LTD.

Address before: American Pennsylvania

Applicant before: Egree System Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: EGREE SYSTEM CO. LTD. TO: AGERE SYSTEMS GUARDIAN CORP.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100818