TWI376768B - Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity - Google Patents

Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity Download PDF

Info

Publication number
TWI376768B
TWI376768B TW097118239A TW97118239A TWI376768B TW I376768 B TWI376768 B TW I376768B TW 097118239 A TW097118239 A TW 097118239A TW 97118239 A TW97118239 A TW 97118239A TW I376768 B TWI376768 B TW I376768B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
regions
impurity
separating
Prior art date
Application number
TW097118239A
Other languages
English (en)
Other versions
TW200919639A (en
Inventor
Edward B Harris
Kurt G Steiner
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200919639A publication Critical patent/TW200919639A/zh
Application granted granted Critical
Publication of TWI376768B publication Critical patent/TWI376768B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

1376768 九、發明說明: 【發明所屬之技術領域】 本發明整體而言係關於一種用於分離半導體晶圓為個別 半導體晶粒之方法。 【先前技術】 在積體電珞構造中,藉由一系列材料沉積及移除製程, 複數個積體電路(半導體晶粒)被同時形成於一單個半導體 曰曰圓上。該等個別半導體晶粒然後在一被稱為鑛切之製程 中從該晶圓上分離。晶圓鋸切大體上包括以一圓形鋸刀片 鑛該晶圓或藉由刻劃及斷裂該晶圓(若該晶圓係結晶的)。 在該半導體晶圓之該等晶粒被分離處之該等部分係為習稱 之切口’或在半導體製造業界之說法係稱之為劃道或刻劃 道。刻劃道寬度由晶圓特性、刀片尺寸及特性、劃線工具 尺寸及特性等等之結合所指定。 熟習此項技術者將瞭解到一習知的刻劃道可具有一約62 微米之劃道寬度。就約30微米之刀片寬度或刻劃工具寬度 及62微米之劃道寬度而言,於該刀片或刻劃工具之任一側 僅有16微米之餘隙。然而,該半導體製造業正朝向更窄之 刻劃道(例如,52微米及以下)發展,致力於獲得每晶圓之 更高晶粒產量。為加工一 52微米之劃道寬度,該刀片或刻 劃工具必須不厚於2〇微米以保持於該刀月之任一側上之相 同餘隙。然而,減小該鋸刀片厚度或刻劃工具厚度以促成 一較窄切口在實務上有其限制。 因此,本技術需要的係一種用於分離一半導體晶圓為其 131320.doc 個別晶粒之方法,該方法不受限於上述厚度。 【發明内容】 為解決上述之先前技術之缺點,提供一種用於分離一半 導體晶圓為個別半導體晶粒之方法。除其他步驟外,該用 於分離該半導體晶圓之方法可包含將一雜質植入至該半導 體晶圓接近半導體晶粒相互結合之接面處的區域中,該雜 質經構形以打斷在該半導體晶圓中接近該等接面處之鍵 合,並造成弱化區域。該方法可進一步包含在置放雜質至 該等區域中後移除該半導體晶圓之相反表面之部分。用於 分離該半導體晶圓之方法可額外地包含沿該等弱化之區域 分離具有該雜質及該等經移除區域之半導體晶圓為個別半 導體晶粒。 【實施方式】 本發明揭示之内容係至少部分係基於以下之認知:雜質 可被植入半導體晶圓之一接近半導體晶粒相互結合之接面 處,以幫助該半導體晶圓分離為其個別半導體晶粒。本發 明揭示之内容進-步瞭解到該等所植人之雜質可打斷在該 半導體晶圓内接近該等接面之鍵合,造成弱化之區域,及 可沿該等弱化之區域將該半導體晶圓分離為其個別晶粒。 圖^闡釋-流程圖100’其顯示一種製造半導體晶粒之方 法之一實施例。除該製造半導體曰 卞等遐日日粒之方法外,該流程圖 包含一包含一種分離半導·體B & & 千导體阳圓為個別半導體晶粒之方法 之子集。因此’該流程圖1 〇〇並非用 业非用以將該所揭示内容限 制於任何特定步驟。 131320.doc 1376768 該流程圖1 00始於一開始步驟105。其後,在步驟i i 〇 中,獲得一半導體晶圓。該半導體晶圓可包括許多不同的 材料。舉例而言,其中,該半導體晶圓可包括一半導體、 導體或用於微電子學或類似技術領域中之絕緣材料。舉例 而5,可使用諸如GaAs、InP或GaN之類之週期表第(HJ)_ (v)族半導體 '週期表第(IIIHV)族半導體之合金鍺化 石夕 '碳化⑦m英及炫融石夕石以及此等材料或未列出 之材料之結合。
該半導體晶圓可以製造之許多不同步驟而獲得。舉例而 言,在一實施例中,該半導體晶圓係一僅具有一單層且無 功能特徵於其中(例如,直接取自錠)之裸半導體晶圓。在 另-實施例中,該半導體晶圓包括複數層,其中之一層可 以係一埋氧層(例#,絕緣體上邦〇1))。在再-實施例 中,該半導體晶圓包括複數層,該複數層包含可以係類似 於該等上述材料之層。在此實施例中,該半導體晶圓可早 已包a個或夕個功能特徵(例如,主動特徵)於其中或其 其後’在步驟12〇中,可在該半導體晶圓上、内或上方 形成-個或多個額外的半導體特徵。此步驟12〇可包含許 多不同的處理步驟 兴 舉例而έ,該步驟120可包含形成一 (例如,電晶體特徵、電容_ 應器特於該半導體晶圓上 '内、上方。該步 額外地包3形成互連特徵於該半導體晶圓上、内或上方。 該步驟120亦可包含 4上方 圖案化一㈤或多個光致抗姓劑特徵於 131320.doc ^76768 該半導體晶圓上、内或上方。然而,該步驟120不應受限 於任何單一處理步驟或處理步驟之整體。 在步驟120後,在步驟13〇中,抗蝕劑可被圖案化以曝露 接近接面之該半導體晶圓之區域(其中半導體晶粒相互結 合)。熟習此項技術者瞭解圖案化抗蝕劑(例如,在一實施 例中之光致抗蝕劑)的程序。舉例而言,圖案化抗蝕劑之 程序可始於施加一抗蝕劑材料層至該半導體晶圓,隨後選 • 擇性地曝露該抗蝕劑層於一能源,其中由於其曝露於該能 源,該抗蝕劑層之部分之特性改變。在此曝露(曝光)之 後,該抗蝕劑層然後可(例如)藉由一採用液體化學溶劑之 "濕式顯影程序"形成,以選擇性地移除該抗蝕劑之部分。 將造成的係於該抗蝕劑中之一所需圖案,其在此實施例中 將曝露接近接面之該半導體晶圓之該等區域,其中半導體 晶粒相互結合。在另一實施例中,該抗姓劑將曝露在該半 導體晶圓中之該等刻劃道之至少一部分。
’31320.doc 此等離子與先前所述 在特定應用中,應避 1376768 免硼與磷,以便防止周圍區域之反摻雜。亦可使用其他雜 質。 利用多種不同程序,可將該等雜質置放於該半導體晶圓 内。然而,在一實施例中,利用一植入技術將該等雜質置 放於該半導體晶圓内。舉例而言,在一實施例中,利用一 在約10 keV至約1000 keV範圍内之植入能量與一在約iei2 原子/cm至1E16原子/cm3範圍内之植入劑量將該等雜質植 入該半導體晶圓内。在另一實施例中,選擇該等植入條 件,使得該等弱化區域從該半導體晶圓之表面延伸,該植 入最初接觸於一相反表面。雖然如此,亦可使用其他植入 條件’包含不需要先前所述之抗蝕劑之植入。 其後,在步驟150中,沿該等弱化區域,具有該雜質於 其中之該半導體晶圓可被分離為其個別半導體晶粒。將該 半導體晶圓分離為該等個別晶粒可包含許多不同步驟或多 個步驟之結合。舉例而言,在一實施例中,具有該等弱化 區域之半導體晶圓可經受一熱應力以促使該等弱化區域破 裂’因此允許該專半導體晶粒分離。其中,藉由將具有該 等雜質包含於其中之半導體晶圓退火於適當溫度可給予該 熱應力。熟習此項技術者瞭解為破裂該半導體晶圓所需之 適當溫度同時仍在該所分配的熱預算内。 同樣地’具有該等弱化區域之該半導體晶圓可經受—機 械應力以促使該等弱化區域破裂。其中,藉由一越過該半 導體晶圓之表面滾動之機械裝置可給予該機械應力。在一 替代實施例中’機械應力與熱應力兩者被用於幫助該等半 131320.doc -10- 1376768 導體晶粒之分離◦在破裂該半導體晶圓為其個別晶粒後, 該製程可停止於停止步驟155。 圖1之流程圖100包含可用於製造如本發明揭示之内容之 一實施例之半導體晶粒之步驟。在替代實施例中,更少之 步驟或額外的步驟可被用於製造如本發明揭示之内容之替 代實施例之半導體晶粒。另外,該等步驟之每一步驟被引 導之特定順序可改變。因此,舉例而言,在特定實施例 中,步驟.130與140可先於步驟120發生。 圖2A-4B閣釋處理步驟,其顯示一種分離一半導體晶圓 為個別半導體晶粒之方法之一實施例。圖2 A最初闡釋一 半導體晶圓210。顯示於圖2A中之晶圓包含一缺口 26〇及一 個或多個晶粒區域270。如熟習此項技術者預期,該缺口 260可連同該晶圓210之中心(或另一已知點)一起被用於調 整該晶圓210上之各種不同特徵,包含特定半導體特徵之 位置、該等晶粒區域等等。 該一個或多個晶粒區域270代表於該半導體晶圓2丨〇上之 不同晶粒之晶粒邊界《此等晶粒邊界可基本上係該晶圓 210被鋸切為其個別半導體晶粒之該等刻劃道。而且該 等晶粒區域270可以係利用一放大構件與否之肉眼可見的 或不可見的。在一給定晶圓210上之晶粒區域27〇之數目基 於晶圓210之尺寸及每一個別晶粒區域27〇之所需尺寸上。 轉到圖2B,顯示的係圖2A之半導體晶圓21〇之一部分之 放大圖。如示,該半導體晶圓21〇包含不同材料、層及特 徵之一整體。舉例而言,該半導體晶圓21〇包含一基層 131320.doc 212(例如,在一實施例中之單晶石夕)、一主動特徵層214(例 如,在-實施例中包含電晶體裝置)及一互連特徵層216(例 如,在一實施例中包含一個或多個互連層其中,該基 層2丨2、主動特徵層214及互連特徵層216可包括上述材料 之任一者或其整體。同樣,在此製造步驟中,額外層可存 在於該半導體晶圓21〇中。 如圖2B所示,圖案化的抗蝕劑22〇被形成於該半導體晶 圓2 10之上方以曝露該半導體晶圓21〇之區域23〇。一類似 於上述之製程可用於圖案化該抗蝕劑22〇。在一實施例 中’該4所曝露之區域230位於接近接面(其中該等半導體 晶粒270相互結合)。在另一實施例中,該等所曝露之區域 2 3 0曝露該半導體晶圓21 〇中之刻劃道之至少一部分。 在一實施例中,該等所曝露之區域230具有一小於約5微 米之寬度(w)。在一替代實施例中,該等所曝露之區域23〇 具有一小於約1微米之寬度(w)。該等前述寬度(w)為明顯 小於一雜刀片或刻劃工具之寬度,如在過去之以鋸切該半 導體晶圓2 10為其個別半導體晶粒之可能已使用之寬度。 因此’可節約相當大的半導體晶圓2 1 〇之基板面。 圖2B進一步闡釋一雜質240穿過該抗蝕劑220中之開口被 引進至該等所曝露之區域230中。其中,利用一類似於上 述之製程’該雜質24〇可被置放於該半導體内。如上所 述,該雜質240經構形以打斷接近該等接面之在該半導體 晶圓2 10中之該等鍵合(其中該等半導體晶粒270相互結 合)。該雜質240可進一步造成該半導體晶圓210中之弱化 131320.doc 1376768 區域250 〇在一實施例中,該等弱化區域25〇延伸為大體上 垂直於一該雜質240被置放之最初表面《這係與其他可能 產生一延伸為大體上平行於該表面之弱化區域之製程之直 接對照。 圖2A與2B之實施例闡釋該抗蝕劑22〇被用於精確置放該 雜質240於該半導體基板21〇内。然而,其他實施例存在, 其中不需要抗钱劑。舉例而言,一已知實施例存在,其中 使用一直接寫入植入。舉例而言,以一 χγ座標台驅動之一 質子束被用於包含該半導體基板21〇内之雜質240。 圖3A與3B闡釋在移除該半導體晶圓21〇之一背側(例如, 一該雜質240被最初置放之表面之相反表面)之至少一部分 後之圖2A與2B之半導體晶圓210。在一實施例中,一常規 的晶圓背研被用於減小該半導體晶圓2 1 〇之厚度至一在約 200微米至約400微米範圍内之數值。在一替代實施例中, 使用一更多或更少之背研。移除該半導體晶圓21〇之背側 之至少一部分之製程被設計為幫助將該半導體晶圓21〇分 離為其個別半導體晶粒。 圖4A與4B闡釋在沿該等弱化區域250分離具有該雜質 240之半導體晶圓210為個別半導體晶粒410後之圖3A與3B 之半導體晶圓210。如先前所示,分離該半導體晶圓21〇為 其個別晶粒之製程可與應力之增加相關。圖4A與4B之實 施例闡釋利用一滾筒420之所施加之機械應力之使用。當 一滾筒420被用於此實施例以提供該應力時,熟習此項技 術者瞭解各種其他技術及裝置可被使用。應再注意,亦可 131320.doc 13 1376768 使用熱應力或其他形式的應力(例如,聲應力卜 關於圖1至4B之上述製程顯示在㈣—個❹_徵於 其中後’特別係在形成該等互連結構後,該雜質被置放於 該半導體晶圓卜特定實施例可存在,其中該雜質在任何 特徵被形成於其上或其内之前被包含在該半導體晶圓内。 同樣,特定實施例可存在,丨中該雜質在形成該等主動特 徵於其上或其内之不久後被包含在該半導體晶圓内。
以上揭示之該等發明的態樣提供優於常規製程之益處。 舉例而言,以上揭示之内容允許更多的矽利用因為該等 晶粒道(die lanes)可小於在其他鋸及刻劃技術中之所允許 的晶粒道。而且,其可基本上具有一較低之製程成本因 為與購買及維持常規鋸及劃片工具之成本作比較,以分離 該半導體晶圓為其個別晶粒之植入使用之成本可以係小 的。 關於一雜質之内含物及其它相關資訊之額外詳情可在美 國專利第 6,335,258 號、第 6,020,252號、第 5,877,070號、 第6,372,609號及美國專利申請案公開第2004/0171232號與 第2004/0166649號申找到’其全部以引用的方式併入本文 中,如同其全文以引用的方式併入本文中。 熟習以上揭示之此項技術之人士將可瞭解,在不遠背本 發明之範圍的情況下,仍可對上述實施例施行其他及進一 步的增添、刪減、替代及修飾。 【圖式簡單說明】 為了對本發明之更全面的瞭解,以上之說明可以配合該 131320.doc •14·

Claims (1)

1376768 年月日修正替Μ申讀專範園: 第097118239號專利申請案 中文申請專利範圍替換本π'〇1年8月) 種用於分離—半導體晶圓為個別半導體晶粒之方法, 包括: 粒置玫-雜質至_半導體晶圓之—表面之接近半導體晶 粒相互結合之多個接面處的多個區域中,其中該雜質經 構形从打斷在該半導體晶圓中接近該等接面處之各鍵合 並造成多個弱化區域; ▲在置放該雜質至該半導體晶圓之該等區域中後,移除 4半導體晶圓之一相反表面之至少一部分;及 沿該等弱化區域將具有該雜質及該經移除部分之該半 導=晶圓分離成個別半導體晶粒,其中分離該半導體晶圓 包含利用機械應力,熱應力或聲應力分離該半導體曰 圓。 曰日 2·=請求項1之方法,其中置放一雜質包含植入若干稀有 氣體離子至該等區域中。 3.如请求項1之方法,其中該等區域具有一小於約5微来之 寬度。 4’如凊求項1之方法,其中該雜質係穿過抗蝕劑中之若干 開口而被置放至該半導體晶圓中。 .如叫求項1至方法,其中該雜質被置放在該半導體晶圓 中之若干刻劃道内。 6.如請求項1之:¾•法,其中該相反表面中之該等經移除部 分之至少一部分在位置上係大體上對應於該表面中之該 等弱化區域。 131320-1010803.doc /υο 01. 8. 06 年月曰修正替換頁 7· 如請求項1夕女、 」 滾筒產生該機械1 + ^ _分離該半導體晶圓包含利用一 “請求項;::法應力:分離該半導趙晶圓。 寬度。 其中該等區域具有一小於約1微米之 9. 10. 如請求項1之方法 於一鋸刀片或刻劃 一種用於分離一半 包括: ,其中該等區域具有—寬度其明顯小 工具之一寬度。 導體日日圓為.個別半導體晶粒之方法, 雜質至一半導體晶圓之一表面之接近半導體晶 粒相互結合之多個接面處的多個區域中,其中該雜質經 構形以打斷在該半導體晶圓中接近該等接面處之各鍵合 並造成多個弱化區域,其中該等區域具有—寬度其明顯 小於—鋸刀片或刻劃工具之一寬度; 在置放該雜質至該半導體晶圓之該等區域中後,移除 該半導體晶圓之一相反表面之至少一部分;及 沿該等.弱化區域將具有該雜質及該經移除部分之該半 導體晶圓分離成個別半導體晶粒。 131320-1010803.doc 2·
TW097118239A 2007-05-17 2008-05-16 Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity TWI376768B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/069145 WO2008143663A1 (en) 2007-05-17 2007-05-17 Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity

Publications (2)

Publication Number Publication Date
TW200919639A TW200919639A (en) 2009-05-01
TWI376768B true TWI376768B (en) 2012-11-11

Family

ID=38962063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118239A TWI376768B (en) 2007-05-17 2008-05-16 Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity

Country Status (7)

Country Link
EP (1) EP2156466B1 (zh)
JP (1) JP2010527513A (zh)
KR (1) KR101122521B1 (zh)
CN (1) CN101809732A (zh)
AT (1) ATE531079T1 (zh)
TW (1) TWI376768B (zh)
WO (1) WO2008143663A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119501B2 (en) 2007-05-17 2012-02-21 Agere Systems Inc. Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121404A (ja) * 1997-10-20 1999-04-30 Denso Corp 半導体基板の分割方法
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
DE10328876A1 (de) * 2003-06-26 2005-02-03 Infineon Technologies Ag Verfahren zum Vereinzeln von Halbleiterchips aus einem Wafer
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2008143663A1 (en) 2008-11-27
TW200919639A (en) 2009-05-01
JP2010527513A (ja) 2010-08-12
KR20100005716A (ko) 2010-01-15
KR101122521B1 (ko) 2012-03-20
ATE531079T1 (de) 2011-11-15
EP2156466B1 (en) 2011-10-26
CN101809732A (zh) 2010-08-18
EP2156466A1 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
US8148240B2 (en) Method of manufacturing semiconductor chips
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
EP2530709B1 (en) Method of producing a semiconductor wafer
JPH0330357A (ja) 半導体チップの製造方法
JP2009099954A (ja) 半導体基板分割方法および半導体回路構造製造方法
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
TW201126648A (en) Semiconductor die singulation method
TW201115684A (en) Scribe-line through silicon vias
US20100081257A1 (en) Dice by grind for back surface metallized dies
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
JP4826290B2 (ja) 半導体素子の製造方法
US8119501B2 (en) Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
TWI376768B (en) Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
TW200836254A (en) Semiconductor die with separation trench etch and passivation
JP6625386B2 (ja) 半導体装置および半導体装置の製造方法
US20230343578A1 (en) Semiconductor device manufacturing method and wafer structural object
CN110504214B (zh) 半导体组件制造方法和半导体组件
JP5580439B2 (ja) 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法
EP4345872A1 (en) A method of singulation of dies from a wafer
TW200842956A (en) Manufacturing method and apparatus of semiconductor chip, semiconductor chip dividing jig
TWI304270B (en) A wafer and a die having an integrated circuit and a layer of diamond
CN105206572A (zh) 使用注入杂质将半导体晶片分离成单个半导体管芯的方法
JPS60253241A (ja) 半導体ウエハ−のスクライブ方法
JP2003229429A (ja) Simoxウエ−ハ