CN101807532A - 一种超薄芯片的倒装式封装方法以及封装体 - Google Patents

一种超薄芯片的倒装式封装方法以及封装体 Download PDF

Info

Publication number
CN101807532A
CN101807532A CN 201010135510 CN201010135510A CN101807532A CN 101807532 A CN101807532 A CN 101807532A CN 201010135510 CN201010135510 CN 201010135510 CN 201010135510 A CN201010135510 A CN 201010135510A CN 101807532 A CN101807532 A CN 101807532A
Authority
CN
China
Prior art keywords
conductive film
wafer
ultra
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010135510
Other languages
English (en)
Other versions
CN101807532B (zh
Inventor
张江元
柳丹娜
李志宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Diodes Shanghai Co Ltd
Original Assignee
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Sci & Tech Electronic Co Ltd filed Critical Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority to CN 201010135510 priority Critical patent/CN101807532B/zh
Publication of CN101807532A publication Critical patent/CN101807532A/zh
Application granted granted Critical
Publication of CN101807532B publication Critical patent/CN101807532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供了一种超薄芯片的倒装式封装方法，包括如下步骤：提供一晶圆，所述晶圆的正面具有多个待封装的芯片结构；在晶圆正面的芯片结构上的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；将粘贴有导电薄膜的晶圆切割成独立的芯片；将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。本发明的优点在于，采用了双面具有粘性的导电薄膜代替了现有技术中的金球，既能够有效降低封装后器件的厚度，又能够降低工艺的复杂程度和成本，从而推进器件向轻薄化的趋势发展。

Description

一种超薄芯片的倒装式封装方法以及封装体
【技术领域】
本发明涉及半导体封装领域，尤其涉及一种超薄芯片的倒装式封装方法以及封装体。
【背景技术】
随着电子工业的不断发展，更小、更薄、更轻的器件封装工艺已经成为一种发展趋势。然而现有封装技术中的一些工艺方法并不能满足目前的发展趋势，比如现有封装技术中芯片焊盘(PAD)和引线框架之间的金属引线需要占用芯片的纵向空间，增加了芯片的厚度，阻碍了器件向更薄的趋势发展；而倒装式封装中焊盘和引线框架之间的金属球也需要占用芯片的纵向空间，并且金属球的焊接和组装工艺复杂，因此不仅增加了芯片的厚度还增加了封装工艺的复杂程度，不利于推进器件向轻薄化的趋势发展。
【发明内容】
本发明所要解决的技术问题是，提供一种超薄芯片的封装方法以及封装体，即能够有效降低封装后器件的厚度，又能够降低工艺的复杂程度和成本，从而推进器件向轻薄化的趋势发展。
为了解决上述问题，本发明提供了一种超薄芯片的倒装式封装方法，包括如下步骤：提供一晶圆，所述晶圆的正面具有多个待封装的芯片结构；在晶圆正面的芯片结构上的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；将粘贴有导电薄膜的晶圆切割成独立的芯片；将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。
作为可选的技术方案，所述导电薄膜是含有金属成分的树脂薄膜，所述金属为银，所述导电薄膜层中进一步含有焊料。
作为可选的技术方案，所述导电薄膜的厚度范围是10μm至50μm。
作为可选的技术方案，所述在晶圆正面粘贴导电薄膜的步骤进一步包括：提供一支撑层；在所述支撑层的表面上形成一层连续的导电薄膜；图形化所述导电薄膜，使其位置和形状与晶圆正面焊盘相互对应；将晶圆正面的焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上。
作为可选的技术方案，所述导电薄膜的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层相互粘贴，以有利于粘贴晶圆后将支撑层移除。
本发明进一步提供了一种上述的方法形成的封装体，包括引线框架以及粘贴在引线框架上的芯片，所述芯片的焊盘朝向引线框架，在芯片的焊盘与引线框架的引脚之间设置有导电薄膜，所述导电薄膜的上下表面均具有粘性，以粘合引线框架和芯片。
作为可选的技术方案，所述导电薄膜是含有金属成分的树脂薄膜，所述金属为银，所述导电薄膜层中进一步含有焊料。
作为可选的技术方案，所述导电薄膜的厚度范围是10μm至50μm。
本发明的优点在于，采用了双面具有粘性的导电薄膜代替了现有技术中的金球，即能够有效降低封装后器件的厚度，又能够降低工艺的复杂程度和成本，从而推进器件向轻薄化的趋势发展。
【附图说明】
附图1所示是本发明具体实施方式的实施步骤示意图；
附图2至附图9是本发明具体实施方式的工艺流程图。 
【具体实施方式】
下面结合附图对本发明提供的一种超薄芯片的倒装式封装方法以及封装体的具体实施方式做详细说明。
附图1所示是本具体实施方式所述封装方法的实施步骤示意图，包括如下步骤：步骤S100，提供一晶圆，所述晶圆的正面具有多个待封装的芯片结构；步骤S110，提供一支撑层；步骤S111，在所述支撑层的表面上形成一层连续的导电薄膜；步骤S112，图形化所述导电薄膜，使其位置和形状与晶圆正面焊盘相互对应；步骤S113，将晶圆正面的焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；步骤S114，将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上；步骤S120，将粘贴有导电薄膜的晶圆切割成独立的芯片；步骤S130，将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。
附图2所示，参考步骤S100，提供一晶圆100，所述晶圆100的正面具有多个待封装的芯片结构，本具体实施方式以芯片结构111、113和115表示。
本具体实施方式中，所述晶圆100的材料是单晶硅，所述芯片结构是集成电路。所述晶圆100也可以是任意一种本领域内常见的用于制造晶圆的材料，如蓝宝石、砷化镓或者氮化镓等，所述芯片结构也可以是光学器件如LED管芯等。
附图3所示，参考步骤S110，提供一支撑层190。
所述支撑层190用于粘贴并图形化导电薄膜，因此对于支撑层190的材料选择较为宽泛。所述支撑层190可以是任意一种能够提供平整表面的单层结构，本具体实施方式中是封装领域内常见的蓝膜，在其他的实施方式中也可以是硅晶圆或者玻璃片，甚至可以是采用不锈钢等金属材料制成的平板。
附图4所示，参考步骤S111，在所述支撑层190的表面上形成一层连续的导电薄膜180。
本具体实施方式中所述导电薄膜的形成方法采用粘贴的方法，即将预先提供的连续导电薄膜粘贴在作为支撑层的蓝膜上。在其他的实施方式也可以采用旋涂或者喷涂等方法将能够形成导电薄膜的材料涂覆在支撑层190的表面，并经过固化处理后形成连续的固态导电薄膜180。
所述导电薄膜是含有金属成分的树脂薄膜。所述金属尤其可以是银，所述含有金属成分的树脂薄膜中还可以进一步含有焊料以有利于增加粘性和提高薄膜的导电性。
所述薄膜的厚度范围是10μm至50μm。
附图5所示，参考步骤S112，图形化所述导电薄膜180，使其位置和形状与晶圆100正面的焊盘(图中未示出)相互对应。本实施方式中以独立的导电薄膜凸块181～186表示图形化后形成的图形化结构。
本步骤图形化导电薄膜180采用的工艺包括：通过对晶圆100正面焊盘位置进行识别；将该图形映射到薄膜塑形设备中；采用薄膜塑形设备将导电薄膜180图形化成与焊盘图形相对应的形状，并将多余的部分移除。根据预定的图形对薄膜进行塑性是本领域内常见的工艺，此处不再赘述。
附图6所示，参考步骤S113，将晶圆100正面的焊盘(图中未示出)与图形化的导电薄膜180相互对准，从而将晶圆100粘贴在所述支撑层190的表面上。
附图7所示，参考步骤S114，将支撑层190移除，从而将图形化的导电薄膜180粘贴在晶圆100表面的焊盘上。
本具体实施方式中所采用的导电薄膜180的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层190相互粘贴，以有利于粘贴晶圆100后将支撑层190移除，因此在本步骤中可以直接将支撑层190取下，而导电薄膜凸块181～186由于和晶圆100之间的粘附强度较大，因此不会随支撑层190取下，而是保留在晶圆100的表面。
在其他的实施方式中，如果采用的导电薄膜180的两个表面的粘附强度是相同的，也可以采用选择性加热的方法加热支撑层190(对应导电薄膜凸块181～186在高温下粘附强度降低的情况)或者晶圆100(对应导电薄膜凸块181～186在高温下粘附强度增加的情况)以改变导电薄膜凸块181～186上下表面的粘附强度，达到剥离的目的。如果支撑层190采用的是易于腐蚀的物质如玻璃等，也可以采用腐蚀等方法除去支撑层190。总之，本步骤中应当根据导电薄膜和支撑层的物理化学性质选择合适的移除支撑层190。
附图8所示，参考步骤S120，将粘贴有导电薄膜的晶圆100切割成独立的芯片。此步骤为本领域内常见的划片工艺，此处不再赘述。
附图9所示，参考步骤S130，将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。
附图以表面具有导电薄膜凸块181和182的芯片结构111为例加以叙述。此步骤与本领域内常见的倒装焊工艺类似，不同之处在于采用导电薄膜凸块181～186代替了现有技术中的金球，因此只需要在芯片和引线框架之间稍加压力就可以将两者粘合在一起，工艺较现有技术简单。
在贴片之后后续还需要实施注塑和切割成型等工艺以完成完整的芯片封装步骤，后续步骤均与本领域内常见工艺相同，不再一一叙述。
上述步骤实施完毕后，即形成一完整的封装体，包括引线框架以及粘贴在引线框架上的芯片，所述芯片的焊盘朝向引线框架，在芯片的焊盘与引线框架的引脚之间设置有导电薄膜，所述导电薄膜的上下表面均具有粘性，以粘合引线框架和芯片。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种超薄芯片的倒装式封装方法，其特征在于，包括如下步骤：
提供一晶圆，所述晶圆的正面具有多个待封装的芯片结构；
在晶圆正面的芯片结构上的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；
将粘贴有导电薄膜的晶圆切割成独立的芯片；
将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。
2.根据权利要求1所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜是含有金属成分的树脂薄膜。
3.根据权利要求2所述的超薄芯片的倒装式封装方法，其特征在于，所述金属为银。
4.根据权利要求2或3所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜层中进一步含有焊料。
5.根据权利要求1所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜的厚度范围是10μm至50μm。
6.根据权利要求1或2所述的超薄芯片的倒装式封装方法，其特征在于，所述在晶圆正面粘贴导电薄膜的步骤进一步包括：
提供一支撑层；
在所述支撑层的表面上形成一层连续的导电薄膜；
图形化所述导电薄膜，使其位置和形状与晶圆正面焊盘相互对应；
将晶圆正面的焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；
将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上。
7.根据权利要求2所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层相互粘贴，以有利于粘贴晶圆后将支撑层移除。
8.一种采用权利要求1所述的方法形成的封装体，包括引线框架以及粘贴在引线框架上的芯片，所述芯片的焊盘朝向引线框架，其特征在于，在芯片的焊盘与引线框架的引脚之间设置有导电薄膜，所述导电薄膜的上下表面均具有粘性，以粘合引线框架和芯片。
9.根据权利要求8所述的封装体，其特征在于，所述导电薄膜的厚度范围是10μm至50μm。
10.根据权利要求8或9所述的封装体，其特征在于，所述导电薄膜是含有金属成分的树脂薄膜。
11.根据权利要求10所述的超薄芯片的倒装式封装方法，其特征在于，所述金属为银。
12.根据权利要求10所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜层中进一步含有焊料。
CN 201010135510 2010-03-30 2010-03-30 一种超薄芯片的倒装式封装方法以及封装体 Active CN101807532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010135510 CN101807532B (zh) 2010-03-30 2010-03-30 一种超薄芯片的倒装式封装方法以及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010135510 CN101807532B (zh) 2010-03-30 2010-03-30 一种超薄芯片的倒装式封装方法以及封装体

Publications (2)

Publication Number Publication Date
CN101807532A true CN101807532A (zh) 2010-08-18
CN101807532B CN101807532B (zh) 2012-05-09

Family

ID=42609265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010135510 Active CN101807532B (zh) 2010-03-30 2010-03-30 一种超薄芯片的倒装式封装方法以及封装体

Country Status (1)

Country Link
CN (1) CN101807532B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064116A (zh) * 2010-11-05 2011-05-18 上海凯虹电子有限公司 小尺寸芯片的倒装式封装方法
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 系统级扇出晶圆封装方法
WO2021073256A1 (zh) * 2019-10-18 2021-04-22 天津大学 一种多工器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411921A (en) * 1992-02-10 1995-05-02 Rohm Co., Ltd. Semiconductor chip die bonding using a double-sided adhesive tape
JPH11154689A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd 金バンプ付電子部品の実装方法
US20020135074A1 (en) * 2001-03-21 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
CN1386394A (zh) * 2000-07-21 2002-12-18 松下电器产业株式会社 倒装片封装、其电路板以及其封装方法
CN1486510A (zh) * 2001-08-21 2004-03-31 �����˰�װ�������޹�˾ 在引线框上形成倒装芯片半导体封装的方法
US20090057921A1 (en) * 2007-09-05 2009-03-05 Sungkyunkwan University Foundation For Corporate Collaboration Flip chip for electrical function test and manufacturing method thereof
CN101392154A (zh) * 2007-09-20 2009-03-25 第一毛织株式会社 各向异性导电胶粘剂组合物以及各向异性导电薄膜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411921A (en) * 1992-02-10 1995-05-02 Rohm Co., Ltd. Semiconductor chip die bonding using a double-sided adhesive tape
JPH11154689A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd 金バンプ付電子部品の実装方法
CN1386394A (zh) * 2000-07-21 2002-12-18 松下电器产业株式会社 倒装片封装、其电路板以及其封装方法
US20020135074A1 (en) * 2001-03-21 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
CN1486510A (zh) * 2001-08-21 2004-03-31 �����˰�װ�������޹�˾ 在引线框上形成倒装芯片半导体封装的方法
US20090057921A1 (en) * 2007-09-05 2009-03-05 Sungkyunkwan University Foundation For Corporate Collaboration Flip chip for electrical function test and manufacturing method thereof
CN101392154A (zh) * 2007-09-20 2009-03-25 第一毛织株式会社 各向异性导电胶粘剂组合物以及各向异性导电薄膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064116A (zh) * 2010-11-05 2011-05-18 上海凯虹电子有限公司 小尺寸芯片的倒装式封装方法
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 系统级扇出晶圆封装方法
WO2021073256A1 (zh) * 2019-10-18 2021-04-22 天津大学 一种多工器

Also Published As

Publication number Publication date
CN101807532B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
TWI305036B (en) Sensor-type package structure and fabrication method thereof
TWI379367B (en) Chip packaging method and structure thereof
US8535983B2 (en) Method of manufacturing a semiconductor device
CN104332462B (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN108011608B (zh) 一种应用于声表面波滤波器的晶圆级封装结构及封装工艺
KR20010061849A (ko) 웨이퍼 레벨 패키지
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
US20110057332A1 (en) Semiconductor chip with conductive adhesive layer and method of manufacturing the same, and method of manufacturing semiconductor device
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN101807532B (zh) 一种超薄芯片的倒装式封装方法以及封装体
US20150001697A1 (en) Selective treatment of leadframe with anti-wetting agent
US8936968B2 (en) Flip chip package manufacturing method
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JPH11163006A (ja) ペレットボンディング方法
CN104900547B (zh) 多元合金成分的微凸点制备工艺
JP4515129B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN104347542A (zh) 五面包封的csp结构及制造工艺
JP2011054648A (ja) 半導体装置の製造方法
CN102064117B (zh) 小尺寸芯片的封装方法
CN209947868U (zh) 一种贴片式发光二极管的封装结构
CN103633023A (zh) 包括切割载体的制造组件的方法
CN207250484U (zh) 晶圆级芯片封装结构
US8900926B2 (en) Chip package method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant