CN101803018B - 安全芯片 - Google Patents

安全芯片 Download PDF

Info

Publication number
CN101803018B
CN101803018B CN2008801055574A CN200880105557A CN101803018B CN 101803018 B CN101803018 B CN 101803018B CN 2008801055574 A CN2008801055574 A CN 2008801055574A CN 200880105557 A CN200880105557 A CN 200880105557A CN 101803018 B CN101803018 B CN 101803018B
Authority
CN
China
Prior art keywords
light
safety chip
light well
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801055574A
Other languages
English (en)
Other versions
CN101803018A (zh
Inventor
J·沃克
T·博斯维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acano UK Ltd
Original Assignee
NDS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NDS Ltd filed Critical NDS Ltd
Publication of CN101803018A publication Critical patent/CN101803018A/zh
Application granted granted Critical
Publication of CN101803018B publication Critical patent/CN101803018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07318—Means for preventing undesired reading or writing from or onto record carriers by hindering electromagnetic reading or writing
    • G06K19/07327—Passive means, e.g. Faraday cages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开一种安全芯片。所述安全芯片包括：衬底；设置在所述衬底上的集成电路，所述集成电路包括电路元件、将所述电路元件连接到一起的电路互连层，以及支撑所述电路互连层的层间触点；至少部分屏蔽所述集成电路的屏蔽件；以及位于所述屏蔽件和所述集成电路中的至少一个进光孔，其中，每一进光孔具有由所述电路互连层和层间触点的一部分形成的闭合形状，其中，在所述电路互连层和层间触点的所述一部分上不能测量可利用的电压，并且其中，每一进光孔形成光穿透至所述衬底的路径，防止所述光到达所述电路元件。本发明还公开了相关的装置和方法。

Description

安全芯片
技术领域
本发明涉及一种安全芯片以及制造安全芯片的方法。
背景技术
安全芯片(有时也被称为安全集成电路)用于需要保护资产(asset)的许多产品中。这些资产包括信息、个人详细资料、价值(通常是货币形式)、数据传输以及接入权。通过各种防护措施来保护资产，设计每一种措施以阻止对该芯片及其资产的攻击。
近来，对芯片操作的故障引入攻击，包括差分故障分析(DFA)，表现突出。故障引入攻击是迫使芯片操作发生错误的一种攻击。可以利用迫使芯片发生的一些错误来泄露秘密信息并且然后攻击成功。
典型的故障引入攻击使用瞄准电路的一小部分的闪光或者光脉冲(例如，来自脉冲激光器)，以破坏芯片的一些功能、计算或者其它操作为目的。激光器脉冲在芯片工作期间的特定时间段内瞄准该芯片上的精确位置。推测到光脉冲使芯片电路中的CMOS门对于任何确定的输入具有不确定的输出。例如，所述不确定的输出可能使分支指令进行错误的分支，导致错误软件的执行。然后可以利用所述不正确的执行来泄露例如秘密信息(敏感数据)或者避开授权检查。
对抗诸如如上所述的那些攻击的主要防护之一是使用无源屏蔽件。
无源屏蔽件是位于芯片电路的全部或者部分上的大平面区域的金属，并且设计所述无源屏蔽件以防止浏览和探测并且使攻击更加耗时。无源屏蔽件通常由多层电路中的金属互连的上层形成。
发明内容
可以在应用或者操作系统软件中实现免受故障引入攻击的防护，但是存在两个问题。首先，每一个潜在的攻击必须具有实施的唯一方案。例如，对于密码算法中特定点的攻击会需要与对于不同算法的攻击或者甚至对于相同算法中不同点的攻击完全不同的方案。第二，就芯片性能而言，软件防护成本会很高。
通过防止光/脉冲进入到位于屏蔽件下方的芯片电路，无源屏蔽件在防止故障引入攻击时是有效的。通过覆盖整个芯片，该方案将不依赖于攻击的细节并且不会影响芯片性能。
如图1所示，理想的无源屏蔽件101是覆盖整个芯片的不透明材料片(例如，诸如铝或者铜的金属)。这将防止用于进行故障引入攻击的光脉冲102的任何穿透。然而，芯片构建中最常使用的铝和二氧化硅这两种材料的热膨胀系数非常不同。与封装铝金属层103/104/105的二氧化硅层(未示出)相比，温度变化将导致无源屏蔽件101产生明显更大的膨胀，并且因此这些层会分开或者“分层”。这会或者立即或者在铝金属短时间暴露于大气腐蚀作用之后导致芯片故障。
通过使无源屏蔽件由有限区域的屏蔽件构成可以克服分层，每一个区域足够小使得应力不会导致分层(参见图2)。例如，无源屏蔽件可以由许多平行的长而窄的屏蔽条201/202构成。通过这种方式，能够屏蔽芯片表面的95％(或者可能更大)。然而，通过这种方式构建的无源屏蔽件在条201/202的边缘处具有路径，通过所述路径光203能够穿透。穿透屏蔽条之间的间隙的光将在屏蔽件的边缘处产生衍射。这样，芯片电路的光可接入的区域因此比位于间隙正下方的区域大得多。光将在金属层的边缘处弯曲并且随后在屏蔽件下的反射确保了光穿透到无源屏蔽件区域下方的几十微米。因此，在许多情况下，已知这种无源屏蔽件在使得免于故障引入攻击无效。
因此，现有的无源屏蔽件或者在机械上稳健以防止分层，或者在终止基于光的故障攻击方面有效，但是不能二者兼顾。
根据本发明的实施例，提供一种安全芯片，所述安全芯片包括：衬底；设置在所述衬底上的集成电路，所述集成电路包括电路元件、将所述电路元件连接到一起的电路互连层，以及支撑所述电路互连层的层间触点；用于至少部分屏蔽所述集成电路的屏蔽件；以及位于所述屏蔽件和所述集成电路中的至少一个进光孔(lightwell)，其中，每一进光孔具有由所述电路互连层和层间触点的一部分形成的闭合形状，其中，在所述电路互连层和层间触点的所述一部分上不能测量到可利用的电压，并且其中，每一进光孔形成用于光穿透至所述衬底的路径，防止所述光到达所述电路元件。
在一些实施例中，所述电路互连层和层间触点的所述一部分被连接到所述集成电路的恒压电路元件。
在另一实施例中，所述电路互连层和层间触点的所述一部分被连接到所述集成电路的地电势。
在其它实施例中，所述闭合形状为环。
在一些实施例中，所述环为方形环。
在另一实施例中，所述层间触点之间的间隔足够小以阻挡所有的可见光和红外光。
在一些实施例中，所述层间触点被间隔开小于或者等于0.18微米。
在其它实施例中，所述进光孔具有进光孔宽度，并且所述进光孔以大于或者等于十倍所述进光孔宽度的距离间隔开。
在另一实施例中，所述安全芯片还包括位于一个或者多个所述进光孔的基部处的一个或者多个光传感器。
在一些实施例中，所述可利用的电压包括变化的电压，其中，电压的变化与敏感数据值相关。
根据本发明的另一实施例，还提供了一种制造安全芯片的方法，所述安全芯片包括：衬底；设置在所述衬底上的集成电路，所述集成电路包括电路元件、将所述电路元件连接到一起的电路互连层，以及支撑所述电路互连层的层间触点；以及用于至少部分屏蔽所述集成电路的屏蔽件，所述方法包括在所述屏蔽件和所述集成电路中形成至少一个进光孔，其中，每一进光孔具有闭合形状并且由所述电路互连层和层间触点的一部分形成，其中，在所述电路互连层和层间触点的所述一部分上不能测量到可利用的电压，并且其中，每一进光孔形成光穿透至所述衬底的路径，防止所述光到达所述电路元件。
附图说明
通过结合附图的下面详细描述，将更加充分地理解和了解本发明。在附图中：
图1是通过安全芯片的一部分提取的截面图的简化图示说明，所述安全芯片具有覆盖整个安全芯片的无源屏蔽件；
图2是通过安全芯片的一部分提取的截面图的简化图示说明，所述安全芯片具有覆盖所述安全芯片的一部分的无源屏蔽件；
图3是通过安全芯片的一部分提取的截面图的简化图示说明，所述安全芯片根据本发明的实施例构建和操作；
图4是通过安全芯片的一部分提取的截面图的简化图示说明，所述安全芯片根据本发明的实施例构建和操作；以及
图5是通过安全芯片的一部分提取的三维视图的简化图示说明，所述安全芯片根据本发明的实施例构建和操作。
具体实施方式
本发明的实施例包括一种安全芯片，所述安全芯片在对抗通过光或者其它破坏介质(诸如在故障引入攻击中所使用的)的攻击方面有效。所述安全芯片包括无源屏蔽件，所述无源屏蔽件机械上稳健且稳定，同时还能够防止接入所述屏蔽件下面的芯片电路。具体而言，其解决了现有无源屏蔽件设计中的间隙不能防止光穿透到芯片表面上的所有点的上述问题。这样，现有的无源屏蔽件设计对于攻击来说并不是无懈可击的。
现在参照图3(未按比例绘示)，其示出了安全芯片的截面图。安全芯片301通常包含衬底303(通常由硅制成)，所述衬底303优选包括设置在其上的集成电路305。术语“设置在其上”用于简化目的。然而，本领域的普通技术人员应该意识到，集成电路通常部分地形成在芯片材料内，例如但不限于，通过掺杂芯片材料，以及部分地形成于通常位于金属和绝缘层中的芯片材料的顶部。然而，将在本说明书和权利要求中使用的术语“设置在其上”限定为包括设置在衬底的上面和/或衬底中。
电路305通常包含晶体管、二极管、互连以及公知的电路元件。电路305通常覆盖衬底303的大多数。
将由不透明材料(例如，诸如铝或者铜的金属)制成的无源屏蔽件307设置在电路305上方。所述无源屏蔽件防止光传输通过所述屏蔽件下的电路。
散布在整个电路305中的是无源屏蔽件中和电路元件下的一系列进光孔。进光孔是其中不存在无源屏蔽件并且光能够通过其穿透到下面的衬底的路径。因此进光孔作为无源屏蔽件中的间隙，其保持所使用的最小电路区域免于分层的最大强度。此外，进光孔的壁对于光尽可能地不可渗透。这利用金属层和层间触点(也被称为通孔或者互连通孔)的一部分实现，金属层和层间触点均通常存在于电路中并且容易适用于新的无源屏蔽件的设计中。金属层的形成进光孔的壁的部分是所述金属层中与所述金属层的其余部分完全电隔离的区域。通常将金属层的形成进光孔的壁的部分连接至地电势或者连接到不能用于芯片进行攻击的任何信号。不能用于芯片进行攻击的信号的示例是变化的电压，该电压的变化与任何敏感数据值都不相关。换一种方式来说，在形成进光孔壁的金属层和层间触点的一部分上不能测量到可利用的电压电势，因此攻击者探测金属层或者层间触点的这些部分或者分析/测量其上的电压将不具有优势。而且，进光孔内不包含任何电路元件(除非是可选的光传感器，这将在下面进行详细描述)，并且因此进光孔防止光到达芯片电路元件，因而防止了由穿过无源屏蔽件的光产生的安全漏洞。
在图4(截面图)以及图5(三维)中示出了散布在整个电路305中的进光孔的一个示例。进光孔401的壁由电路互连金属的环403制成(图5中示出为方形环，但是应该意识到任何其它闭合形状都是适合的)。通常，电路互连材料(以及用于无源屏蔽件307的材料)是金属的(例如，铝或者铜)。图4和图5中示出了形成进光孔401的四层金属互连。该金属互连的层数可以是从一到金属互连层的总数的任意数量，但是通常小于电路中使用的金属互连层的总数。
环403由紧密间隔的层间触点405(也被称为通孔或者互连通孔)支撑，该层间触点405用于连接互连的各个层。在通孔之间通常存在小的间隙407。通常，层间触点是钨插件，但是诸如在基于铜的电路中使用的大马士革互连也是可能的。
金属互连之间的空间填充有层间电介质(ILD)，尽管在图4或者图5中为了清晰起见没有示出。ILD是类似玻璃的材料，通常是二氧化硅，但是也可以使用其它材料。ILD的目的在于支撑金属互连并且将整个芯片结构保持到一起。ILD通常是透明的并且是非传导的。ILD填充从衬底303到顶部金属层上方的整个电路。
在整个无源屏蔽件区域配置足够数量的类似于进光孔401的进光孔以缓解无源屏蔽层中的机械应力。进光孔的数量取决于与芯片的设计和制造工艺相关的几个因素。通常，在安全芯片上方，进光孔在可能设置进光孔的区域中形成栅格。优选地，在难于放置的区域中，诸如在存储块上方，省略进光孔。
进光孔的间隔通常等于或者大于进光孔宽度的十倍。这确保了芯片在机械上稳定(即，电路能够保持到一起而没有分层的危险)，并且进光孔所占用的芯片最大面积(因此不能用于芯片电路的部分)是芯片总面积的1％。本发明人已经发现了具有面积为100微米的最小尺寸的无源屏蔽件的安全芯片电路。根据对进光孔间隔的上述描述，这意味着每线性毫米10个进光孔或者每平方毫米100个进光孔的最小间隔。10平方微米小的进光孔是本发明人所知道的可能的进光孔，这意味着先前提到的1％的“填充因数”。
与通过无源屏蔽件的边缘的光能够到达无源屏蔽件下方的芯片电路并且因而攻击所述芯片电路的先前无源屏蔽件设计不同，根据本发明的实施例，将光局限于进光孔。使用无源屏蔽件307下面的电路的每一个金属层403形成防止光穿透电路剩余部分的阻挡层的一部分。此外，层互连通孔405，在使用铝芯片制造方案时通常是钨柱(将其称为钨插件)，进一步限制或者防止了光从进光孔穿透到电路。
互连通孔405之间的间隙407以及金属层之间的间隙通常足够小，使得光不能穿透这些间隙。波长足够小的光将穿透所述间隙，但是可以使所述间隙足够小，使得这样波长的光能够在攻击电路之前被吸收。例如，在铝芯片制造方案中使用的钨插件之间的间隙通常是0.18微米。这足够小以阻挡所有可见光和红外(IR)光，但是不能完全阻挡波长大致为250nm-400nm的近紫外(NUV)光。因此，如果使用NUV激光器(通常发射波长为355nm的光)，在以0.18微米隔开的钨插件之间能够穿透一些光。如果将钨插件之间的间隙降低到0.13微米(本发明人认为随着技术的进步在将来是可期望的)，则因为穿透这种间隙所需的短波长的光(即，255nm激光)将不会穿透ILD，从而光穿透变得不可能。即使更小的间隙也是可能的(例如，0.09微米，0.065微米，0.045微米，0.032微米以及0.022微米)。
本发明的实施例可以包括在根据本领域普通技术人员公知的芯片制造方法制造的任何硅芯片中。芯片制造方法的示例在“Microchip Fabrication”，Peter Van Zant，ISBN 0071432418，2004年第五版中有所描述。本发明的发明人了解制造硅芯片的两种基本方案(当前制造的超过99％的芯片都使用这两种方案中的一种或者另一种)，并且这两种方案可以结合本发明这里所描述的实施例。这两种方案由于制造链接电路元件的互连导体所使用的材料而不同。在一种方案中，将金属互连设置在每一个互连层中的铝金属中。利用短的钨支柱(插件)实现每一个互连层之间的连接。在通常在较小器件几何尺寸中使用的第二种方案中，在铜金属中实现金属互连层以及层之间的连接。在上述两个方案中，使用这些材料制造进光孔，但是进光孔独立于用于在硅表面上制造芯片电路元件的任何技术。
通过前述描述可以明显看出，在不偏离本发明的范围的情况下，可以对上述实施例做出各种修改或者变型。这些修改和变型包括：
在替代实施例中，可以在每一个进光孔的底部放置一个或者多个光传感器409。如果试图攻击根据本发明实施例的芯片，则光的唯一可能进入点是通过一个进光孔。放置在进光孔底部的光传感器409将检测攻击并且能够用来使得芯片能够检测攻击企图，从而能够采取相关的预防措施(例如，停用应用软件)。到达放置在进光孔基部的光传感器409的光一定比穿透进光孔的壁的任何光具有更大的强度，并且因此容易检测到。
在替代实施例中，还可以通过有源屏蔽件保护安全芯片以保护该芯片免受其它类型的攻击。有源屏蔽件是覆盖电路的电路迹线的网络，如果彼此断路或者短路，所述有源屏蔽件将有源地停止芯片工作。因此，有源屏蔽件中的破坏将导致禁止芯片功能的一些或者全部。优选地，将顶部金属电路层用作有源屏蔽件。优选地，还将有源屏蔽件放置在芯片的顶部上以保护无源屏蔽件以及位于所述无源屏蔽件下面的芯片的其余部分。有源屏蔽件还具有散射射向其的任何光的效果。如果在进光孔的基部设置有类似于光传感器409的光传感器，则光的散射将使所述光撞击光传感器，这将触发先前描述的电路中的防护机制。
当前安全芯片通过应力的分层是由铝(22ppm/k)或者铜(16.5ppm/k)以及二氧化硅(0.6ppm/k)之间的热膨胀系数的较大差异造成的结果。如果使用除了铝或者铜之外的材料来制造无源屏蔽件(即，热膨胀系数接近于二氧化硅的材料)，则也能够制造完整的、接近的并且机械上可靠的无源屏蔽件来覆盖整个芯片表面。例如，已经发现使用不胀钢，一种专门设计为具有低的热膨胀系数的基于钢的合金，能够基本克服分层问题。在本发明之前，在制造安全芯片中使用不胀钢是未知的。
应该意识到，为了清晰起见，也可以将在各个实施例的上下文中描述的本发明的各种特征组合提供到单个实施例中。相反地，为了简洁起见，也可以单独或者以任何适当的子组合方式提供在单个实施例的上下文中描述的本发明的各种特征。
本领域的普通技术人员将意识到，本发明并不局限于以上专门示出和描述。本发明的范围由所附的权利要求及其等同物进行限定。

Claims (11)

1.一种安全芯片，包括：
衬底；
设置在所述衬底上的集成电路，所述集成电路包括位于一个或多个金属层中的电路元件，以及对所述一个或多个金属层进行互连的层间触点；
设置在所述集成电路上、用于至少部分将所述集成电路与光屏蔽的屏蔽件；以及
位于所述屏蔽件和所述电路元件中的至少一个进光孔，所述至少一个进光孔形成光穿透所述屏蔽件到达所述衬底的路径，其中，每一进光孔具有由进光孔壁形成的闭合形状，所述进光孔壁由所述一个或多个金属层和层间触点的一部分形成，当在攻击所述安全芯片期间探测所述一个或多个金属层和层间接点的所述一部分时，在所述一个或多个金属层和层间触点的所述一部分上不能测量到可利用的电压。
2.如权利要求1所述的安全芯片，其中，所述一个或多个金属层和层间触点的所述一部分被连接到所述集成电路的恒压电路元件。
3.如权利要求2所述的安全芯片，其中，所述一个或多个金属层和层间触点的所述一部分被连接到所述集成电路的地电势。
4.如权利要求1所述的安全芯片，其中，所述闭合形状包括环。
5.如权利要求4所述的安全芯片，其中，所述环包括方形环。
6.如权利要求1所述的安全芯片，其中，所述层间触点之间的间隔足够小，以阻挡所有可见光和红外光。
7.如权利要求6所述的安全芯片，其中，所述层间触点被间隔开小于或者等于0.18微米。
8.如权利要求1所述的安全芯片，其中，所述至少一个进光孔具有进光孔宽度，并且所述至少一个进光孔以大于或者等于十倍所述进光孔宽度的距离与其他进光孔间隔开。
9.如权利要求1所述的安全芯片，还包括位于一个或者多个所述进光孔的基部处的一个或者多个光传感器。
10.如权利要求1所述的安全芯片，其中，所述可利用的电压包括变化的电压，其中电压的变化与敏感数据值相关。
11.一种制造安全芯片的方法，所述安全芯片包括：衬底；设置在所述衬底上的集成电路，所述集成电路包括位于一个或多个金属层中的电路元件，以及对所述一个或多个金属层进行互连的层间触点；以及设置在所述集成电路上、用于至少部分将所述集成电路与光屏蔽的屏蔽件，所述方法包括在所述屏蔽件和所述电路元件中形成至少一个进光孔，所述至少一个进光孔形成用于使光穿透所述屏蔽件到达所述衬底的路径，其中，每一进光孔具有由进光孔壁形成的闭合形状，所述进光孔壁由所述一个或多金属层和层间触点的一部分形成，当在攻击所述安全芯片期间探测所述一个或多个金属层和层间触点的所述一部分时，在所述一个或多个金属层和层间触点的所述一部分上不能测量到可利用的电压。
CN2008801055574A 2007-09-04 2008-08-04 安全芯片 Active CN101803018B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US96740007P 2007-09-04 2007-09-04
US60/967,400 2007-09-04
PCT/IB2008/053105 WO2009031057A2 (en) 2007-09-04 2008-08-04 Security chip

Publications (2)

Publication Number Publication Date
CN101803018A CN101803018A (zh) 2010-08-11
CN101803018B true CN101803018B (zh) 2013-01-16

Family

ID=40076829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801055574A Active CN101803018B (zh) 2007-09-04 2008-08-04 安全芯片

Country Status (5)

Country Link
US (1) US8410583B2 (zh)
EP (1) EP2188838B1 (zh)
CN (1) CN101803018B (zh)
HK (1) HK1146766A1 (zh)
WO (1) WO2009031057A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
DE102012219661A1 (de) * 2012-10-26 2014-04-30 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe
US9405917B2 (en) 2014-05-30 2016-08-02 Apple Inc. Mechanism for protecting integrated circuits from security attacks
CN107643121A (zh) * 2016-07-20 2018-01-30 国民技术股份有限公司 传感器阵列及其排布方法
US10249579B2 (en) * 2017-04-25 2019-04-02 Nuvoton Technology Corporation Active shield for protecting a device from backside attacks
CN109408127B (zh) * 2018-11-09 2022-05-24 四川科道芯国智能技术股份有限公司 芯片系统加载方法及芯片卡
WO2021196039A1 (zh) * 2020-03-31 2021-10-07 深圳市汇顶科技股份有限公司 安全芯片、安全芯片的制造方法和电子设备
CN111916400B (zh) * 2020-07-22 2023-06-27 湖北大学 基于衬底耦合容性puf的芯片防半侵入式攻击方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117115A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184054A (ja) * 1984-09-27 1986-04-28 シーメンス、アクチエンゲゼルシヤフト 集積ｍｏｓ回路
JPS63110646A (ja) 1986-10-28 1988-05-16 Pioneer Electronic Corp フオトデイテクタ部を有する集積回路の実装構造
KR0163437B1 (ko) 1990-01-12 1999-02-01 오가 노리오 위상시프트마스크 및 그 제조방법
JPH10270562A (ja) 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2001284357A (ja) 2000-03-30 2001-10-12 Sony Corp 半導体装置
JP2003207850A (ja) 2002-01-16 2003-07-25 Sony Corp 照明装置およびそれを用いたプロジェクタ
US7498644B2 (en) 2002-06-04 2009-03-03 Nds Limited Prevention of tampering in electronic devices
JP2004333531A (ja) 2003-04-30 2004-11-25 Sony Corp 光路開閉装置及びこれを備えた電子機器
US6903391B2 (en) * 2003-09-10 2005-06-07 Fuji Photo Film Co., Ltd. Solid state image pickup device
JP4586522B2 (ja) 2004-12-08 2010-11-24 ソニー株式会社 チューナ装置
JP2006221078A (ja) * 2005-02-14 2006-08-24 Renesas Technology Corp フォトマスク、マスクパターンの生成方法、および、半導体装置のパターンの形成方法
JP2007103863A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117115A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines

Also Published As

Publication number Publication date
CN101803018A (zh) 2010-08-11
US8410583B2 (en) 2013-04-02
WO2009031057A3 (en) 2009-06-04
HK1146766A1 (en) 2011-07-08
EP2188838A2 (en) 2010-05-26
EP2188838B1 (en) 2015-04-01
US20100207256A1 (en) 2010-08-19
WO2009031057A2 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
CN101803018B (zh) 安全芯片
US9741670B2 (en) Electronic chip comprising multiple layers for protecting a rear face
CN101772775B (zh) 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
US9450586B2 (en) Security shield assembly
US8502396B2 (en) Embedded package security tamper mesh
CN102474977B (zh) 保护密钥和代码的多层安全结构及其方法
CN101617319B (zh) 具有背面破坏防护的半导体装置
US10629504B2 (en) Die edge crack and delamination detection
US20080036598A1 (en) Tamper-proof structures for protectig electronic modules
CN205069628U (zh) 集成电路
US20150108606A1 (en) Electronic chip with means of protecting its back face
PT1054316E (pt) Dispositivo para a protecção de circuitos electrónicos contra acesso não autorizados
US20180092204A1 (en) Tamper-respondent assemblies with in situ vent structure(s)
WO2001059544A2 (en) Security module system, apparatus and process
Amini et al. Assessment of a chip backside protection
US20160155679A1 (en) Electronic hardware assembly
US7701244B2 (en) False connection for defeating microchip exploitation
Zhou et al. Hardware trojan detection using backside optical imaging
US11122682B2 (en) Tamper-respondent sensors with liquid crystal polymer layers
CN1209217A (zh) 安全半导体器件
JP2520857B2 (ja) 集積半導体回路
US9824984B2 (en) Individualised voltage supply of integrated circuits components as protective means against side channel attacks
US7981716B2 (en) Chip module having a protection device
EP2931011A1 (en) A safety box for electronic circuit protection
US11355456B2 (en) Electronic chip with protected rear face

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1146766

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1146766

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180816

Address after: Cardiff

Patentee after: ACANO UK LTD

Address before: Middlesex

Patentee before: NDS Ltd.