CN101800176B - 膜沉积方法和半导体器件的制造方法 - Google Patents

膜沉积方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN101800176B
CN101800176B CN2010101055982A CN201010105598A CN101800176B CN 101800176 B CN101800176 B CN 101800176B CN 2010101055982 A CN2010101055982 A CN 2010101055982A CN 201010105598 A CN201010105598 A CN 201010105598A CN 101800176 B CN101800176 B CN 101800176B
Authority
CN
China
Prior art keywords
film
heat treatment
polysilane compound
silicon oxide
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101055982A
Other languages
English (en)
Other versions
CN101800176A (zh
Inventor
赤尾裕隆
贝野由利子
龟井隆广
原昌辉
栗原研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101800176A publication Critical patent/CN101800176A/zh
Application granted granted Critical
Publication of CN101800176B publication Critical patent/CN101800176B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Abstract

一种膜沉积方法，包括以下步骤：将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；在所述硅膜上形成含有聚硅烷化合物的涂层膜，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述涂层膜形成为氧化硅前体膜；和在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为氧化硅膜，并且同时使所述硅膜致密化。

Description

膜沉积方法和半导体器件的制造方法
技术领域
本发明涉及膜沉积方法和制造半导体器件的方法。
背景技术
氧化硅膜在制备半导体器件例如场效应晶体管中用作绝缘膜，介电膜或表面保护膜。
关于形成这种氧化硅膜的方法，其形成过程在气相工艺例如热氧化法、化学气相沉积方法(CVD法)和溅射法中进行。
同时，液相工艺包括通过烷氧基硅烷等的水解进行的膜沉积；和通过聚硅氮烷等的氧化而进行的形成方法。
例如，文献中公开了通过形成含有聚硅烷化合物的涂层膜和氧化所述涂层膜而形成氧化硅膜的方法(参见，例如，JP-A-2002-246384)。
但是，关于前述的方法，所述气相工艺是这样的一种方法，其中在所述气相工艺中需要使用昂贵的真空系统或者是危险的气体原料。此外，该气相方法是这样一种方法，其中由于使用高温或者使用等离子体等，能量消耗大。
此外，所述气相工艺具有一些问题，例如在均匀性和形成膜的基板的尺寸方面的限制。
此外，液相工艺也有问题，例如膜的致密化(densification of a film)。
此外，根据所述的热氧化法，不仅可以以良好的控制形成厚度为几个纳米的绝缘膜，而且它的缺陷密度低达1010cm-2eV-1。但是，由于该方法包括约1,000℃的工艺，所以玻璃或者有机物质(树脂，例如，聚碳酸酯，聚苯乙烯，聚酰亚胺，等)不能用作基板材料。
此外，根据CVD法或者溅射法，该工艺温度低于形成热氧化膜的方法中的温度。但是，它的缺陷密度高达1012cm-2eV-1，并且难以以良好的控制形成厚度为几个纳米的绝缘膜。
此外，在使用聚硅氮烷等的绝缘膜中(其用于层间绝缘膜)，约200℃至500℃的低温方法是可能的。但是，它的缺陷密度非常高。
发明内容
本发明人认识到一个问题，不采用真空气氛中的膜沉积，难以通过低温工艺实现具有低缺陷密度的氧化硅膜的膜沉积。
本发明人致力于上述和其它问题，并且已经努力实现了，在不采用真空气氛中的膜沉积的情况下，通过低温工艺实现具有低缺陷密度的氧化硅膜的膜沉积。
根据本发明的实施方式的膜沉积方法包括以下步骤：将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛下或者还原气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；在所述硅膜上形成含有聚硅烷化合物的涂层膜，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述涂层膜形成为氧化硅前体膜；和在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为氧化硅膜，并且同时使所述硅膜致密化。
在根据本发明的实施方式的膜沉积方法中，所述膜沉积在惰性气氛和还原气氛中实现，因此，在真空气氛中的膜沉积不是必需的。此外，在形成氧化硅前体膜之后，所述热处理在氧化气氛中进行，并且因此，形成致密的氧化硅膜。
根据本发明的一种实施方式的制造半导体器件的方法(第一制造方法)包括以下步骤：将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛下或者还原气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；在所述硅膜上形成含有聚硅烷化合物的涂层膜，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述涂层膜形成为氧化硅前体膜；在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为氧化硅膜，并且同时使所述硅膜致密化；在所述氧化硅膜上形成栅电极；和在所述栅电极的两侧上的硅膜中形成源/漏极区域。
在根据本发明的实施方式的半导体器件的第一制造方法中，所述膜沉积在惰性气氛和还原气氛中实现，并因此，在真空气氛中的膜沉积不是必需的。此外，在形成氧化硅前体膜之后，所述热处理在氧化气氛下进行，并且因此，形成由致密的氧化硅膜构成的栅绝缘膜(gate insulating film)。此外，在所述第三热处理中，达到了所述硅膜的致密化，并因此，可形成具有良好的结晶度的活性区域(active region)。
根据本发明的另一实施方式的制造半导体器件的方法(第二制造方法)包括以下步骤：在基板上形成硅膜，并且使用所述硅膜作为活性层形成薄膜晶体管；和在基板上形成含氢的氧化硅膜，由此覆盖所述薄膜晶体管，其中形成硅膜的步骤包括：将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛或者还原气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；和形成含氢的氧化硅膜的步骤包括以下步骤：形成含有聚硅烷化合物的涂层膜，从而覆盖所述基板上的所述薄膜晶体管，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述涂层膜形成为氧化硅前体膜；和在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为含氢的氧化硅膜。
在根据本发明的实施方式的半导体器件的第二制造方法中，所述膜沉积在惰性气氛和还原气氛下实现，并且因此，在真空气氛中的膜沉积不是必需的。此外，在还原气氛中的所述第二热处理中，所述氧化硅前体膜由含有聚硅烷化合物的涂层膜形成，并且因此，氢包含在所述膜中。使处于含氢状态的所述氧化硅前体膜在氧化气氛中经受第三热处理，并且因此，获得含氢的致密的氧化硅膜。此外，在所述第三热处理中，达到所述薄膜晶体管的硅膜的致密化，并因此，可形成具有良好的结晶度的活性区域。
在根据本发明的实施方式的膜沉积方法中，可不采用在真空气氛中的膜沉积，而通过低温工艺实现具有低缺陷密度的氧化硅膜的膜沉积。
在根据本发明的实施方式的半导体器件的第一制造方法中，可不采用在真空气氛中的膜沉积，而通过低温工艺实现具有低缺陷密度的氧化硅膜的膜沉积。此外，可实现由致密的氧化硅膜构成的栅绝缘膜，并且因此，可实现没有栅漏泄(gate leakage)的半导体器件(FET)。此外，提高了硅膜的结晶度，并且因此，可实现具有优异特性的半导体器件(FET)。
在根据本发明的实施方式的半导体器件的第二制造方法中，可不采用在真空气氛中的膜沉积，而通过低温工艺实现具有低缺陷密度的处于含氢状态的氧化硅膜。
附图说明
图1A至1C说明制造步骤的横截面图，其显示了根据本发明第一实施方式的膜沉积方法的第一实例。
图2是显示硅膜对第一热处理温度的带隙依赖性的图。
图3A至3B说明硅膜和氧化硅膜的层合膜上形成铝电极时测得的C-V特性曲线。
图4是在第三热处理温度下的FT-IR光谱图。
图5是在显示第三热处理温度下的阻抗值(resistance value)的图。
图6A至6D各自是制造步骤的横截面视图，其显示根据本发明第一实施方式的膜沉积方法的第二实例。
图7A至7B说明性地显示通过卢瑟福反散射能谱法(Rutherfordbackscattering spectrometry，RBS)得到的在含氢的氧化硅膜的厚度方向上的硅(Si)和氧(O)的存在比例。
图8是通过傅立叶变换红外光谱(FT-IR)得到的含氢的氧化硅膜的(透射)光谱图。
图9是击穿电压(，BDV)，蚀刻速度(etching rate)和退火温度(annealingtemperature)之间的关系图。
图10A至10F说明制造步骤的横截面图，其显示了根据本发明第二实施方式的半导体器件的制造方法的第一实例。
图11A至11D说明制造步骤的横截面图，其显示了根据本发明第二实施方式的半导体器件的制造方法的第二实例。
图12是从含氢的氧化硅膜得到的表示除气量(degassing amount)的离子电流和持续时间(holding time)之间的关系图，所述离子电流是通过热解析光谱(thermal desorption spectroscopy，TDS)得到的测量值。
图13是样品的漏电流和栅电压(gate voltage)之间的关系图。
图14是样品的漏电流和栅电压之间的关系图。
图15图14是样品的漏电流和栅电压之间的关系图。
具体实施方式
下面描述实施本发明的最佳模式(下文中称为实施方式)。
<1.第一实施方式>
[膜沉积方法的第一实例]
根据本发明第一实施方式的膜沉积方法的第一实例参考图1A至1C中各自所示的制造步骤横截面视图进行描述。
如图1A中所示，将含有聚硅烷化合物的溶液涂覆于基板11上，从而形成涂层膜12，然后使其经受在惰性气氛中的第一热处理，由此使涂层膜12形成为硅膜13。
形成该涂层膜12的步骤优选在氩气、氮气等惰性气氛中进行。或者，可在还原气氛中含有氢气。
如图2中所示，当在300℃或更高的温度在氩气、氮气等惰性气氛中进行第一热处理时，硅膜13的带隙变得不大于2eV。它达到稳定范围的温度为约340℃或者更高。
至于它的上限，该热处理在不高于600℃的温度在氩气、氮气等惰性气氛中进行。当温度超过600℃时，可能使硅膜13破裂。
该聚硅烷化合物是由SinRm表示的聚硅烷化合物(其中n表示3以上的自然数；m是(2n-2)以上并且不超过(2n+2)的数；和R表示有机链状基团，有机环状基团，氢原子，卤素原子或金属原子)。
当前述R是氢原子时，所述链状聚硅烷化合物的具体实例包括正丁硅烷(Si4H10)，异丁硅烷(Si4H10)，正戊硅烷(Si5H12)，异戊硅烷(Si5H12)，新戊硅烷(Si5H12)，正己硅烷(Si6H14)，正庚硅烷(Si7H16)，正辛硅烷(Si8H18)，正壬硅烷(Si9H20)及其异构体。
此外，所述环状聚硅烷化合物的实例包括环丁硅烷(Si4H8)，环戊硅烷(Si5H10)，环己硅烷(Si6H12)和环庚硅烷(Si7H14)。此外，示例性的还有笼状聚硅烷化合物等。
此外，可同时存在其中前述n小于等于3的甲硅烷(SiH4)，乙硅烷(Si2H6)或丙硅烷(Si3H8)。
此处，环戊硅烷(Si5H10)单独用作实例。
作为前述的环戊硅烷，可直接使用合成的物质。或者，可使用预先分离的物质。
例如，在合成环戊硅烷的情况下，用金属锂在四氢呋喃中使苯基二氯硅烷环化，由此形成十苯基环戊硅烷。
接着，在氯化铝存在下用氯化氢处理十苯基环戊硅烷，并进一步用氢化锂铝和硅胶处理。由此可生产环戊硅烷。
随后，将前述环戊硅烷溶于合适的溶剂中，由此获得含有聚硅烷化合物的溶液。
亦即，前述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂中的一种溶液。
所述溶剂没有特别限制，只要它能够将环戊硅烷溶于其中，并且与环戊硅烷没有反应性即可。
优选的这种溶剂的实例包括基于烃的溶剂(例如，正庚烷，正辛烷，癸烷，甲苯，二甲苯，甲基异丙基苯，均四甲苯，茚，二戊烯，四氢化萘，十氢化萘，环己基苯，等)；基于醚的溶剂(例如，乙二醇二甲基醚，乙二醇二乙基醚，乙二醇甲基乙基醚，一缩二乙二醇二甲基醚，一缩二乙二醇甲基乙基醚，1，2-二甲氧基乙烷，双(2-甲氧基乙基)醚，对二噁烷，等)；和非质子极性溶剂(例如，碳酸亚丙酯，γ-丁内酯，n-甲基-2-吡咯烷酮，二甲基甲醛(dimethylformaldehyde)，二甲基亚砜，环己酮，等)。
该溶剂可单独使用或者以其中的两种或者更多种的混合物的形式使用。
此处，例如，形成使环戊硅烷溶于甲苯中的环戊硅烷溶液。
关于前述溶剂，从处理的容易性来说，更优选使用溶剂例如环己酮，甲苯和二甲苯。
表面活性剂可含在前述溶液中。
接下来，如图1B中所示，在所述硅膜13上形成含有聚硅烷化合物的涂层膜14，然后使其在惰性气氛中经受第二热处理，由此使涂层膜14形成为氧化硅前体膜15。
形成所述涂层膜14的步骤优选在氩气、氮气等惰性气氛中进行。或者，可在还原气氛中含有氢气。
第二热处理在200℃以上并且不高于280℃的温度在氩气、氮气等惰性气氛中进行。
类似于上述情况，前述聚硅烷化合物是由SinRm表示的聚硅烷化合物(其中n表示3以上的自然数；m是(2n-2)以上并且不超过(2n+2)的数；和R表示有机链状基团，有机环状基团，氢原子，卤素原子或金属原子)。
当前述R是氢原子时，所述链状聚硅烷化合物的具体实例包括正丁硅烷(Si4H10)，异丁硅烷(Si4H10)，正戊硅烷(Si5H12)，异戊硅烷(Si5H12)，新戊硅烷(Si5H12)，正己硅烷(Si6H14)，正庚硅烷(Si7H16)，正辛硅烷(Si8H18)，正壬硅烷(Si9H20)及其异构体。
此外，所述环状聚硅烷化合物的实例包括环丁硅烷(Si4H8)，环戊硅烷(Si5H10)，环己硅烷(Si6H12)和环庚硅烷(Si7H14)。此外，示例性的还有笼状聚硅烷化合物等。
此外，可同时存在其中前述n小于等于3的甲硅烷(SiH4)，乙硅烷(Si2H6)或丙硅烷(Si3H8)。
此处，环戊硅烷(Si5H10)单独用作实例。
作为前述的环戊硅烷，可原样使用合成的物质。或者，可使用预先分离的物质。
在合成环戊硅烷的情况下，例如，用金属锂在四氢呋喃中使苯基二氯硅烷环化，由此形成十苯基环戊硅烷。
接着，在氯化铝存在下用氯化氢处理十苯基环戊硅烷，并进一步用氢化锂铝和硅胶处理。由此可生产环戊硅烷。
接着，将前述环戊硅烷溶于合适的溶剂中，由此获得含有聚硅烷化合物的溶液。
亦即，前述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂中的一种溶液。
所述溶剂没有特别限制，只要它能够将环戊硅烷溶于其中，并且与环戊硅烷没有反应性即可。
优选的这种溶剂的实例包括基于烃的溶剂(例如，正庚烷，正辛烷，癸烷，甲苯，二甲苯，甲基异丙基苯，均四甲苯，茚，二戊烯，四氢化萘，十氢化萘，环己基苯，等)；基于醚的溶剂(例如，乙二醇二甲基醚，乙二醇二乙基醚，乙二醇甲基乙基醚，一缩二乙二醇二甲基醚，一缩二乙二醇甲基乙基醚，1，2-二甲氧基乙烷，双(2-甲氧基乙基)醚，对二噁烷，等)；和非质子极性溶剂(例如，碳酸亚丙酯，γ-丁内酯，n-甲基-2-吡咯烷酮，二甲基甲醛，二甲基亚砜，环己酮，等)。
该溶剂可单独使用或者以其中的两种或者更多种的混合物的形式使用。
此处，例如，形成使环戊硅烷溶于甲苯中的环戊硅烷溶液。
关于前述溶剂，从处理的容易性来说，更优选使用溶剂例如环己酮，甲苯和二甲苯。
表面活性剂可含在前述溶液中。
随后，如图1C中所示，在氧化气氛中进行第三热处理，由此使所述氧化硅前体膜15形成为氧化硅膜16。同时，提高了所述硅膜13的结晶度。
第三热处理的最高温度高于第二热处理的最高温度。
此处，描述第三热处理的温度。
在所述氧化硅膜16上形成铝电极(未示出)，和使用电容-电压(C-V)特性分析仪(例如，由Agilent Technologies制造的4284A)在1MHz测量C-V特性。
得到的结果示于图3A至3B中。图3A涉及在第二热处理在260℃在惰性气氛下进行，第三热处理在260℃在氧化气氛下进行的情况下的C-V特性。图3B涉及在第二热处理在260℃在惰性气氛下进行，第三热处理在425℃在氧化气氛下进行的情况下的C-V特性。
如图3A至3B中所示，应该理解，为了形成具有良好特性的氧化硅膜，期望将第三热处理的温度设置为高于第二热处理的温度，即高于260℃。
这仅是一个举例，在其它温度获得相同的结果。
通过将第三热处理的最高温度设置为高于第二热处理的最高温度，所述硅膜13和氧化硅膜16之间的界面能够获得良好的界面特性。
此外，应该理解，可降低所述氧化硅膜16的缺陷密度。
此外，通过用傅立叶变换红外光谱(FT-IR)测量光谱(透射)同时改变第三热处理的温度而获得的结果示于图4中。
为了形成具有良好特性的氧化硅膜，制备四个样品，其中第三热处理的温度分别设定为425℃，260℃和95℃，和其中一个没有进行第三热处理。获得的结果示于图4中。
如图4中所示，应该理解，在第三热处理中有效地进行氧化处理的温度高于95℃。
但是，在该第三热处理中，需要硅膜13不被氧化的温度条件。根据氧化硅膜16的厚度、基板11的品质等，合适地确定该温度。
此外，在第三热处理中，除了在氧化气氛中的热处理之外，除了所述热处理以外可用臭氧进行氧化处理，或者除了所述热处理以外可在光照射下进行氧化处理。
此外，所述氧化硅膜16通过前述膜沉积方法形成于单晶硅基板上。
形成六个样品，其中第二热处理分别在200℃，220℃，240℃，260℃，280℃和300℃进行，和在所有的情况下第三热处理都在425℃进行。
在其上形成铝电极(未示出)，和使用I-V特性分析仪(例如，由AgilentTechnologies制造的仪器分析仪4156C)测量I-V特性。得到的结果示于图5中。
如图5中所示，应该理解，通过在200℃以上并且不高于280℃进行的热处理获得的阻抗高，而通过在约300℃进行的热处理获得的阻抗低。
亦即，应该理解，可在200℃以上并且不高于280℃形成具有良好特性的氧化硅前体膜15，而在300℃或更高的温度没有促进氧化反应，但是增进了硅网络的形成。
具体地，在第二热处理中，通过在200℃以上进行热处理，在硅膜中形成了硅氧化所需的网络。进行该热处理，从而避免发生如下现象，其中硅网络的形成被过度增进从而导致-Si-Si-Si-键的过度增加，由此没有了结合氧(O)的空间。亦即，形成硅网络，使得使氧(O)能够键合至所述硅膜的键保留在硅(Si)中。该温度设置为不高于280℃。
结果，第二热处理理想地在200℃以上并且不高于280℃的温度进行。
在前述膜沉积方法中，除了所述聚硅烷化合物例如前述环戊硅烷之外，在所述含有聚硅烷化合物的溶液中包含自由基产生剂(radical generator)。
这种自由基产生剂的实例包括基于联咪唑(biimidazole)的化合物，基于苯偶姻的化合物，基于三嗪的化合物，基于苯乙酮的化合物，基于二苯甲酮的化合物，基于α-二酮的化合物，基于多核醌(polynucleic quinone)的化合物，基于呫吨酮(xanthone)的化合物和基于偶氮的化合物。
欲包含在该溶液中的聚硅烷化合物的浓度可根据期望的膜涂覆条件和膜厚度来调节。
此外，优选在膜涂覆之前或者之后用能量束照射如此调节的溶液。
所述的能量束包括紫外光区(ultraviolet region)。其实例包括低压汞蒸气灯、高压汞蒸气灯、氘灯等的灯光(lamp ray)。此外，示例性的是稀有气体氩，氪，氙等的放电发射光(discharge light)。此外，可使用YAG激光器的光，氩激光器的光，二氧化碳激光器的光，XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等的准分子激光器的光，等等。
使用前述能量束通过调节输出和照射时间来调节照射能量。
例如，在用前述能量束照射膜涂覆之前的前述含有聚硅烷化合物的溶液的情况下，将聚硅烷化合物(例如，环戊硅烷)单独或其含有溶剂的溶液密封于能够透射紫外光区的容器(小池)例如石英容器中，并由容器的外侧照射能量束。
此外，在将前述含有聚硅烷化合物的溶液涂覆，然后用前述能量束照射的情况下，将聚硅烷化合物(例如，环戊硅烷)单独或者将其含有溶剂的溶液滴加到基板(其中期望将所述基板从上部进行膜涂覆)上，和用能量束从上部照射该液滴。在此情况下，只要该基板能够透过所述能量束，就可以由基板的下部照射该能量束。然后，将液滴铺展在基板的整个表面上，由此形成涂层膜。
或者，通过任意方法例如旋涂方法、辊涂方法、丝网印刷方法、平版印刷方法、喷雾方法和喷墨方法，将聚硅烷化合物(例如，环戊硅烷)单独或者将其含有溶剂的溶液铺展到期望进行膜涂覆的基板上，由此形成涂层膜，然后用能量束照射该膜涂层。类似于上述情况，可将该能量束从基板的上部或者下部(只要该基板能够透过所述能量束)照射。
在用能量束照射和进行热处理的情况下，顺序无关紧要。
但是，在进行热处理的情况下，优选在将含有聚硅烷化合物的溶液铺展到基板上之后或者在用能量束照射之后进行热处理。
在根据本发明的实施方式的膜沉积方法的第一实例中，可通过低温工艺形成硅膜13和氧化硅膜16的层合膜，从而使得缺陷密度比现有技术低。
此外，与热氧化法，CVD法或者溅射法(其各自都是形成氧化硅膜的技术)不同，根据前述第一实例的膜沉积方法，可采用非真空工艺(vacuum-lessprocess)。
结果，与采用真空工艺的制造方法相比，可减少工厂和设备的投资，并且可以连续和以低成本形成硅膜13和氧化硅膜16的层合膜。
此外，也可通过涂覆方法以及与热处理相关的简单和容易的方法，在具有低耐热性的基板上以大的面积形成缺陷密度低的氧化硅膜。
[膜沉积方法的第二实例]
参考图6A至6D中所示的制造步骤横截面视图，描述根据本发明的第一实施方式的膜沉积方法的第二实例。该第二实例中描述了含氢的氧化硅膜的膜沉积方法。
如图6A中所示，将含有聚硅烷化合物的溶液涂覆于基板31上，形成涂层膜12，然后使其在惰性气氛中经受第一热处理，由此使该涂层膜12形成为硅膜13。
形成所述涂层膜12的步骤优选在氩气、氮气等惰性气氛中进行。或者，可在还原气氛中含有氢气。
此外，例如，可将硅基板，玻璃基板，石英基板等用作基板31。
接着，如图6B中所示，在硅膜13上形成含有聚硅烷化合物的涂层膜32。
作为聚硅烷化合物，使用由SinRm表示的聚硅烷化合物(其中n表示3以上的自然数；m是(2n-2)以上并且不超过(2n+2)的数；和R表示有机链状基团，有机环状基团，氢原子，卤素原子或者金属原子)。
当前述R是氢原子时，所述链状聚硅烷化合物的具体实例包括正丁硅烷(Si4H10)，异丁硅烷(Si4H10)，正戊硅烷(Si5H12)，异戊硅烷(Si5H12)，新戊硅烷(Si5H12)，正己硅烷(Si6H14)，正庚硅烷(Si7H16)，正辛硅烷(Si8H18)，正壬硅烷(Si9H20)及其异构体。
此外，所述环状聚硅烷化合物的实例包括环丁硅烷(Si4H8)，环戊硅烷(Si5H10)，环己硅烷(Si6H12)和环庚硅烷(Si7H14)。示例性的还有笼状聚硅烷化合物等。
此外，可同时存在其中前述n小于等于3的甲硅烷(SiH4)，乙硅烷(Si2H6)或丙硅烷(Si3H8)。
此处，环戊硅烷(Si5H10)单独用作实例。
作为前述的环戊硅烷，可原样使用合成的物质。或者，可使用预先分离的物质。
例如，在合成环戊硅烷的情况下，用金属锂在四氢呋喃中使苯基二氯硅烷环化，由此形成十苯基环戊硅烷。
接着，在氯化铝存在下用氯化氢处理十苯基环戊硅烷，并进一步用氢化锂铝和硅胶处理。由此可生产环戊硅烷。
随后，将前述环戊硅烷溶于合适的溶剂中，由此获得含有聚硅烷化合物的溶液。
亦即，前述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂中的一种溶液。
所述溶剂没有特别限制，只要它能够将环戊硅烷溶于其中，并且与环戊硅烷没有反应性即可。
优选的这种溶剂的实例包括基于烃的溶剂(例如，正庚烷，正辛烷，癸烷，甲苯，二甲苯，甲基异丙基苯，均四甲苯，茚，二戊烯，四氢化萘，十氢化萘，环己基苯，等)；基于醚的溶剂(例如，乙二醇二甲基醚，乙二醇二乙基醚，乙二醇甲基乙基醚，一缩二乙二醇二甲基醚，一缩二乙二醇甲基乙基醚，1，2-二甲氧基乙烷，双(2-甲氧基乙基)醚，对二噁烷，等)；和非质子极性溶剂(例如，碳酸亚丙酯，γ-丁内酯，n-甲基-2-吡咯烷酮，二甲基甲醛，二甲基亚砜，环己酮，等)。
该溶剂可单独使用或者以其中的两种或者更多种的混合物的形式使用。
此处，例如，形成使环戊硅烷溶于甲苯中的环戊硅烷溶液。
除了前述环戊硅烷之外，可在该溶液中包含自由基产生剂。这种自由基产生剂的实例包括基于联咪唑的化合物，基于苯偶姻的化合物，基于三嗪的化合物，基于苯乙酮的化合物，基于二苯甲酮的化合物，基于α-二酮的化合物，基于多核醌的化合物，基于呫吨酮的化合物和基于偶氮的化合物。
欲包含在该溶液中的聚硅烷化合物的浓度可根据期望的膜涂覆条件和膜厚度来调节。
此外，优选在膜涂覆之前或者之后用能量束照射如此调节的溶液。
所述的能量束包括紫外光区。其实例包括低压汞蒸气灯、高压汞蒸气灯、氘灯等的灯光。此外，示例性的是稀有气体氩，氪，氙等的放电发射光。此外，可使用YAG激光器的光，氩激光器的光，二氧化碳激光器的光，氟化氙(XeF)、氯化氙(XeCl)、溴化氙(XeBr)、氟化氪(KrF)、氯化氪(KrCl)，氟化氩(ArF)、氯化氩(ArCl)等的准分子激光器的光，等等。
使用前述能量束通过调节输出和照射时间来调节照射能量。
例如，在用前述能量束照射膜涂覆之前的前述含有聚硅烷化合物的溶液的情况下，将聚硅烷化合物(例如，环戊硅烷)单独或其含有溶剂的溶液密封于能够透射紫外光区的容器(小池)例如石英容器中，和由容器的外侧照射能量束。
此外，在将前述含有聚硅烷化合物的溶液涂覆，然后用前述能量束照射的情况下，将聚硅烷化合物(例如，环戊硅烷)单独或者将其含有溶剂的溶液滴加到基板(其中期望将所述基板从上部进行膜涂覆)上，和用能量束从上部照射该液滴。在此情况下，只要该基板能够透过所述能量束，就可以从基板的下部照射该能量束。然后，将液滴铺展在基板的整个表面上，由此形成涂层膜。
或者，通过任意方法例如旋涂方法、辊涂方法、丝网印刷方法、平版印刷方法、喷雾方法和喷墨方法，将聚硅烷化合物(例如，环戊硅烷)单独或者将其含有溶剂的溶液铺展到期望进行膜涂覆的基板上，由此形成涂层膜，然后用能量束照射该膜涂层。类似于上述情况，可从基板的上部或者下部(只要该基板能够透过所述能量束即可)照射该能量束。
形成所述涂层膜32的膜涂覆步骤优选在氩气、氮气等惰性气氛中进行。此外，可在还原气氛中含有氢气。
在使涂层膜32经受膜涂覆然后经受热处理的情况下，类似于膜涂覆步骤，该热处理优选在氩气、氮气等惰性气氛中进行。此外，该热处理优选在不高于600℃的温度进行。
在用能量束照射和进行热处理的情况下，顺序无关紧要。
但是，在进行热处理的情况下，优选在将含有聚硅烷化合物的溶液铺展到基板上之后或者在用能量束照射之后进行热处理。
接着，使涂层膜32经受氧化处理。这种氧化处理的实例包括在氧化气氛中的热处理，用臭氧进行处理(可加上热处理)和用光照射的处理(可加上热处理)。此处，作为实例描述在氧化气氛中的热处理。
要求氧化处理包括含有至少两个阶段的处理步骤。
首先，如图6C中所示，第一阶段的处理步骤是在惰性气氛或还原气氛中的热处理(第二热处理)，并且该热处理在240℃以上并且不高于280℃(优选在260℃以上并且不高于280℃)的热处理温度在惰性气氛或还原气氛中进行。根据该第二热处理，使该涂层膜32形成为氧化硅前体膜33。该氧化硅前体膜33处于链状聚硅烷化合物被聚合的状态；在该涂层膜32中的溶剂等被蒸发；并且氢包含在该膜中。
接着，如图6D中所示，在第二阶段的处理步骤是在氧化气氛中的氧化处理(第三热处理)，和优选是在氧化气氛中的热氧化处理。在该第三热处理中，例如，该热处理优选在氧化气氛中在180℃以上的温度进行。该热处理更优选在氧化气氛中在240℃以上的温度进行。以此方式，更优选第三热处理的最高温度设置为在惰性气氛或者氧化气氛中的第二热处理的最高温度或更高。根据该第三热处理，该氧化硅前体膜33形成为含氢的氧化硅膜34。也可在不伴随有热处理的氧化气氛中采用氧化处理。
接着，核实该含氢的氧化硅膜34。
通过该膜沉积方法的第二实例，使含氢的氧化硅膜34形成于石英基板上。
在惰性气氛中的第二热处理分别在180℃进行30分钟，在220℃进行30分钟，在220℃进行60分钟和在250℃进行30分钟。在所有的四个样品中，在氧化气氛中的第三热处理在410℃进行30分钟。
通过例如Rutherford反散射能谱法(RBS)分析在每种前述条件下获得的含氢的氧化硅膜34。结果，揭示了硅(Si)和氧(O)的存在比，如图7A至7B中所示。
如图7A至7B中所示，由于这样的事实，在含氢的氧化硅膜34中，硅(Si)和氧(O)的组成比(Si/O)在厚度方向上为基本上恒定的约1/2，可确认在前述膜沉积条件下形成了氧化硅膜。
接着，根据该膜沉积方法的第二实例，在单晶硅基板上形成含氢的氧化硅膜34。
通过将在氧化气氛中的第三热处理的热处理温度分别设置为500℃，425℃，350℃和260℃来形成含氢的氧化硅膜34。然后，通过傅立叶变换红外光谱(FT-IR)测量在每种前述条件下形成的含氢的氧化硅膜34的光谱(透射率)。得到的结果示于表1和图8中。在表1中，示出了含氢的氧化硅膜34的厚度和第二热处理和第三热处理各自的处理温度。
表1
  样品   膜厚度   初退火(在氩气气氛中)   第二退火(在氧气气氛中)
  No.1   269nm   260℃   500℃
  No.2   282nm   260℃   425℃
  No.3   290nm   260℃   350℃
  No.4   288nm   260℃   260℃
  No.5   ---   未退火   未退火
如图8中所示，可证实，随着第三热处理的温度的增加，含氢的氧化硅膜34中的硅和氢之间的键减少。
接着，根据膜沉积方法的第二实例，在单晶硅基板上形成含氢的氧化硅膜34。
制备6个样品，其中在惰性气氛中的处理温度分别设置为200℃，220℃，240℃，260℃，280℃和300℃，和在所有的情况下在氧化气氛中的处理温度都设置在425℃。在其上形成铝电极，和使用电流-电压特性分析仪(例如，Agilent Technologies制造的设备分析仪(device analyzer)4156C)测量电流-电压(I-V)特性。得到的结果示于图9中。在图9中，左手边的坐标表示击穿电压(BDV)(图中的涂黑的菱形)；右手边的坐标表示蚀刻速度(图中的涂黑的三角形)；横坐标表示退火温度。
结果，如图9中所示，应该理解，在240℃以上的热处理获得的电阻高，而在约300℃的热处理获得的电阻低。应该理解，在第一阶段的处理步骤的还原气氛中的第二热处理中，可在240℃以上的温度形成具有良好的特性的氧化硅膜，而在300℃以上的温度没有促进氧化反应，但是却增进了硅网络的形成。
结果，应该理解，第二热处理理想地在240℃以上并且不高于280℃的温度进行。该热处理更优选在260℃以上并且不高于280℃的温度进行。
在膜沉积方法的第二实例中，膜沉积在惰性气氛和氧化气氛中实现，因此，在真空气氛中的膜沉积不是必需的。此外，氧化硅前体膜33在第二热处理中在惰性气氛中由含有聚硅烷化合物的所述涂层膜32形成，因此，氢包含在该膜中。然后，使含氢的状态的氧化硅前体膜33在氧化气氛中进行第三热处理，因此，获得了含氢的氧化硅膜34，其缺陷密度低于现有技术中的缺陷密度。此外，在该第三热处理中，进行硅膜13的致密化，并因此，可形成具有良好的结晶度的活性区域。
此外，与热氧化法，CVD法或者溅射法(其各自都是形成氧化硅膜的技术)不同，根据前述第二实例的膜沉积方法，可采用非真空工艺。
结果，与采用真空工艺的制造方法相比，可减少工厂和设备的投资，并且可以连续和以低成本形成硅膜13和含氢的氧化硅膜34。
此外，也可通过涂覆方法以及与热处理相关的简易方法，在具有低耐热性的基板上以大的面积制备缺陷密度低的氧化硅膜。
该含氢的氧化硅膜能够以与相关技术中含氢的氮化硅膜中相同的方式用作能够控制硅基板或硅层中的侧键(dangling bond)的膜。
目前，在用于平板显示器的薄膜晶体管(TFT)中和在太阳能电池中考虑的薄膜硅太阳能电池中，广泛地使用无定形硅(a-Si)。本申请所用的所述“无定形硅”是指不具有结晶结构的固体状态，并且无定形硅的原子排列是结晶硅的原子排列被打乱的一种排列。在该被打乱的原子排列中，存在不参与共价键的侧键。通过控制该侧键，将会有希望用作薄膜晶体管或者薄膜硅太阳能电池。
作为相关技术领域的控制侧键的方法，具体地，已经采用技术来用于通过将侧键键合到氢原子上而减少陷阱(trap)。其实例包括用于通过辉光放电分解甲硅烷(SiH4)的辉光放电法；离子电镀法，其中在真空中引入氢，和通过电子束使硅(Si)气化；和簇离子束法(cluster ion beam method)。在反应溅射法或CVD法中，情况可能是氢不够，可以施加氢等离子体处理。
关于这一点，已知，虽然氢在约5,000℃时解离，但是即使当在2,000℃加热时，氢也仅解离到约0.1％的程度。另一方面，即使通过用含氢的气体(合成气体(forming gas))在约350℃至400℃进行处理，硅和氢之间的键也得以确定。
此外，例如，在具有比无定形硅(a-Si)高的迁移率的多晶硅(poly-Si)的情况下，该多晶硅借助准分子激光器退火(excimer laser annealing，ELA)方法通过等离子体增强CVD(PECVD)的无定形硅膜的多晶化而形成。
但是，由于在已于较低温度经受膜沉积的膜中，氢的含量不超过约10％，会发生爆炸性结晶(explosive crystallization)。为此，首先通过在400℃至450℃的热处理进行脱水处理(dehydration treatment)，由此控制氢的浓度到百分之几的程度。然后，使氢原子键合到侧键而减少陷阱。
此外，为了在半导体和绝缘膜之间获得良好的界面，优选在真空进行连续的膜沉积。或者，也优选通过使该半导体表面氧化而在该膜中形成界面。
但是，在未来，将要求使用柔性基板，并且要求通过涂覆或者印刷来制备器件，同时考虑减少工厂和设备等的投资。在此情况下，需要高温的真空连续膜沉积或者半导体表面上氧化将变得困难。
在制备半导体器件例如场效应晶体管中，氧化硅膜用作绝缘膜，介电膜或表面保护膜。
关于形成这种氧化硅膜的方法，已经在气相方法例如热氧化法，化学气相沉积法(CVD法)和溅射法中进行所述成形。
同时，液相方法包括通过用烷氧基硅烷等水解(hydrolysis)的膜沉积；和通过氧化聚硅氮烷等的成形方法。
但是，关于前述方法，在气相法中，需要使用昂贵的真空体系或者危险的气体原料，并且由于高温或者使用等离子体等，能量消耗也很大。另外，气相法存在许多问题，例如在其上形成膜的基板尺寸的限制，和均匀性。此外，液相方法也存在问题，例如膜的致密化。
作为解决这些问题的方法，根据膜沉积方法的第二实例的含氢的氧化硅膜是有效的。
结果，在制备半导体器件例如TFT和太阳能电池中，所述含氢的氧化硅膜34通过涂覆含氢的聚硅烷化合物和使其经受热处理而形成，代替氢化步骤(该步骤减少将要在半导体膜(例如，硅膜)中产生的侧键)，由此可将氢供应到任意区域(或者与其接触的相邻膜)。
此外，可通过涂覆形成该含氢的氧化硅膜34，并且因此，在用于制造半导体器件的方法中，该方法的一部分或者全部都可通过非真空工艺进行，该非真空工艺不使用在真空气氛中的处理。另外，所述含氢的氧化硅膜34可通过在较低的温度(例如，不高于450℃)的涂覆和热处理形成，因此，通过使用有机材料基板来构成所谓的辊到辊工艺(roll-to-roll process)变成可能。
<2.第二实施方式>
[半导体器件的制造方法的第一实例]
参考图10A至10F中各自示出的示意性结构的横截面视图，描述根据本发明第二实施方式的半导体器件制造方法的第一实例。
首先，如图10A中所示，根据以上参考图1A至1C所述的膜沉积方法，将含有聚硅烷化合物的溶液涂覆于基板11上，形成涂层膜12，然后使其在惰性气氛中经受第一热处理，由此使所述涂层膜12形成为硅膜13。
作为聚硅烷化合物，以上所述的那些是有用的。
亦即，该聚硅烷化合物是由SinRm表示的聚硅烷化合物(其中n表示3以上的自然数；m是(2n-2)以上并且不超过(2n+2)的数；和R表示有机链状基团，有机环状基团，氢原子，卤素原子或者金属原子。
当前述R是氢原子时，所述链状聚硅烷化合物的具体实例包括正丁硅烷(Si4H10)，异丁硅烷(Si4H10)，正戊硅烷(Si5H12)，异戊硅烷(Si5H12)，新戊硅烷(Si5H12)，正己硅烷(Si6H14)，正庚硅烷(Si7H16)，正辛硅烷(Si8H18)，正壬硅烷(Si9H20)及其异构体。
此外，所述环状聚硅烷化合物的实例包括环丁硅烷(Si4H8)，环戊硅烷(Si5H10)，环己硅烷(Si6H12)和环庚硅烷(Si7H14)。示例性的还有笼状聚硅烷化合物等。
此外，可同时存在其中前述n小于等于3的甲硅烷(SiH4)，乙硅烷(Si2H6)或丙硅烷(Si3H8)。
此外，前述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂中的一种溶液。作为溶剂，以上所述的那些均有用。
亦即，优选的该溶剂的实例包括基于烃的溶剂(例如，正庚烷，正辛烷，癸烷，甲苯，二甲苯，甲基异丙基苯，均四甲苯，茚，二戊烯，四氢化萘，十氢化萘，环己基苯，等)；基于醚的溶剂(例如，乙二醇二甲基醚，乙二醇二乙基醚，乙二醇甲基乙基醚，一缩二乙二醇二甲基醚，一缩二乙二醇甲基乙基醚，1，2-二甲氧基乙烷，双(2-甲氧基乙基)醚，对二噁烷，等)；和非质子极性溶剂(例如，碳酸亚丙酯，γ-丁内酯，n-甲基-2-吡咯烷酮，二甲基甲醛，二甲基亚砜，环己酮，等)。
该溶剂可单独使用或者以其中的两种或者更多种的混合物的形式使用。
形成所述涂层膜12的步骤优选在氩气、氮气等惰性气氛中进行。或者，可含有氢气。
第一热处理在不高于600℃的温度在氩气、氮气等惰性气氛中进行。
接着，如图10B中所示，在硅膜13上形成含有聚硅烷化合物的涂层膜14，然后使其经受在惰性气氛中的第二热处理，由此使涂层膜14形成为氧化硅前体膜15。
作为聚硅烷化合物，以上所述的那些是有用的。
此外，前述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂中的一种溶液。作为溶剂，以上所述的那些是有用的。
形成涂层膜14的步骤优选在氩气、氮气等惰性气氛中进行。或者，可含有氢气。
第二热处理在200℃以上并且不高于280℃的温度在氩气、氮气等惰性气氛中进行。
接着，如图10C中所示，在氧化气氛中进行第三热处理，由此使该氧化硅前体膜15形成为氧化硅膜16。同时，提高了硅膜13的结晶度。该氧化硅膜16将充当栅绝缘膜21。
第三热处理的最高温度高于第二热处理的最高温度。
接着，如图10D中所示，在栅绝缘膜21上形成形成栅电极的膜22。该形成栅电极的膜22的膜沉积方法的实例包括真空膜沉积技术例如CVD法，溅射法和气相沉积法，涂覆金属细粒并烧结它的方法，电镀方法和印刷方法。
关于形成栅电极的膜22的材料，例如，可使用金属或者合金膜例如铝膜和铝合金膜，搀杂杂质的多晶硅膜，多硅结构膜等。
接着，如图10E中所示，使用通常的平版印刷术对该形成栅电极的膜22进行图案化，由此形成栅电极23。此外，通过该图案化对栅绝缘膜21进行图案化。
例如，在采用涂覆方法例如印刷方法的情况下，可使该栅电极23在该栅绝缘膜21上直接形成图案，而不需进行平版印刷步骤。
随后，如图10F中所示，通过例如离子注入方法将n-型或者p-型杂质离子在栅电极23的两侧上注入到硅层13中，同时使用栅电极23作为掩体(mask)。然后，通过进行活化处理将注入的杂质离子活化，由此形成n-型或者p-型源/漏极区域24和25。
形成该源/漏极区域24和25的方法不限于前述离子注入方法。例如，通过诸如涂覆，喷雾和印刷的技术将杂质离子沉积在栅电极23的两侧上的硅膜13上，由此形成复合层(compound layer)(未示出)。接着，将该复合层和恰好在该复合层之下的硅膜13通过用能量束照射在该状态下的基板11的表面而加热，由此将杂质离子从该复合层扩散到硅膜13中。在该情况下，当该栅电极23用作掩体时，在除了恰好在栅电极23下面部分的区域之外的区域中，该杂质离子扩散到硅膜13的表面部分，该n-型或者p-型源/漏极区域24和25是相对于栅电极23自排列(self-alignedly)形成的。
接下来的步骤以与在薄膜晶体管的通常制造方法中相同的方式进行。
但是，图中省略了，例如，形成用于覆盖栅电极23和源/漏极区域24和25的层间绝缘膜(未示出)。对于该层间绝缘膜，可使用通常用作层间绝缘膜的绝缘膜或者介电膜，例如氧化硅膜，无机SOG膜和有机SOG膜。作为它的膜沉积方法，采用真空膜沉积技术例如CVD法，溅射法和气相沉积法，或者SOG方法，溶胶-凝胶方法等。
接着，蚀刻除去(etching-removed)前述层间绝缘膜的指定部分，从而形成到达源/漏极区域24和25的接触洞(contact hole)，形成通过所述接触洞连接至所述源/漏极区域24和25的源/漏电极。
关于根据本发明的实施方式的半导体器件1的制造方法，用于栅绝缘膜21(其缺陷密度低)的氧化硅膜16的膜沉积可通过低温方法实现，而无需采用在真空气氛中的膜沉积。此外，可实现由致密的氧化硅膜16构成的栅绝缘膜21，并且因此，可实现没有栅漏泄的半导体器件(FET)1。此外，提高了硅膜13的结晶度，并且因此，有利的是可实现具有优良迁移率的半导体器件(FET)1。
此外，如前面所述，在将通过根据本发明的实施方式的膜沉积方法形成的氧化硅膜16施加到半导体器件时，可以以良好的生产率低成本制备绝缘闸型场效应晶体管的栅绝缘膜21，同时降低工厂和设备方面的投资。
此外，可将TFT等制备为在大面积基板上的半导体器件，如显示设备中一样，并且因此，推广其应用，由此极大地增加其附加值。
尤其是，考虑到可通过低温方法实现膜沉积的这一事实，可以使用具有低耐热性的基板。例如，可使用有机材料，尤其是塑料；例如，可采用辊到辊工艺作为用于制备氧化硅膜的技术；获得可卷绕的装置，或者可实现具有柔性的显示设备。
[半导体器件的制造方法的第二实例]
参考图11A至11D中各自所示的制造步骤横截面视图，描述根据本发明第二实施方式的半导体器件制造方法的第二实例。
首先，如图11A中所示，根据以上参考图1A至1C所述的硅膜13的膜沉积方法在基板31上形成硅膜41，和然后使用该硅膜41作为活性层形成薄膜晶体管3。以以下方式形成该薄膜晶体管3。
通过栅绝缘膜42在硅膜41上形成栅电极43，和在该栅电极43的两侧上在硅膜41上形成源/漏极区域44和45。
接着，在经过图11B和11C中所示的步骤之后，如图11D中所示，在基板31上形成含氢的氧化硅膜34，由此覆盖薄膜晶体管3。
形成该含氢的氧化硅膜34的步骤以以下方式进行。
首先，如图11B中所示，形成含有聚硅烷化合物的涂层膜32，使得该薄膜晶体管3被覆盖在基板31上。该涂层膜32与前述膜沉积方法的第二实例中所述的相同。
然后，如图11C中所示，以与前述膜沉积方法的第二实例中所述相同的方式在惰性气氛中进行第二热处理，由此将所述涂层膜32形成为氧化硅前体膜33。
接着，如图11D中所示，以与前述膜沉积方法的第二实例中所述相同的方式在氧化气氛中进行第三热处理，由此将氧化硅前体膜33形成含氢的氧化硅膜34。以此方式，在基板31上形成含氢的硅膜34，由此覆盖薄膜晶体管3。
作为用于形成该薄膜晶体管3的方法，可采用如上所述参考图10A至10F描述的半导体器件的制造方法。
接着，核实该含氢的氧化硅膜34。通过前述方法在单晶硅基板上形成含氢的氧化硅膜34。在该情况下，在260℃在惰性气氛中进行热处理，和接着，在260℃在氧化气氛中进行热处理。
通过热脱附谱(thermal desorption spectroscopy，TDS)分析该含氢的氧化硅膜34。图12示出了将其在100℃保持120分钟获得的结果。
如图12中所示，虽然温度为约100℃，但是以最大的量检测到了氢，可证实类似于一氧化碳或氮气，氢气是连续放出的。虽然在测量的开始阶段也检测到大量的水，应该理解，在约100℃放出了非常大量的氢，这是因为它也从基板或者其它元件中放出。亦即，应该理解，氢包含在含氢的氧化硅膜34中。
接着，制备顶部闸型多晶硅栅(top gate type poly-Si gate)的TFT。
在硅膜的结晶工艺中，在500℃在真空中进行用于脱氢的退火，然后通过准分子激光器退火(ELA)进行结晶，该硅膜在制备过程中担当TFT的活性层。
在后续过程中将其中省略了将氢供应至前述硅膜的工序所得到的样品在附图中示为“as-depo样品”(含氢的氧化硅膜没有经历膜沉积)。
此外，分别以与前述制造方法的第二实例相同的方式，通过含氢的氧化硅膜在260℃(在惰性气氛中)，然后在260℃(在氧化气氛中)的膜沉积制得第一样品；和通过含氢的氧化硅膜在260℃(在惰性气氛中)，然后在425℃(在氧化气氛中)的膜沉积制得第二样品。
在各个样品中，在氧化硅膜的膜沉积之后，使用例如基于氢氟酸的蚀刻溶液制备接触洞。
然后测量每个前述TFT的I-V特性。得到的结果以TFT的漏电流和栅电压之间的关系图示于图13中。
如图13中所示，与as-depo样品相比，硅膜的氢化效果可在所有的使用含氢的氧化硅膜的第一样品和第二样品中得到证实，所述含氢的氧化硅膜已经历膜沉积方法的第二实例中的膜沉积。
接着，以与上述相同的方式制备顶部闸型多晶硅栅的TFT。
与上述情况类似，将其中省略了将氢供应至TFT硅膜的工序所得到的样品在附图中示为“as-depo样品”。
此外，将其中通过在含氢气的气氛中在350℃退火20分钟而将氢供应至TFT硅膜所得到的样品记为“as-depo氢化后的样品”。
此外，比较第三样品，该第三样品通过含氢的氧化硅膜在as-depo氢化后的样品上在260℃(在惰性气氛中)然后在260℃(在氧化气氛中)的膜沉积制得。
得到的结果以TFT的漏电流和栅电压之间的关系图示于图14中。
如图14中所示，考虑到as-depo氢化后的样品和第三样品之间没有显著差别的事实，可以确定在260℃的热处理条件下没有损害TFT特性。
接下来，与上述情况类似，制备顶部闸型多晶硅栅的TFT。
在氢化之后，样品通过氧化硅膜在260℃(在260℃(在空气中)和然后在260℃(在氧气(O2)气氛中))的膜沉积制备。测量样品的漏电流和栅电压之间的(Id-Vg)特性。结果，如图15中TFT的漏电流和栅电压之间的关系图所示，获得了“pas”曲线。
将前述样品原样在空气中保持14天，然后测量Id-Vg特性。结果，如图15中所示，获得“第14天(在空气中)”曲线。
然后，使前述样品经受在425℃在氧气气氛中的热处理，并在氧气(O2)气氛中在425℃测量Id-Vg特性。结果，如图15中所示，获得“425℃(在氧气气氛中)”曲线。
然后，将已经经受热处理的前述样品保持在温度为60℃和湿度为90％的气氛中。
然后，将在前述气氛中经过规定天数之后的样品取出，以供测量。结果，如图15中所示，获得了“第7天”，“第10天”，“第21天”，“第45天”和“第143天”曲线。
应该理解，在前述热处理之后，虽然稍微改变了Id-Vg特性，在温度为60℃和湿度为90％的气氛中直到经过了143天都获得稳定的特性。
从这些结果可确认，没有产生其中氢从含氢的氧化硅膜脱出的脱氢反应。
在前述半导体器件的第二制造方法中，所述的膜沉积在惰性气氛和还原气氛中实现，并且因此，在真空气氛中的膜沉积不是必需的。另外，该氧化硅前体膜33由含有聚硅烷化合物的涂层膜32通过在还原气氛中的第二热处理形成，并且因此，氢包含在该膜中。此外，使含氢状态的该氧化硅前体膜33在氧化气氛中经受第三热处理，并因此，获得含氢的致密的氧化硅膜34。同样，在该第三热处理中，进行薄膜晶体管3的硅膜41的致密化，并且因此，可形成具有良好结晶度的活性区域。
结果，可不采用在真空气氛中的膜沉积，而通过低温工艺获得具有低缺陷密度的含氢状态的氧化硅膜34。
本申请含有分别于2009年2月4日和2009年9月18日提交给日本专利局的日本在先专利申请JP 2009-023219和JP 2009-216362相关的主题，将这两篇专利申请的全部内容通过参考并入本申请。
本领域技术人员应当理解，在本发明所附权利要求或其等价物的范围内，根据设计需要和其他因素等可以进行各种改动、组合、次组合以及替换。

Claims (8)

1.一种膜沉积方法，其包括以下步骤：
将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；
在所述硅膜上形成含有聚硅烷化合物的涂层膜，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述含有聚硅烷化合物的涂层膜形成为氧化硅前体膜；和
在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为氧化硅膜，并且同时使所述硅膜致密化。
2.根据权利要求1的膜沉积方法，其中
所述聚硅烷化合物是由SinRm表示的聚硅烷化合物，其中n表示3以上的自然数；m是(2n-2)以上并且不超过(2n+2)的数；R表示有机链状基团，有机环状基团，氢原子，卤素原子或者金属原子；和
所述含有聚硅烷化合物的溶液是使所述聚硅烷化合物溶于溶剂而成的溶液。
3.根据权利要求1的膜沉积方法，其中
第二热处理在200℃以上并且不高于280℃的温度在惰性气氛中进行。
4.根据权利要求2的膜沉积方法，其中
第二热处理在200℃以上并且不高于280℃的温度在惰性气氛中进行。
5.根据权利要求1或2的膜沉积方法，其中
第二热处理在240℃以上并且不高于280℃的温度在还原气氛中进行。
6.根据权利要求1至4中任一项的膜沉积方法，其中
第二热处理在惰性气氛中进行；和
第三热处理的最高温度高于第二热处理的最高温度。
7.一种制造半导体器件的方法，包括以下步骤：
将含有聚硅烷化合物的溶液涂覆于基板上，形成涂层膜，然后在惰性气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；
在所述硅膜上形成含有聚硅烷化合物的涂层膜，然后在惰性气氛或者还原气氛下进行第二热处理，由此使所述含有聚硅烷化合物的涂层膜形成为氧化硅前体膜；
在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为氧化硅膜，并且同时使所述硅膜致密化；
在所述氧化硅膜上形成栅电极；和
在所述栅电极的两侧上的硅膜中形成源/漏极区域。
8.一种制造半导体器件的方法，包括以下步骤：
在基板上形成硅膜，并且使用所述硅膜作为活性层形成薄膜晶体管；和
在所述基板上形成含氢的氧化硅膜，由此覆盖所述薄膜晶体管，其中
所述形成硅膜的步骤包括：将含有聚硅烷化合物的溶液涂覆于所述基板上，形成涂层膜，然后在惰性气氛下进行第一热处理，由此使所述涂层膜形成为硅膜；和
所述形成含氢的氧化硅膜的步骤包括以下步骤：
形成含有聚硅烷化合物的涂层膜，从而在所述基板上覆盖所述薄膜晶体管，然后在还原气氛下进行第二热处理，由此使所述含有聚硅烷化合物的涂层膜形成为氧化硅前体膜；和
在氧化气氛下进行第三热处理，由此使所述氧化硅前体膜形成为含氢的氧化硅膜。
CN2010101055982A 2009-02-04 2010-01-28 膜沉积方法和半导体器件的制造方法 Expired - Fee Related CN101800176B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP023219/09 2009-02-04
JP2009023219 2009-02-04
JP2009216362A JP2010206161A (ja) 2009-02-04 2009-09-18 成膜方法および半導体装置の製造方法
JP216362/09 2009-09-18

Publications (2)

Publication Number Publication Date
CN101800176A CN101800176A (zh) 2010-08-11
CN101800176B true CN101800176B (zh) 2012-05-02

Family

ID=42398047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101055982A Expired - Fee Related CN101800176B (zh) 2009-02-04 2010-01-28 膜沉积方法和半导体器件的制造方法

Country Status (3)

Country Link
US (1) US8394728B2 (zh)
JP (1) JP2010206161A (zh)
CN (1) CN101800176B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105538A1 (ja) * 2010-02-25 2011-09-01 産機電業株式会社 シリコン粉末を用いた太陽電池セルの製造方法
JP5442572B2 (ja) * 2010-09-28 2014-03-12 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置、薄膜作製方法、欠陥修正方法及びデバイス作製方法
DE102010041842A1 (de) * 2010-10-01 2012-04-05 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Hydridosilanverbindungen
DE102013010099B4 (de) * 2013-06-18 2015-07-09 Evonik Industries Ag Verfahren zur Herstellung strukturierter Beschichtungen, mit dem Verfahren hergestellte strukturierte Beschichtungen und ihre Verwendung
DE102013010102A1 (de) 2013-06-18 2014-12-18 Evonik Industries Ag Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung
DE102013010101A1 (de) 2013-06-18 2014-12-18 Evonik Industries Ag Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung
US11091649B2 (en) 2013-09-05 2021-08-17 Jiangsu Nata Opto-Electronic Materials Co. Ltd. 2,2,4,4-tetrasilylpentasilane and its compositions, methods and uses
TWI634073B (zh) 2013-09-05 2018-09-01 道康寧公司 2,2,4,4-四矽基五矽烷及其組成物、方法及用途
WO2015069456A1 (en) 2013-11-06 2015-05-14 Applied Materials, Inc. Sol gel coated support ring
US9818607B2 (en) * 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
NL2013288B1 (en) * 2014-07-31 2016-09-21 Univ Delft Tech Low-temperature formation of silicon and silicon oxide structures.
US11097953B2 (en) 2018-10-11 2021-08-24 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing liquid polysilanes and isomer enriched higher silanes
US10752507B2 (en) 2018-10-11 2020-08-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing liquid polysilanes and isomer enriched higher silanes
US11401166B2 (en) 2018-10-11 2022-08-02 L'Air Liaquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
CN109467880B (zh) * 2018-10-31 2024-01-12 江苏科化新材料科技有限公司 一种提高环氧树脂组合物封装的半导体器件可靠性的方法
CN111118944B (zh) * 2019-12-13 2021-09-07 广西大学 一种纤维素复合氧化硅超疏水材料及其制备方法
WO2023099378A1 (en) * 2021-11-30 2023-06-08 Merck Patent Gmbh Silicon-containing film forming composition and method for manufacturing silicon-containing film using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045632A1 (en) * 2001-08-14 2003-03-06 Jsr Corporation Silane composition, silicon film forming method and solar cell production method
US20050181566A1 (en) * 2004-02-12 2005-08-18 Sony Corporation Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462394B2 (ja) * 2000-04-19 2010-05-12 Ｊｓｒ株式会社 シリコン膜のパターン形成方法
JP2002246384A (ja) 2001-02-21 2002-08-30 Jsr Corp シリコン酸化膜の形成方法および形成用組成物
JP2003055556A (ja) * 2001-08-14 2003-02-26 Jsr Corp シリコン膜またはシリコン酸化膜の形成方法およびそのための組成物
JP2007103611A (ja) * 2005-10-03 2007-04-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置、および電子機器
JP2007142021A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 順スタガ構造薄膜トランジスタの製造方法
JP2007250954A (ja) * 2006-03-17 2007-09-27 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045632A1 (en) * 2001-08-14 2003-03-06 Jsr Corporation Silane composition, silicon film forming method and solar cell production method
US20050181566A1 (en) * 2004-02-12 2005-08-18 Sony Corporation Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus

Also Published As

Publication number Publication date
US20100197102A1 (en) 2010-08-05
JP2010206161A (ja) 2010-09-16
US8394728B2 (en) 2013-03-12
CN101800176A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101800176B (zh) 膜沉积方法和半导体器件的制造方法
US7416907B2 (en) Semiconductor device and method for forming the same
US7452794B2 (en) Manufacturing method of a thin film semiconductor device
US5817549A (en) Method for manufacturing a semiconductor device
KR0143873B1 (ko) 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3417072B2 (ja) 半導体装置の製法
KR20010090427A (ko) 성막방법 및 성막장치
KR100453311B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20010043915A (ko) 박막 트랜지스터의 제조 방법
TW200636827A (en) Silicon oxide cap over high dielectric constant films
CN101567392B (zh) 薄膜晶体管
US6639279B1 (en) Semiconductor transistor having interface layer between semiconductor and insulating layers
Pangal et al. Integration of amorphous and polycrystalline silicon thin-film transistors through selective crystallization of amorphous silicon
TWI773844B (zh) 薄膜電晶體及其製造方法
JP5199954B2 (ja) 半導体装置の製造方法
Cheng Nanocrystalline silicon thin film transistors on plastic substrates
KR20010026374A (ko) 탄탈륨 산화막을 유전막으로 이용한 반도체장치의 커패시터 제조방법
JPH0855848A (ja) 酸化珪素膜の加熱処理方法
Pangal et al. Integrated amorphous and polycrystalline silicon thin-film transistors in a single silicon layer
CN100501949C (zh) 半导体器件的制造方法
Maiolo et al. Thermal annealing effects on the interface state density of metal-oxide-semiconductor capacitors with electron cyclotron resonance plasma enhanced chemical vapor deposition Silicon dioxide
JPH11163362A (ja) 薄膜トランジスタの製造方法
JP2005203542A (ja) 半導体装置の製造方法、電子機器
JP2009218429A (ja) 成膜方法、半導体装置の製造方法および電子機器の製造方法
JP2009218431A (ja) 成膜方法、半導体装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20160128

EXPY Termination of patent right or utility model