CN101771809B - 基于fpga实现多路数字视频同步处理方法 - Google Patents

基于fpga实现多路数字视频同步处理方法 Download PDF

Info

Publication number
CN101771809B
CN101771809B CN200910187999.4A CN200910187999A CN101771809B CN 101771809 B CN101771809 B CN 101771809B CN 200910187999 A CN200910187999 A CN 200910187999A CN 101771809 B CN101771809 B CN 101771809B
Authority
CN
China
Prior art keywords
signal
fpga
square
digital video
mentioned steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910187999.4A
Other languages
English (en)
Other versions
CN101771809A (zh
Inventor
程鹏
刘剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DALIAN JIECHENG TECHNOLOGY CO., LTD.
Original Assignee
DALIAN GIGATEC ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DALIAN GIGATEC ELECTRONICS Co Ltd filed Critical DALIAN GIGATEC ELECTRONICS Co Ltd
Priority to CN200910187999.4A priority Critical patent/CN101771809B/zh
Publication of CN101771809A publication Critical patent/CN101771809A/zh
Application granted granted Critical
Publication of CN101771809B publication Critical patent/CN101771809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于FPGA实现多路数字视频同步处理方法(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；(3)向FPGA中输入1:1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；根据算法实现的要求，大大减少了系统资源的利用，减少了空间的使用；基于FPGA的设计，实现起来简单可根据需要进行更换主板。

Description

基于FPGA实现多路数字视频同步处理方法
技术领域
本发明是涉及多路数字视频图像的同步处理方法，更具体地说是一种基于FPGA的采用奇偶行概念实现多路高标清数字视频的同步算法。
背景技术
在广播电视领域中，经常要对多路视频信号进行切换，图像处理，叠加台标，字幕等操作，而对各路信号进行同步是实现上述功能的基础，如果不同步的各路信号间直接进行切换处理，切换后的图像会发生抖动，闪烁，而各路信号间的色度亮度信号如果没有同步对齐，不可能正常进行图像处理，叠加台标，字幕等操作。
目前的视音频处理系统均是将待处理的视频信号进行同步对齐，采取的方式是加入专门的同步处理设备，这些同步处理设备是根据数字视频的编码特点：即标清信号每秒25帧(PAL制)，30帧(NTSC制)。每帧分为奇场和偶场，把每路的数字视频信号存入缓存，缓存的深度在一帧左右。对于多路同步，就要加多个缓存，大量地占用料硬件资源，由于每片缓存都要引出输入输出两组数据总线，使PCB板的布局和走线都非常复杂，导致同步设备的成本高昂。
发明内容
本发明针对上述现状，提供一种同步算法，旨在解决现有技术中存在的不足之处；
本发明的算法如下：
(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；
(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；
(3)向FPGA中输入1∶1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；
(4)根据1∶1的方波信号，根据上升沿或下降沿定义成奇偶行的触发，利用奇偶行的触发将步骤(1)中定义的图像信号份为奇行和偶行，并分别将奇行与偶行写入FPGA的缓存区中；
(5)参考信号进行A/D转换后，提取出同步方波信号，由同步提取芯片输入到FPGA中；
(6)将上述步骤(5)中的输入到FPGA中的信号与上述步骤(3)中的方波信号进行同步；
(7)信号同步处理后，根据上述步骤(4)中自定义的奇偶行的触发，从FPGA的缓存区中读取数据；
(8)根据上述步骤4中设定的奇偶行组合成完整的图像信号，向播出通道输出信息。
本发明的有益效果如下：
1、根据算法实现的要求，大大减少了系统资源的利用，减少了空间的使用；
2、基于FPGA的设计，实现起来简单可根据需要进行更换主板；
3、本发明根据所需同步信号的不同，可分为多路进行时时的同步化处理；并能达到不增加系统硬件设备而完成图像同步；
4、本算法的占用空间小，运算速度快；信号同步处理功能强。
附图说明
本发明有2幅附图：
图1为本发明初始化设定表；
图2为本发明的算法流程框图；
具体实施方式
如图1所示的基于FPGA实现多路数字视频同步处理方法，初始化定义每行点数及每帧信号的像素点数设定；
如图2所示的一种基于FPGA实现多路数字视频同步处理方法，其特征在于包括如下步骤：
一种基于FPGA实现多路数字视频同步处理方法，其特征在于包括如下步骤：
(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；
(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；
(3)向FPGA中输入1∶1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；
(4)根据1∶1的方波信号，根据上升沿或下降沿定义成奇偶行的触发，利用奇偶行的触发将步骤(1)中定义的图像信号份为奇行和偶行，并分别将奇行与偶行写入FPGA的缓存区中；
(5)参考信号进行A/D转换后，提取出同步方波信号，由同步提取芯片输入到FPGA中；
(6)将上述步骤(5)中的输入到FPGA中的信号与上述步骤(3)中的方波信号进行同步；
(7)信号同步处理后，根据上述步骤(4)中自定义的奇偶行的触发，从FPGA的缓存区中读取数据；
(8)根据上述步骤4中设定的奇偶行组合成完整的图像信号，向播出通道输出信息。
在实际工业生产中，按照CCIR656中规定的数值视频标准，PAL制每秒扫描25帧图像，每帧图像有625个扫描行，每行的有效期包含720个像素点，即1440和采样点，其中每帧图像中的点，行，帧的起始和终止标识；
基于FPGA内部有限的FIFO存储资源，把解串后的数字视频信号进行行同步提取，并且采用内部计数的方式，产生奇偶行方波信号：
用奇偶行方波信号作为基准的触发信号，分别对FPGA内部的两个对应的FIFO缓存进行写入控制，FIFO的深度可通过CCIR656规范来估算：
10BITS*(1440+288)＝17280BITS；
每路视频信号占用的缓存：17280*2＝34560BITS
*2是因为信号被分为奇数行和偶数行。
相对于以往的帧存方式：
(1440+288)*10*625＝10800000BITS
新的缓存方法的缓存占用只是原方式的2/625。
而普通的中等规模FPGA完全可以提供50K BITS以上的内部缓存资源。每片FPGA可以提供10路以上的数字视频同步功能，相对于以往每路信号要单独加入帧存相比，极大地降低了成本。
对于奇偶行缓存中数据的读取，同样采用奇偶行方波信号作为基准的触发信号，但是这里的奇偶行不是从输入通道上解出来的，而是从参考同步中解出。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (1)

1.一种基于FPGA实现多路数字视频同步处理方法，其特征在于包括如下步骤：
(1)初始化图像信号的位置，按照图像信号的制式设定每秒扫描的帧数，每帧图像信号中包含的行数，每行图像信号中包含的像素点数，并设置起始和结束标识；
(2)将上述步骤(1)中初始化的起始标识图像信号与所要加入的图像信号进行时钟同步处理；
(3)向FPGA中输入1：1的方波信号，该方波信号是由FPGA根据输入数字视频的起始位和终止位来提取行同步信号；
(4)根据1：1的方波信号，根据上升沿或下降沿定义成奇偶行的触发，利用奇偶行的触发将步骤(1)中定义的图像信号份为奇行和偶行，并分别将奇行与偶行写入FPGA的缓存区中；
(5)参考视频同步信号进行A/D转换后，提取出同步方波信号，由同步提取芯片输入到FPGA中，用奇偶行方波信号作为基准的触发信号，分别对FPGA内部的两个对应的FIFO缓存进行写入控制，FIFO的深度可通过CCIR656规范来估算：10BITS*(1440+288)＝17280BITS；每路视频信号占用的缓存：17280*2＝34560BITS；
(6)将上述步骤(5)中的输入到FPGA中的信号与上述步骤(3)中的方波信号进行同步；
(7)信号同步处理后，根据上述步骤(4)中自定义的奇偶行的触发，从FPGA的缓存区中读取数据；
(8)根据上述步骤4中设定的奇偶行组合成完整的图像信号，向播出通道输出信息。
CN200910187999.4A 2009-10-20 2009-10-20 基于fpga实现多路数字视频同步处理方法 Active CN101771809B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910187999.4A CN101771809B (zh) 2009-10-20 2009-10-20 基于fpga实现多路数字视频同步处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910187999.4A CN101771809B (zh) 2009-10-20 2009-10-20 基于fpga实现多路数字视频同步处理方法

Publications (2)

Publication Number Publication Date
CN101771809A CN101771809A (zh) 2010-07-07
CN101771809B true CN101771809B (zh) 2014-10-29

Family

ID=42504372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910187999.4A Active CN101771809B (zh) 2009-10-20 2009-10-20 基于fpga实现多路数字视频同步处理方法

Country Status (1)

Country Link
CN (1) CN101771809B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096648B (zh) * 2010-12-09 2013-08-14 深圳中兴力维技术有限公司 基于fpga的实现多路突发数据业务缓存的系统及方法
JP5748579B2 (ja) * 2011-06-30 2015-07-15 キヤノン株式会社 画像合成装置、撮像装置、その制御方法、および制御プログラム
CN103327265B (zh) * 2013-06-04 2016-04-13 浙江工业大学 一种基于fpga的四路视频合成方法及其装置
CN103414852B (zh) * 2013-07-19 2016-08-03 深圳锐取信息技术股份有限公司 一种多路高清视频采集方法及装置
CN104780329B (zh) * 2014-01-14 2017-11-28 南京视威电子科技股份有限公司 基于fpga的高标清可混播的多画面分割器及分割方法
CN104378648B (zh) * 2014-10-31 2017-10-10 广东威创视讯科技股份有限公司 图像编码、解码、传输方法和系统
CN114153772B (zh) * 2020-09-08 2024-04-12 珠海全志科技股份有限公司 数据采样点的确定方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529501A (zh) * 2003-10-17 2004-09-15 中兴通讯股份有限公司 H.323会议电视系统中视频数据网络抖动消除方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544190B2 (ja) * 2006-03-31 2010-09-15 ソニー株式会社 映像音声処理システム、映像処理装置、音声処理装置、映像音声の出力装置および映像と音声の同期処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529501A (zh) * 2003-10-17 2004-09-15 中兴通讯股份有限公司 H.323会议电视系统中视频数据网络抖动消除方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
基于FPGA的帧同步机设计与实现;腾哲欢,张大伟,李秋山;《微处理机》;20080430(第2期);第177-178页 *
基于FPGA的视频帧同步机的设计;杨月娥;《电视技术》;20090930;第33卷(第09期);全文 *
杨月娥.基于FPGA的视频帧同步机的设计.《电视技术》.2009,第33卷(第09期),
腾哲欢,张大伟,李秋山.基于FPGA的帧同步机设计与实现.《微处理机》.2008,(第2期),
陈明义.高速大容量FIFO的设计.《电子科技》.2008,第21卷(第6期),
高速大容量FIFO的设计;陈明义;《电子科技》;20080630;第21卷(第6期);全文 *

Also Published As

Publication number Publication date
CN101771809A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
CN101771809B (zh) 基于fpga实现多路数字视频同步处理方法
CN107249101B (zh) 一种高分辨率图像采集与处理装置
US8913196B2 (en) Video processing device and video processing method including deserializer
US9473726B2 (en) Ultra high definition display device and video signal converting method
CN105828183A (zh) 处理视频帧的方法、视频处理芯片以及运动估计和运动补偿memc芯片
JP2016517217A (ja) データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク
CN103813107A (zh) 一种基于fpga多路高清视频叠加方法
CN104780329A (zh) 基于fpga的高标清可混播的多画面分割器及分割方法
CN103561227A (zh) 一种高分辨率视频播放系统
US9413985B2 (en) Combining video and audio streams utilizing pixel repetition bandwidth
CN103428532B (zh) 多媒体信号传输系统、切换装置及传输方法
CN101778199A (zh) 一种合成多路高清视频图像画面的实现方法
CN108616674B (zh) 具有外同步功能的双路视频信号时序产生电路结构
CN102065208B (zh) 一种数字音视频信号串行解串器的实现方法
CN105430302A (zh) 单通道cmos图像传感器及其数据传输方法
JP5998579B2 (ja) マルチディスプレイシステムの映像表示装置、方法及びプログラム
US9852103B2 (en) Bidirectional transmission of USB data using audio/video data channel
CN203734741U (zh) 2路lvds视频旋转和叠加系统
CN113573111A (zh) 一种8k超高清视频转换点屏系统及点屏方法
CN1636342A (zh) 在低位宽的数据路径上传递高位宽数据的设备和方法
CN102769732A (zh) 一种实现视频场的转换方法
US9787879B2 (en) Image data receiving device
CN103581601A (zh) 一种uhd信号采样和显示的分屏扫描方法
CN111050092A (zh) 一种超高分辨率图像多路分解的方法
CN110636240A (zh) 面向视频接口的信号调整系统及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: Hi Tech Park Kehai street Dalian city Liaoning province 116023 No. 3 office building A block 3 layer

Patentee after: DALIAN JIECHENG TECHNOLOGY CO., LTD.

Address before: 116023 Liaoning city of Dalian province Qixianling high-tech park Kehai Street No. 3

Patentee before: Dalian GigaTec Electronics Co., Ltd.