CN101741075B - 静电放电保护电路以及集成电路 - Google Patents

静电放电保护电路以及集成电路 Download PDF

Info

Publication number
CN101741075B
CN101741075B CN2009101804593A CN200910180459A CN101741075B CN 101741075 B CN101741075 B CN 101741075B CN 2009101804593 A CN2009101804593 A CN 2009101804593A CN 200910180459 A CN200910180459 A CN 200910180459A CN 101741075 B CN101741075 B CN 101741075B
Authority
CN
China
Prior art keywords
coupled
contact
node
diffusion resistance
dividing cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101804593A
Other languages
English (en)
Other versions
CN101741075A (zh
Inventor
林奕成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101741075A publication Critical patent/CN101741075A/zh
Application granted granted Critical
Publication of CN101741075B publication Critical patent/CN101741075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种集成电路，包含：基垫单元，内部电路，以及静电放电保护电路。其中，基垫单元耦接于第一节点，用于接收或传输信号；内部电路耦接于第一节点，用于处理信号；以及静电放电保护电路，包含：静电放电箝位电路，耦接于第一节点，用于箝位流经第一节点的静电放电电流；第一限流分流单元，通过第一节点耦接于基垫单元，用于限制静电放电电流并分流部分静电放电电流到第一电压通路；以及第二限流分流单元，耦接于第一限流分流单元，用于限制静电放电电流并分流部分静电放电电流到第二电压通路。本发明提供的集成电路，通过限制静电放电电流流经内部电路，可以避免过载的静电放电电流损坏集成电路，同时也不会增大集成电路的尺寸。

Description

静电放电保护电路以及集成电路
技术领域
本发明是关于一种静电放电(electrostatic discharge，以下简称为ESD)保护电路以及集成电路，且特别是关于一种使用扩散电阻(diffusion resistor)及寄生二极管(parasitic diode)的ESD保护电路以及集成电路。
背景技术
从半导体的制造工艺发展看来，互补金属氧化物半导体(complementary metal-oxide-semiconductor，以下简称为CMOS)晶体管的尺寸已达到亚微米(sub-micron)级别，提升了超大规模集成(verylarge scale integrated，以下简称为VLSI)电路的性能及计算速度。随着VLSI电路尺寸的缩小，VLSI电路的ESD公差(tolerance)及可靠性也在很大程度上降低。
ESD模型包含：人体模型(human-body model，HBM)，机器模型(machine model，MM)以及充电装置模型(charged-device model，CDM)。这三种模型均产生几安培(ampere)的瞬时电流，且所述瞬时电流仅持续几百甚到几个纳秒(nanosecond)。
由于VLSI电路的尺寸已缩减到微米(micrometer)或纳米(nanometer)级别，当ESD电流过度超过内部电路的极限时，ESD会轻易地损坏所述VLSI电路。若增加VLSI电路的导线宽度，VLSI电路就可以容忍或忍受较大的ESD电流，但VLSI电路的尺寸则会增大。此外，增加芯片内的电路也会增大芯片的尺寸。一种避免ESD损坏VLSI电路的可选方案是防止ESD电流流经内部电路，其中限制ESD电流流经内部电路是本发明的发明重点。
发明内容
为解决以上技术问题，本发明提供了一种静电放电保护电路以及集成电路。
本发明提供了一种集成电路，包含：基垫单元，内部电路，以及静电放电保护电路。其中基垫单元耦接于第一节点，用于接收或传输信号；内部电路耦接于第一节点，用于处理信号；以及静电放电保护电路，包含：静电放电箝位电路，第一限流分流单元，以及第二限流分流单元。其中静电放电箝位电路耦接于第一节点，用于箝位流经第一节点的静电放电电流；第一限流分流单元通过第一节点耦接于基垫单元，用于限制静电放电电流并分流部分静电放电电流到电平为Vdd的电压通路；以及第二限流分流单元耦接于第一限流分流单元，用于限制静电放电电流并分流部分静电放电电流到电平为Vss的电压通路；
所述第一限流分流单元包含：
第一扩散电阻，用于限制所述静电放电电流；以及
第一寄生二极管，用于分流部分所述静电放电电流到所述电平为Vdd的电压通路；
所述第一限流分流单元是一个第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管的第一漏极包含：
第一触头，耦接于所述第一节点，
第二触头，耦接于第二节点，所述第二节点位于所述第一限流分流单元与所述第二限流分流单元之间，以及
第一电阻区，形成于所述第一触头及所述第二触头之间，作为所述第一扩散电阻。
本发明另提供了一种ESD保护电路，用于保护内部电路以防受ESD电流损坏。所述ESD保护电路包含：第一扩散电阻以及第二扩散电阻。其中，第一扩散电阻耦接于基垫单元及内部电路，用于限制ESD电流并分流部分ESD电流到电平为Vdd的电压通路，第二扩散电阻耦接于第一扩散电阻，用于限制ESD电流并分流部分ESD电流到电平为Vss的电压通路。当第一扩散电阻为N型时，第二扩散电阻为不同于N型的类型，当第一扩散电阻为P型时，第二扩散电阻为不同于P型的类型；
所述第一扩散电阻为第一电阻区，所述第一电阻区位于第一金属氧化物半导体晶体管的漏极中，所述第一金属氧化物半导体晶体管的所述漏极进一步包含：第一触头，耦接于第一节点，所述第一节点位于所述基垫与所述第一扩散电阻之间，以及第二触头，耦接于第二节点，且所述第一电阻区形成于所述第一触头及所述第二触头之间；
所述第二节点，位于所述第一扩散电阻及所述第二扩散电阻之间。
本发明提供的ESD保护电路以及集成电路，通过限制ESD电流流经内部电路，可以避免过载的ESD电流损坏VLSI电路，同时不会增大VLSI电路的尺寸。
附图说明
图1是包含ESD保护电路的集成电路的示意图。
图2是依据本发明一实施方式的ESD保护电路的示意图。
图3是依据本发明另一实施方式的ESD保护电路的示意图。
图4是依据本发明另一实施方式的ESD保护电路的示意图。
图5是依据本发明另一实施方式的ESD保护电路的示意图。
图6是依据本发明实施方式的特定MOS晶体管的示意图。
图7是依据本发明实施方式的沿图6所示的线x到x’的截面示意图，其中，图6所示的MOS晶体管为NMOS晶体管。
图8是依据本发明实施方式的沿图6所示的线x到x’的截面示意图，其中，图6所示的MOS晶体管为PMOS晶体管。
具体实施方式
以下描述是实施本发明的较佳预期模式。此描述仅用于说明本发明的原理，而并非作为本发明的限制。本发明的保护范围应当以后附的权利要求范围所界定为准。
图1是包含ESD保护电路100的集成电路的示意图。ESD保护电路100阻滞由输入输出基垫单元(I/O pad，以下简称为I/O基垫单元)106到内部电路110的ESD。ESD保护电路100包含：上拉(pull up，PU)ESD箝位电路102，下拉(pull down，PD)ESD箝位电路104以及电阻R1。I/O基垫单元106耦接于节点121，用于接收或传输信号。上拉ESD箝位电路102耦接于第一电压通路(即电平(voltage level)为Vdd的电压通路)及节点121之间，用于箝位电平低于Vdd的ESD信号。下拉ESD箝位电路104耦接于第二电压通路(即电平为Vss的电压通路)及节点121之间，用于箝位电平高于Vss的ESD信号。若内部电路110的传输门(transmission gates)Mn1及Mp1在ESD应力下不足以承受流经传输门Mn1及Mp1的电流，所述传输门Mn1及Mp1可能会受到损坏。电阻R1为限流电阻，可降低ESD电流以防止内部电路110受到损坏。由于电阻R1，流经传输门Mn1及Mp1的电流大为降低，也防止了内部电路受到损坏。然而，过大的电阻可能使信号带宽降低或使信号严重失真。
图2是依据本发明一实施方式的ESD保护电路200的示意图。实现时，ESD保护电路200位于I/O基垫单元206与内部电路210之间。ESD保护电路200包含：上拉ESD箝位电路202，下拉ESD箝位电路204，第一限流分流单元232，以及第二限流分流单元233。I/O基垫单元206耦接于节点221，用于接收或传输信号。上拉ESD箝位电路202等同于上拉ESD箝位电路102，下拉ESD箝位电路204等同于下拉ESD箝位电路104。第一限流分流单元232通过节点221耦接于I/O基垫单元206，用于限制ESD电流，并分流部分ESD电流使其不流入内部电路210。例如，可以分流ESD电流到第一电压通路(即电平为Vdd的电压通路)。如图2所示，第一限流分流单元232包含扩散电阻R2以及寄生二极管D2，其中，扩散电阻R2耦接于节点221以及节点222之间，用于限制ESD电流，寄生二极管D2用于分流部分ESD电流到第一电压通路。第二限流分流单元233串联耦接于第一限流分流单元232，用于限制ESD电流并分流部分ESD电流使其不流入内部电路210，例如，可以分流ESD电流到第二电压通路(即电平为Vss的电压通路)。如图2所示，第二限流分流单元233包含扩散电阻R3以及寄生二极管D3，其中，扩散电阻R3用于限制ESD电流，寄生二极管D3用于分流部分ESD电流到第二电压通路。扩散电阻R2及扩散电阻R3可以是不同类型，例如，扩散电阻R2为N型，且其N阱(N well)耦接于第一电压通路，扩散电阻R3为P型，且其P阱耦接于第二电压通路。因为寄生二极管D2及寄生二极管D3可以分流ESD电流，扩散电阻R2及扩散电阻R3的电阻之和小于电阻R1的电阻。因此，信号带宽不会过度降低，且信号不会严重失真。此外，可以分别调谐(fine-tune)扩散电阻R2及扩散电阻R3的布局以匹配内部电路210的大小，从而使内部ESD保护及电路布局最优化。
图3是依据本发明另一实施方式的ESD保护电路300的示意图。ESD保护电路300包含上拉ESD箝位电路302，下拉ESD箝位电路304，第一限流分流单元332，以及第二限流分流单元333。如图3所示，第一限流分流单元332通过节点321耦接于基垫单元306，用于限制ESD电流，并分流部分ESD电流使其不流入内部电路310。第一限流分流单元332包含扩散电阻R4以及寄生二极管D4，其中，扩散电阻R4用于限制ESD电流，寄生二极管D4用于分流部分ESD电流到第一电压通路(即电平为Vdd的电压通路)。第二限流分流单元333包含扩散电阻R5以及寄生二极管D5，其中，扩散电阻R5用于限制ESD电流，寄生二极管D5用于分流部分ESD电流到第二电压通路(即电平为Vss的电压通路)。ESD保护电路300与ESD保护电路200类似，区别在于所述ESD保护电路200的第一限流分流单元232与第二限流分流单元233为串联耦接，而ESD保护电路300的第一限流分流单元332与第二限流分流单元333为并联耦接。
图4是依据本发明另一实施方式的ESD保护电路400的示意图。ESD保护电路400包含上拉ESD箝位电路402，下拉ESD箝位电路404，第一限流分流单元432，以及第二限流分流单元433。图4所示的ESD保护电路400是由图2所示的ESD保护电路200变化而来。第一限流分流单元432与图2中的第一限流分流单元232的扩散电阻R2及寄生二极管D2具有类似功能，第二限流分流单元433与图2中的第二限流分流单元233的扩散电阻R3及寄生二极管D3具有类似功能。如图4所示，第一限流分流单元432通过第一节点421耦接于基垫单元406，用于限制ESD电流，并分流部分ESD电流使其不流入内部电路410。第一限流分流单元432为特定NMOS晶体管441，特定NMOS晶体管441的漏极配置有较大的阻抗(例如，图4所示的具有较大阻抗的电阻R4)，以限制ESD电流。第二限流分流单元433为特定PMOS晶体管442，特定PMOS晶体管442的漏极配置有较大的阻抗(例如，图4所示的具有较大阻抗的电阻R5)，以限制ESD电流。特定NMOS晶体管441及特定PMOS晶体管442的说明参见本说明书中对图6的描述。
图5是依据本发明另一实施方式的ESD保护电路500的示意图。ESD保护电路500包含上拉ESD箝位电路502，下拉ESD箝位电路504，第一限流分流单元532，以及第二限流分流单元533。图5所示的ESD保护电路500是由图3所示的ESD保护电路300变化而来。如图5所示，第一限流分流单元532通过节点521耦接于基垫单元506，用于限制ESD电流，并分流部分ESD电流使其不流入内部电路510。第一限流分流单元532与图3中的第一限流分流单元332的扩散电阻R4及寄生二极管D4具有类似功能，且第二限流分流单元533与图3中的第二限流分流单元333的扩散电阻R5及寄生二极管D5具有类似功能。第一限流分流单元532为特定NMOS晶体管541，特定NMOS晶体管541的漏极配置有较大的阻抗(例如，图5所示的具有较大阻抗的电阻R4)，以限制ESD电流。第二限流分流单元533为特定PMOS晶体管542，特定PMOS晶体管542的漏极配置有较大的阻抗(例如，图5所示的具有较大阻抗的电阻R5)，以限制ESD电流。特定NMOS晶体管541及特定PMOS晶体管542的说明参见本说明书中对图6的描述。
图6是依据本发明实施方式的特定MOS晶体管600的示意图。MOS晶体管600可以是图4所示的第一限流分流单元432及第二限流分流单元433。MOS晶体管600的漏极包含第一触头(contacts)601，第二触头602以及电阻区，在此实施方式中，电阻区为硅化物阻隔区(silicide block area)603。硅化物阻隔区603是在加工过程中遮蔽(masking)硅化物膜(masking silicide film)或在加工过程后移除MOS晶体管600上的硅化物所形成。因为硅化物阻隔区603含有少量导电材料甚至不含导电材料，因此硅化物阻隔区603的电阻较大。以第一限流分流单元432为例，第一触头601耦接于第一节点421，第二触头602耦接于第二节点422，硅化物阻隔区603形成于第一触头601及第二触头602之间，硅化物阻隔区603可作为图4所示的扩散电阻R4。同样地，以第二限流分流单元433为例，第一触头601耦接于第二节点422，第二触头602耦接于第三节点423，硅化物阻隔区603形成于第一触头601及第二触头602之间，硅化物阻隔区603可作为图4所示的扩散电阻R5。与此类似地，MOS晶体管600可以是图5所示的第一限流分流单元532及第二限流分流单元533。
图7是依据本发明实施方式的沿图6所示的线x到x’的截面示意图，其中，图6所示的MOS晶体管600为NMOS晶体管。在图7所示的实施方式中，MOS晶体管600为NMOS晶体管。电阻701由硅化物阻隔区603产生，可以等效为图2所示的扩散电阻R2或图3所示的扩散电阻R4。二极管702形成于N阱及p+区(p+area)之间，可以等效为图2所示的寄生二极管D2或图3所示的寄生二极管D4。
图8是依据本发明实施方式的沿图6所示的线x到x’的截面示意图，其中，图6所示的MOS晶体管600为PMOS晶体管。在图8所示的实施方式中，MOS晶体管600为PMOS晶体管。电阻801由硅化物阻隔区603产生，可以等效为图2所示的扩散电阻R3或图3所示的扩散电阻R5。二极管802形成于P阱及n+区(n+area)之间，可以等效为图2所示的寄生二极管D3或图3所示的寄生二极管D5。
以上所述仅为本发明的较佳实施方式，意在例举本发明的通用原理，应可理解，本发明并不仅限于以上所述实施方式的范围。凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种集成电路，包含：
基垫单元，耦接于第一节点，用于接收或传输信号；
内部电路，耦接于所述第一节点，用于处理所述信号；以及
静电放电保护电路，包含：
静电放电箝位电路，耦接于所述第一节点，用于箝位流经所述第一节点的静电放电电流；
第一限流分流单元，通过所述第一节点耦接于所述基垫单元，用于限制所述静电放电电流并分流部分所述静电放电电流到电平为Vdd的电压通路；以及
第二限流分流单元，耦接于所述第一限流分流单元，用于限制所述静电放电电流并分流部分所述静电放电电流到电平为Vss的电压通路；
所述第一限流分流单元包含：
第一扩散电阻，用于限制所述静电放电电流；以及
第一寄生二极管，用于分流部分所述静电放电电流到所述电平为Vdd的电压通路；
所述第一限流分流单元是一个第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管的第一漏极包含：
第一触头，耦接于所述第一节点，
第二触头，耦接于第二节点，所述第二节点位于所述第一限流分流单元与所述第二限流分流单元之间，以及
第一电阻区，形成于所述第一触头及所述第二触头之间，作为所述第一扩散电阻。
2.如权利要求1所述的集成电路，其特征在于，所述第一限流分流单元及所述第二限流分流单元为串联耦接，所述第二节点为所述第一限流分流单元及所述第二限流分流单元为串联耦接的连接点，第三节点为所述第二限流分流单元与所述内部电路串联耦接的连接点；所述第一限流分流单元耦接于所述第一节点与第二节点之间，且所述第二限流分流单元耦接于所述第二节点与所述第三节点之间。
3.如权利要求1所述的集成电路，其特征在于，所述第一限流分流单元与所述第二限流分流单元并联耦接于所述第一节点与所述内部电路之间。
4.如权利要求1所述的集成电路，其特征在于，所述第一电阻区是在所述第一金属氧化物半导体晶体管加工过程中遮蔽硅化物膜所形成。
5.如权利要求1所述的集成电路，其特征在于，所述第一电阻区是在所述第一金属氧化物半导体晶体管加工过程后移除所述第一金属氧化物半导体晶体管的硅化物所形成。
6.如权利要求5所述的集成电路，其特征在于，所述第二限流分流单元包含：
第二扩散电阻，用于限制所述静电放电电流；以及
第二寄生二极管，用于分流部分所述静电放电电流到所述电平为Vss的电压通路。
7.如权利要求6所述的集成电路，其特征在于，所述第二限流分流单元是一个第二金属氧化物半导体晶体管，所述第二金属氧化物半导体晶体管的第二漏极包含：
第三触头，耦接于第二节点，
第四触头，耦接于第三节点，所述第三节点为所述第二限流分流单元与所述内部电路耦接的连接点，以及
第二电阻区，形成于所述第三触头及所述第四触头之间，作为所述第二扩散电阻。
8.如权利要求6所述的集成电路，其特征在于，所述第二限流分流单元是一个第二金属氧化物半导体晶体管，所述第二金属氧化物半导体晶体管的第二漏极包含：
第三触头，耦接于第二节点，
第四触头，耦接于所述第一节点，以及
第二电阻区，形成于所述第三触头及所述第四触头之间，作为所述第二扩散电阻。
9.一种静电放电保护电路，用于保护内部电路不受静电放电电流的损坏，所述静电放电保护电路包含：
第一扩散电阻，耦接于基垫单元以及所述内部电路，用于限制所述静电放电电流并分流部分所述静电放电电流到电平为Vdd的电压通路；以及
第二扩散电阻，耦接于所述第一扩散电阻，用于限制所述静电放电电流并分流部分所述静电放电电流到电平为Vss的电压通路；
其中，当所述第一扩散电阻为N型时，所述第二扩散电阻为不同于N型的类型，当所述第一扩散电阻为P型时，所述第二扩散电阻为不同于P型的类型；
所述第一扩散电阻为第一电阻区，所述第一电阻区位于第一金属氧化物半导体晶体管的漏极中，所述第一金属氧化物半导体晶体管的所述漏极进一步包含：第一触头，耦接于第一节点，所述第一节点位于所述基垫与所述第一扩散电阻之间，以及第二触头，耦接于第二节点，且所述第一电阻区形成于所述第一触头及所述第二触头之间；
所述第二节点，位于所述第一扩散电阻及所述第二扩散电阻之间。
10.如权利要求9所述的静电放电保护电路，其特征在于，所述第一扩散电阻及所述第二扩散电阻为串联耦接，所述第一扩散电阻耦接于所述第一节点及所述第二节点之间，且所述第二扩散电阻耦接于所述第二节点及所述内部电路之间。
11.如权利要求9所述的静电放电保护电路，其特征在于，所述第一扩散电阻以及所述第二扩散电阻并联耦接于所述基垫单元以及所述内部电路之间。
12.如权利要求9所述的静电放电保护电路，其特征在于，所述第一电阻区是在所述第一金属氧化物半导体晶体管加工过程中遮蔽硅化物膜所形成。
13.如权利要求9所述的静电放电保护电路，其特征在于，所述第一电阻区是在所述第一金属氧化物半导体晶体管加工过程后移除所述第一金属氧化物半导体晶体管的硅化物所形成。
14.如权利要求9所述的静电放电保护电路，其特征在于，所述第二扩散电阻为第二电阻区，所述第二电阻区位于第二金属氧化物半导体晶体管的漏极中，所述第二金属氧化物半导体晶体管的所述漏极进一步包含：第三触头，耦接于所述第二节点，以及第四触头，耦接于第三节点，所述第三节点位于所述第二扩散电阻与所述内部电路之间，且所述第二电阻区形成于所述第三触头及所述第四触头之间。
15.如权利要求9所述的静电放电保护电路，其特征在于，所述第二扩散电阻为第二电阻区，所述第二电阻区位于第二金属氧化物半导体晶体管的漏极中，所述漏极进一步包含：第三触头，耦接于所述第二节点，以及第四触头，耦接于所述第一节点，且所述第二电阻区形成于所述第三触头及所述第四触头之间。
CN2009101804593A 2008-11-14 2009-10-15 静电放电保护电路以及集成电路 Active CN101741075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/271,052 2008-11-14
US12/271,052 US8300370B2 (en) 2008-11-14 2008-11-14 ESD protection circuit and circuitry of IC applying the ESD protection circuit

Publications (2)

Publication Number Publication Date
CN101741075A CN101741075A (zh) 2010-06-16
CN101741075B true CN101741075B (zh) 2012-11-28

Family

ID=42171860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101804593A Active CN101741075B (zh) 2008-11-14 2009-10-15 静电放电保护电路以及集成电路

Country Status (3)

Country Link
US (1) US8300370B2 (zh)
CN (1) CN101741075B (zh)
TW (1) TW201019461A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578805B2 (ja) * 2008-05-19 2014-08-27 キヤノン株式会社 半導体集積回路の保護回路及びその駆動方法
CN102624256A (zh) * 2012-04-16 2012-08-01 南京化工职业技术学院 高压静电发生器
JP6243720B2 (ja) * 2013-02-06 2017-12-06 エスアイアイ・セミコンダクタ株式会社 Ｅｓｄ保護回路を備えた半導体装置
US9762052B2 (en) * 2013-03-15 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method of electrically decoupling nodes
US9219473B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Overvoltage protection circuit
CN104852704B (zh) * 2014-02-14 2018-08-14 快捷半导体(苏州)有限公司 静电放电的滤波电路和方法、以及复位电路和电子设备
CN105990823A (zh) * 2015-01-28 2016-10-05 京微雅格（北京）科技有限公司 芯片输入/输出端口的静电释放esd保护结构和芯片
CN105930603A (zh) * 2016-04-28 2016-09-07 浪潮电子信息产业股份有限公司 一种esd激励模型的构建方法及装置
US10637235B2 (en) 2016-05-03 2020-04-28 Novatek Microelectronics Corp. Output circuit with ESD protection
TWI713279B (zh) * 2019-05-17 2020-12-11 明基電通股份有限公司 過電流保護系統
WO2021109149A1 (zh) * 2019-12-06 2021-06-10 华为技术有限公司 一种esd保护电路
TWI769108B (zh) * 2021-11-04 2022-06-21 瑞昱半導體股份有限公司 靜電放電保護電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130811A (en) * 1997-01-07 2000-10-10 Micron Technology, Inc. Device and method for protecting an integrated circuit during an ESD event
CN1537359A (zh) * 2001-08-02 2004-10-13 �ʼҷ����ֵ��ӹɷ����޹�˾ 用于差分晶体管对的esd保护装置
WO2005122357A2 (en) * 2004-06-08 2005-12-22 Sarnoff Corporation Method and apparatus for providing current controlled electrostatic discharge protection
CN101217234A (zh) * 2007-01-04 2008-07-09 盛群半导体股份有限公司 高压驱动集成电路的静电防护结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304582A (en) * 1988-04-28 1994-04-19 Matsushita Electric Industrial Co., Ltd. Process for producing polyacetylene or polyacene type long conjugated polymers
US5051860A (en) * 1989-05-12 1991-09-24 Western Digital Corporation Electro-static discharge protection circuit with bimodal resistance characteristics
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
EP0623958B1 (de) * 1993-05-04 1998-04-01 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einem Schutzmittel
JP3320872B2 (ja) * 1993-12-27 2002-09-03 ローム株式会社 Ｃｍｏｓ集積回路装置
US5589423A (en) * 1994-10-03 1996-12-31 Motorola Inc. Process for fabricating a non-silicided region in an integrated circuit
US5637900A (en) * 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US5654860A (en) * 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
US6025746A (en) * 1996-12-23 2000-02-15 Stmicroelectronics, Inc. ESD protection circuits
CN1244152C (zh) * 2001-11-16 2006-03-01 松下电器产业株式会社 半导体装置
US6894881B1 (en) * 2002-02-19 2005-05-17 National Semiconductor Corp ESD protection methods and devices using additional terminal in the diode structures
TWI220312B (en) * 2003-07-16 2004-08-11 Mediatek Inc Electrostatic discharge protection circuit
US7519930B2 (en) * 2006-08-30 2009-04-14 Giga Hertz Technology Corp. Method of calculating a model formula for circuit simulation
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130811A (en) * 1997-01-07 2000-10-10 Micron Technology, Inc. Device and method for protecting an integrated circuit during an ESD event
CN1537359A (zh) * 2001-08-02 2004-10-13 �ʼҷ����ֵ��ӹɷ����޹�˾ 用于差分晶体管对的esd保护装置
WO2005122357A2 (en) * 2004-06-08 2005-12-22 Sarnoff Corporation Method and apparatus for providing current controlled electrostatic discharge protection
CN101217234A (zh) * 2007-01-04 2008-07-09 盛群半导体股份有限公司 高压驱动集成电路的静电防护结构

Also Published As

Publication number Publication date
US8300370B2 (en) 2012-10-30
TW201019461A (en) 2010-05-16
CN101741075A (zh) 2010-06-16
US20100123984A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
CN101741075B (zh) 静电放电保护电路以及集成电路
US9245878B2 (en) Bidirectional dual-SCR circuit for ESD protection
US8134813B2 (en) Method and apparatus to reduce footprint of ESD protection within an integrated circuit
US8525265B2 (en) Electrostatic discharge protection circuit
US20090268359A1 (en) Electrostatic discharge power clamp with improved electrical overstress robustness
US8189308B2 (en) Integrated circuit
KR101145785B1 (ko) 집적회로
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
US9466978B2 (en) Electrostatic discharge protection for level-shifter circuit
TWI244194B (en) Charge-device model electrostatic discharge protection using active devices for CMOS circuits
CN104269399A (zh) 一种防静电保护电路
US20050013073A1 (en) Protection circuit for electro static discharge
CN103646944B (zh) 一种双模静电放电保护i/o电路
US8648420B2 (en) Semiconductor device
US20080310059A1 (en) Esd protection design method and related circuit thereof
CN110400799B (zh) 一种静电保护电路、半导体集成电路装置及电子设备
Ker et al. CMOS on-chip ESD protection design with substrate-triggering technique
Altolaguirre et al. Low-leakage bidirectional SCR with symmetrical trigger circuit for ESD protection in 40-nm CMOS process
KR20020002020A (ko) 전원부의 ｃｄｍ 및 ｅｍｉ 필터 회로
Tong et al. HBM failure diagnosis on a high-frequency analog design with full-chip dynamic ESD simulation
CN212874490U (zh) 一种eeprom芯片上的esd保护装置
Van der Borght et al. Optimized local I/O ESD protection for SerDes in advanced SOI, BiCMOS and FinFET technology
Feng et al. A novel on-chip electrostatic discharge protection design for RF ICs
Saxena et al. ESD SHIELD FOR ICS: A REVIEW
TW569417B (en) Integrated circuit chip and protection method for preventing an NMOS of a core circuit from ESD damage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant