CN103646944B - 一种双模静电放电保护i/o电路 - Google Patents

Abstract

本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro‑Static Discharge)保护设计技术领域，公开了一种双模静电放电保护I／O(Input／Output)电路，其特征在于，本发明中一级保护电路与二级保护电路协同设计，提供ESD大电流放电通路的同时，通过双向电压箝位保护技术，实现对内核电路的全面保护，通过限流保护技术，实现对ESD电路本身的保护。该发明对人体模型放电和电子枪模型放电两种不同的放电模式都可以提供针对性的放电通路和针对性的保护，为一种双模静电放电保护I／O电路。

Description

一种双模静电放电保护I/O电路

技术领域

本发明涉及一种双模静电放电保护I/O电路，适用于集成电路静电放电保护设计，尤其适用于人体放电模型和电子枪放电模型的双重模式的静电放电保护设计。

背景技术

随着集成电路制造工艺水平相继进入深亚微米时代、纳米时代，集成电路中的MOS晶体管都采用浅掺杂结构LDD(Lightly Doped Drain)；硅化物覆盖于MOS晶体管扩散区上；多晶化合物工艺用于减小栅极多晶的串联电阻；而且MOS晶体管栅极氧化层厚度越来越薄，沟道长度越来越小。这些改进都提高了芯片的集成度和提高芯片的运算速度，降低芯片功耗，但是对于深亚微米集成电路的静电放电设计，却带来了很大的弊端，因为集成电路所面临的静电环境没有改变，但工艺进步导致器件更加脆弱，其本身的可靠性大大降低，容易造成集成电路产品的可靠性下降。对于深亚微米工艺制造的器件，其耐压约25V左右，对于纳米工艺器件，其耐压将下降到20V以下，甚至1OV以下，因此这给ESD设计带来的巨大挑战就是要避免集成电路内部任意两节点之间出现较大的电压差，否则很容易发生击穿失效。

集成电路从生产到封装、测试、运输、应用，整个生命周期都会面临各种难以预知的静电环境，造成静电损伤。为了研究和测量集成电路ESD放电能力，业内建立了多种静电放电模型。针对集成电路元器件的静电环境特点，有以人体模型(HBM：Human Body Model)为代表的静电放电模型。针对电子系统应用的静电环境特点，有以电子枪模型(E-Gun)为代表的静电放电模型。因为静电环境的差异，HBM和E-Gun模型也存在差异，E-Gun模型放电电流更大，速度更快，在相同的静电水平下，E-Gun放电电流是HBM的近5倍。所以，即使集成电路可以通过一定水平的HBM测试，但同水平的E-Gun测试，仍然可能对集成电路产品造成静电损伤。

集成电路内部集成了数目众多的微米甚至纳米尺度的器件结构，主要包括I/O器件和内核器件，I/O主要提供信号传输通道和电源偏置，内核器件实现一定的功能模块形成内核电路。I/O结构中，从PAD向内进入内核电路，一般连接到内核PMOS器件(连接至VDD)和内核NMOS器件(连接至GND)。当集成电路发生静电放电时，静电会首先通过I/O进入集成电路内部，可能直接通过电源线从另一个I/O流出，也可能进入内核电路(通常由PMOS和NMOS构成)再从另一个I/O流出。因此内核电路中与I/O PAD直接相连的NMOS和PMOS非常容易发生静电放电损伤。当ESD电流流经这些器件时，这些器件等效为一定的导通电阻，因此沿着ESD路径会形成一定的电压差，如果某两个节点之间的电压差超过节点相连的器件的击穿电压，将造成击穿失效。例如，纳米工艺中，内核器件的击穿电压可能低于10V，如果ESD电流在内核器件两端形成的电压差超过了10V，将会造成该器件静电击穿失效。

由于HBM和E-Gun模型的放电电流存在较大差异，以业内通用的最低防护要求2000V静电水平为例，HBM放电电流约1.33A，而E-Gun模型放电电流约6.5A，同样流经一个导通电阻2ohm的器件时，在HBM下，产生的电压差约2.7V，远低于器件的击穿电压，内核电路比较安全，但是在E-Gun模型下，产生的电压差约13V，已经超过了一些器件的击穿电压，器件会被击穿，电路将发生ESD失效。因此，如何降低器件两端或者电路两节点之间的电压差，成为ESD保护设计的关键。既要保证足够的放电能力，即释放大电流，还要降低节点之间的电压差，这本身成为一种矛盾。通过一级保护提供大电流放电通路，通过二级保护提供局部的电压箝位保护，成为一种有效的ESD保护设计方法。

发明内容

为了解决上述问题，本发明将一级保护和二级保护协同设计，即保障了大电流的放电能力，同时对局部箝位，使输入对电源和输入对地双方向上都被限制在较低的电压差水平，而且保护电路本身也具有足够ESD可靠性。

本发明主要由一级保护电路和二级保护电路构成。一级保护电路包括I/O PAD与VDD之间的P型ESD器件101，可以提供PAD和VDD的之间的双方向的静电放电通路，由PMOS或者P型diode(二极管)构成。一级保护电路包括I/O PAD与GND之间的N型ESD器件102，可以提供PAD和GND的之间的双方向的静电放电通路，由NMOS或者N型diode(二极管)构成。在HBM静电放电和E-Gun模型静电放电情况下，大电流将主要通过101和102形成放电通道，将I/O上的静电荷转移到VDD或者GND上，从而安全释放。

二级保护主要由103-106构成。输入电阻103和二级保护NMOS 105构成对GND的二级保护结构，箝位保护内核电路中接地的NMOS器件，当I/O PAD与GND之间出现较大的电压差时，内核电路中的NMOS结构存在击穿风险，通过二级保护NMOS 105可以将内核电路中的NMOS箝位至安全水平，通过输入电阻103可以对二级保护NMOS 105进行限流保护，避免二级保护NMOS被大电流击穿。输入电阻104和二级保护PMOS 106构成对VDD的二级保护结构，箝位保护内核电路中接电源的PMOS器件。当I/O PAD与VDD之间出现较大的电压差时，内核电路中的PMOS结构存在击穿风险，通过二级保护PMOS 106可以将内核电路中的PMOS箝位至安全水平，通过输入电阻104可以对二级保护PMOS 106进行限流保护，避免二级保护PMOS被大电流击穿。同时当VDD与GND之间出现较大电压差时，105和106存在击穿风险，此时输入电阻104可以对105和106进行限流保护，避免了105和106击穿失效。因此该发明针对I/O、VDD、GND三端，在保证释放大电流能力的情况下，无论任何两点之间出现静电放电引起的大电压差时，都可以提供对内核电路的箝位保护，对内核电路进行全面的ESD保护。

该电路即可以提供HBM保护能力，针对E-Gun模型也可以提供足够的保护能力，形成双重模式的静电放电保护。

附图说明

下面结合附图，对本发明进行详细描述

图1 本发明的I/O电路结构；

图2 本发明I/O电路电子枪模型放电的放电通路；

图3 本发明I/O电路人体模型放电的放电通路。

具体实施方式

本发明所述是一种双模静电放电保护I/O电路，不仅可以实现HBM放电的保护，还可以对E-Gun模型放电提供保护，实施方案如下：

如图2，为本发明I/O电路E-Gun模型放电时的放电通路。以I/O-GND正向2000V静电放电为例，此时GND接地，对I/O PAD进行正电荷静电放电。

首先，一级保护的NESD 202会导通放电，形成如图2中从PAD经202到GND的大电流放电通路，该路径为主要静电放电通路之一。此时PAD端电压将超过10V，因此二级保护NMOS205也会导通，将内核电路对GND箝位在安全水平，同时由于输入保护电阻203的作用，对205进行限流保护，以避免大电流经过205将其击穿，因此形成如图2中由I/O PAD经203至205到GND的小电流通路，该小电流主要作用是对内部电路提供箝位保护，对释放静电电荷作用较小。

第二，一级保护的PESD 201也会导通放电，静电电流通过201从VDD，经过电源箝位电路208释放到GND形成大电流放电通路，该路径为主要静电放电通路之二。此时由于E-Gun放电电流达到6.5A，I/O PAD与VDD之间的电压差也会超过10V，因此二级保护PMOS 206会导通，将内核电路对VDD箝位在安全水平，同时由于输入保护电阻203、204的作用，对206进行限流保护，以避免大电流流经206将其击穿，因此形成如图2中由I/O PAD经203、204至206到VDD的小电流通路，该小电流主要作用是对内部电路提供箝位保护，对释放静电电荷作用较小。

E-Gun放电电流比较大，此时VDD的电压通常会达到20V以上，超过了205和206的开启电压和，所以也存在如图2中的一条从VDD经过206和205到GND的电流通路，为了避免205和206被大电路击穿，输入保护电阻204可以对该路径提供限流保护。

如图3，为本发明电路HBM放电时的放电通路。同样以I/O-GND正向2000V静电放电为例，此时GND接地，对I/O PAD进行正电荷静电放电。

首先，一级保护的NESD 302会导通放电，形成如图3中从PAD经302到GND的大电流放电通路，该路径为主要静电放电通路之一。此时PAD端电压将超过10V，因此二级保护NMOS305也会导通，将内核电路对GND箝位在安全水平，同时由于输入保护电阻303的作用，对305进行限流保护，以避免大电流经过305将其击穿，因此形成如图3中由I/O PAD经303至305到GND的小电流通路，该小电流主要作用是对内部电路提供箝位保护，对释放静电电荷作用较小。

第二，一级保护的PESD 301也会导通放电，静电电流通过301从VDD，经过电源箝位电路308释放到GND形成大电流放电通路，该路径为主要静电放电通路之二。此时由于HBM放电电流只有1.33A，I/O PAD与VDD之间的电压差远低于10V，因此内核电路的PMOS不存在击穿风险，二级保护PMOS 306也不会导通。

本发明中一级保护电路与二级保护电路协同设计。提供ESD放电通路的同时，通过双向电压箝位保护技术，实现对内核电路的保护，通过限流技术，实现对ESD电路本身的保护。HBM放电和E-Gun放电特点不同，该发明即可以实现HBM放电保护，又可以实现E-Gun放电保护，为一种双模静电放电保护I/O电路。

Claims (4)

1.一种双模静电放电保护I/O电路，其特征在于，该电路包含一级保护电路和二级保护电路，既可以保护HBM模型的ESD放电，也可以保护E-GUN模型的ESD放电，其中：

一级保护电路包括I/O PAD与电源VDD之间的P型ESD器件(101)和I/O PAD至地GND之间的N型ESD器件(102)，提供I/O-VDD和I/O-GND之间的大电流放电能力，做为HBM模型和E-GUN模型放电时主要电流通路；

二级保护电路包括由输入电阻(103)和NMOS(105)构成的对GND的保护箝位电路1以及输入电阻(104)和PMOS(106)构成的对VDD的保护箝位电路2，通过NMOS(105)将内核电路中的NMOS箝位至安全水平，保护内核电路，通过输入电阻(103)对NMOS(105)进行限流保护，避免NMOS(105)被大电流击穿，保护E-GUN模型放电时，自身不被击穿；PMOS(106)将内核电路中的PMOS箝位至安全水平，保护内核电路，通过输入电阻(104)对PMOS(106)进行限流保护，避免PMOS(106)被大电流击穿，保护E-GUN模型放电时，自身不被击穿。

2.如权利要求1所述的电路，其特征在于在HBM静电放电和E-Gun模型静电放电情况下，大电流将主要通过一级保护电路的I/O PAD与电源VDD之间的P型ESD器件(101)和I/O PAD至地GND之间的N型ESD器件(102)形成放电通道，将I/O上的静电荷转移到VDD或者GND上，从而安全释放。

3.如权利要求1所述的电路，其特征在于针对I/O、VDD、GND三端，可以提供对内核电路的箝位保护，对内核电路进行ESD保护，同时保护ESD结构自身不击穿失效。

4.如权利要求1所述的电路，其特征在于，E-GUM模型条件下，当VDD与GND之间出现较大电压差时，输入电阻(104)可以对NMOS(105)和PMOS(106)进行限流保护，避免了NMOS(105)和PMOS(106)击穿失效。