CN112332392A - 一种保护电路和集成电路芯片 - Google Patents

一种保护电路和集成电路芯片 Download PDF

Info

Publication number
CN112332392A
CN112332392A CN201910718495.4A CN201910718495A CN112332392A CN 112332392 A CN112332392 A CN 112332392A CN 201910718495 A CN201910718495 A CN 201910718495A CN 112332392 A CN112332392 A CN 112332392A
Authority
CN
China
Prior art keywords
integrated circuit
protection circuit
circuit
field effect
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910718495.4A
Other languages
English (en)
Inventor
何林飞
杨卫平
李耿民
刘俊涛
张馨然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910718495.4A priority Critical patent/CN112332392A/zh
Publication of CN112332392A publication Critical patent/CN112332392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种保护电路和集成电路芯片，所述电路包括：一级保护电路和二级保护电路，一级保护电路的输入端用于与集成电路的输入端连接，一级保护电路的泄放端用于分别连接集成电路的工作电压端和公共接地电压端，用于将经集成电路的输入端接收到的静电，通过工作电压端或公共接地电压端进行泄放；二级保护电路的输入端用于与连接集成电路中目标区域的衬底，二级保护电路的泄放端用于连接集成电路的输出端，用于将目标区域的静电通过集成电路的输出端进行泄放。本发明通过该保护电路，不仅能够为集成电路外部环境接触的静电提供一个泄放通道，也能够为集成电路内部积累的静电提供一个低阻泄放通道，实现多重保护，大大提高了抗静电能力。

Description

一种保护电路和集成电路芯片
技术领域
本发明涉及防静电领域，尤其涉及一种保护电路和集成电路芯片。
背景技术
目前，集成电路从生产、封装、测试、运输到应用，所有环节都会存在着ESD(Electro-Static discharge，静电释放)风险，每一个环节都可能造成集成电路中的元件的静电损伤，尤其是静电敏感元件场效应管更容易受到静电损伤，因此集成电路中都会集成ESD保护电路。
然而，现有技术中，ESD保护电路一般只能抵抗集成电路外部的静电或者只能抵抗内部静电，抗静电能力差。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供了一种保护电路和集成电路芯片。
第一方面，本发明提供了一种保护电路，包括：一级保护电路和二级保护电路，
所述一级保护电路的输入端用于与集成电路的输入端连接，所述一级保护电路的泄放端用于分别连接所述集成电路的工作电压端和公共接地电压端，用于将经所述集成电路的输入端接收到的静电，通过所述工作电压端或公共接地电压端进行泄放；
所述二级保护电路的输入端用于与连接所述集成电路中目标区域的衬底，所述二级保护电路的泄放端用于连接所述集成电路的输出端，用于将所述目标区域的静电通过所述集成电路的输出端进行泄放。
可选地，所述集成电路的输入端和集成电路的输出端为集成电路封装的同一输入/输出端。
可选地，所述二级保护电路包括静电二极管，所述静电二极管的阳极连接所述集成电路的衬底，所述静电二极管的阴极连接所述集成电路的输出端。
可选地，所述一级保护电路包括：第一N型场效应管和第一常开MOS管；其中，
所述第一常开MOS管的栅极接电源，第一常开MOS管的漏极连接所述第一N型场效应管的栅极；
所述第一N型场效应管的漏极连接所述集成电路的输入端，第一N型场效应管的源极连接所述公共接地电压端；
和/或第一P型场效应管和第二常开MOS管；其中，
所述第二常开MOS管的栅极接地，第二常开MOS管的漏极连接第一P型场效应管的栅极；
所述第一P型场效应管的漏极连接所述集成电路的输入端，第一P型场效应管的源极连接所述工作电压端。
可选地，所述集成电路的目标区域与所述集成电路的输出端之间串联一个限流元件。
可选地，在集成电路的工作电压端和公共接地电压端之间还设有电源保护电路，所述电源保护电路用于泄放所述工作电压端和公共接地电压端之间产生的静电电流。
可选地，所述电源保护电路包括第三N型场效应管，所述第三N型场效应管的栅极和源极连接公共接地电压端，所述第三N型场效应管的漏极连接工作电压端。
可选地，所述第三N型场效应管的栅极与公共接地电压端之间还串联一个电阻。
第二方面，本发明提供一种集成电路芯片，包括上述的保护电路、集成电路目标区域、输入端、输出端、工作电压端和公共接地电压端，
所述集成电路目标区的衬底与所述保护电路的二级保护电路的输入端连接，所述二级保护电路的泄放端与所述输出端连接；
所述集成电路的输入端连接所述保护电路的一级保护电路的输入端，所述一级保护电路的泄放端连接所述工作电压端和公共接地电压端。
可选地，还包括电源保护电路。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
本发明实施例提供的该保护电路，包括：一级保护电路和二级保护电路，一级保护电路的输入端用于与集成电路的输入端连接，一级保护电路的泄放端用于分别连接集成电路的工作电压端和公共接地电压端，用于将经集成电路的输入端接收到的静电，通过工作电压端或公共接地电压端进行泄放；二级保护电路的输入端用于与连接集成电路中目标区域的衬底，二级保护电路的泄放端用于连接集成电路的输出端，用于将目标区域的静电通过集成电路的输出端进行泄放。通过该保护电路，不仅能够为集成电路外部环境接触的静电提供一个泄放通道，也能够为集成电路内部积累的静电提供一个低阻泄放通道，实现多重保护，大大提高了抗静电能力。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例的保护电路的整体结构示意图；
图2为本发明一个实施例提供的保护电路的电路图；
图3为本发明又一实施例提供的保护电路的电路图；
图4为本发明又一实施例提供的保护电路的电路图。
其中，100、集成电路；200、一级保护电路；300、二级保护电路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
由于现有技术中，静电保护电路一般只能抵抗集成电路外部的静电或者只能抵抗内部静电，抗静电能力差。为此，本发明实施例提供的一种保护电路，如图1所示，包括：一级保护电路和二级保护电路，
所述一级保护电路的输入端用于与集成电路的输入端连接，所述一级保护电路的泄放端用于分别连接所述集成电路的工作电压端和公共接地电压端，用于将经所述集成电路的输入端接收到的静电，通过所述工作电压端VDD或公共接地电压端VSS进行泄放；
所述二级保护电路的输入端用于与连接所述集成电路中目标区域的衬底，所述二级保护电路的泄放端用于连接所述集成电路的输出端，用于将所述目标区域的静电通过所述集成电路的输出端进行泄放。
在本实施例中，集成电路是指CMOS集成电路，即由CMOS器件组成的集成电路，实现放大等功能，CMOS器件是静电敏感元件，容易受到静电损伤，尤其是随着集成电路制造工艺水平进入深亚微米甚至纳米时代，CMOS器件尺寸越来越小，但是ESD能量并没有改变，甚至由于CMOS器件尺寸的减小使得沟道处的场强变得愈发强烈，减弱了CMOS器件的抗ESD能力。
在本实施例中，一级保护电路是用于对集成电路外部环境中产生的静电提供一个泄放通道，二级保护电路是对集成电路因摩擦或者其他因素在集成电路内部产生的静电提供一个泄放通道。
在本实施例中，目标区域是指在集成电路内部产生静电的区域，示例性的，如集成电路的核心区域，核心区域是集成电路工作的主要区域。
在本实施例中，保护电路可以封装在集成电路内部，与集成电路一起生产后出售、使用，也可以是独立生产的电路与集成电路通过对应的接口连接后进行使用。
在本实例中，二级保护电路的泄放端与一级保护电路的输入端与集成电路相连的端子可以是相同的端子，也可以是不同的端子，优选地，所述集成电路的输入端和集成电路的输出端为集成电路封装的同一输入/输出端，该输入/输出端是集成电路封装的引脚PAD，引脚PAD是封装在集成电路内部的引脚，与集成电路外部封装的引脚Pin通过一段导线连接。
本实施例通过该保护电路，不仅能够为集成电路外部环境接触的静电提供一个泄放通道，也能够为集成电路内部积累的静电提供一个低阻泄放通道，实现多重保护，大大提高了抗静电能力。
以上，对本发明提供的保护电路的整体结构进行了说明，下面结合实施例对本发明的详细结构进行说明。
【实施例1】
本实施例包括上述实施例中全部的内容，在此不再赘述，其中，如图2-图4所示，所述二级保护电路包括静电二极管D1，所述静电二极管D1的阳极连接所述集成电路的衬底，所述静电二极管D1的阴极连接所述集成电路的输出端。
在本实施例中，如图2-图4所示，集成电路的衬底是P型衬底，那么集成电路的衬底连接的就是低电位，集成电路内部积累的静电都是充在公共接地电压端VSS，那么静电二极管的阳极连接的就是公共接地电压端VSS，集成电路内部积累的静电荷都通过公共接地电压端VSS进行泄放。
相反，如果集成电路的衬底是N型衬底，那么集成电路的衬底连接的就是高电位，图2-图4中的静电二极管D1的阳极就要连接到工作电压端VDD了。本领域技术人员可以根据实际情况进行相应连接，对此不作限制。
在本实施例中，静电二极管原理：当集成电路正常工作时，它处于截止状态(高阻态)，不影响线路正常工作，当电路出现异常过压并达到其击穿电压时，它迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径，同时把异常高压箝制在一个安全水平之内，从而保护被保护IC或线路；当异常过压消失，其恢复至高阻态，电路正常工作，并且，当电压超过二极管的导通电压的时候，就导通接地放掉，正常信号一般达不到导通电压，不会达到该电压，所以不会通过地损耗，而ESD电压一般超过导通电压，会使二极管导通，ESD电压通过接地放掉，不损伤集成电路内部的器件。
在本实施例中，静电二极管D1是一个低阻抗的开关型的抗静电的元器件，由于其阻抗小，集成电路内部产生的静电电流就能快速的通过静电二极管D1，加快了静电泄放时间，进而能够有效减轻或避免集成电路内部元器件的损伤情况。
示例性的，如图2-图4所示，当集成电路因摩擦或者其他因素而在目标区域如核心区CORE区内部累积了静电电荷，CORE区累积了一定量的电荷，若没有二级保护，将会击穿CORE的栅氧化层，当其外部封装引脚PIN去触碰地面时，CORE区内部的静电电荷会通过所述静电二极管D1将静电电流泄放到PAD端口上，经过外部封装引脚PIN自集成电路内部流出来，而造成放电，从而保护了CORE区的栅氧化层。
需要说明的是，上述示例只是对本发明点具体实施例作的详细说明，并不能用于限制本发明的保护范围，其他可替代的抗静电元器件也在本发明的保护范围内。
【实施例2】
本实施例包括实施例1中的全部内容，在此不再赘述，其中，如图2所示，所述一级保护电路包括：第一N型场效应管N1和第一常开MOS管；其中，
所述第一常开MOS管N0的栅极接电源，第一常开MOS管N0的漏极连接所述第一N型场效应管N1的栅极；
所述第一N型场效应管N1的漏极连接所述集成电路的输入端PAD，源极连接所述公共接地电压端VSS。
本实施例适用于集成电路的公共接地电压端VSS接地的情况，在PS(VSS接地，ESD为正脉冲电压)模式下，当外部环境中的静电电流来临时，第一N型场效应管N1的漏极通过击穿开启放电，静电电流会通过第一N型场效应管N1的寄生BJT(Bipolar JunctionTransistor，双极结型晶体管)的开启，第一N型场效应管N1的漏极发生击穿，大量的空穴注入衬底使衬底电位抬升，衬底电位的抬升使衬底跟源极的PN结正偏，从而促使静电电流到达公共接地电压端VSS上，达到泄放静电电流的目的；
反之，当NS(VSS接地，ESD为负脉冲电压)模式下，当外部环境的静电电流来临时，第一N型场效应管N1的寄生二极管Dn1会开启放电，静电电流会通过第一N型场效应管N1的寄生二极管Dn1到达公共接地电压端VSS上，从而达到泄放静电电流的目的。
【实施例3】
本实施例中包括实施例1的全部内容，在此不再赘述；如图3所示，
所述一级保护电路包括：第一P型场效应管P1和第二常开MOS管P0；其中，
所述第二常开MOS管P0的栅极接地连，第二常开MOS管P0的漏极连接第一P型场效应管P1的栅极；
所述第一P型场效应管P1的漏极连接所述集成电路的输入端，第一P型场效应管P1的源极连接所述工作电压端VDD。
本实施例适用于集成电路的工作电压端接地的情况，在PD(VDD接地，ESD为脉冲电压)模式下，当外部环境中的静电电流来临时，第一P型场效应管P1的漏极击穿开启放电，静电电流会通过第一P型场效应管P1的寄生BJT到达工作电压端VDD上，从而达到泄放静电电流的目的；
当ND(VDD接地，ESD为负脉冲电压)模式下，当外部环境中的静电电流来临时，第一P型场效应管P1的寄生二极管Dp1会开启放电，ESD电流会通过第一P型场效应管P1的寄生二极管Dp1到达工作电压端VDD上，从而达到泄放静电电流的目的。
为了防止上述四种模式均有可能发生的情况，本发明提供了下述实施例。
【实施例4】
本实施例包括实施例1的全部内容，在此不再赘述，如图4所示，所述一级保护电路包括：第一常开MOS管N0、第一N型场效应管N1、第二常开MOS管P0和第一P型场效应管P1；其中，
所述第一常开MOS管N0的栅极接电源，第一常开MOS管N0的漏极连接所述第一N型场效应管N1的栅极；
所述第一N型场效应管N1的漏极连接所述集成电路的输入端，第一N型场效应管N1的源极连接所述公共接地电压端VSS；
所述第二常开MOS管P0的栅极接地，第二常开MOS管P0的漏极连接第一P型场效应管P1的栅极；
所述第一P型场效应管P1的漏极连接所述集成电路的输入端，所述第一P型场效应管P1的源极连接所述工作电压端VDD。
其工作原理同上，在此不再赘述。
第二常开MOS管N0和第二P常开MOS管P0的作用：在集成电路正常工作时，相当于一个电阻作用，让第一N型场效应管N1和第一P型场效应管P1的Gate端接到地/电源上，使第一N型场效应管N1和第一P型场效应管P1截止关断，减少漏电；当静电电流来临时，第一N型场效应管N1和第一P型场效应管P1的Gate端相当于浮空，第一常开MOS管N0和第二常开MOS管P0的阻抗变得非常大，第一常开MOS管N0和第二常开MOS管P0分别对应跟第一N型场效应管N1和第一P型场效应管P1的寄生电容C1、C2组成RC结构，有助于降低第一N型场效应管N1和第一P型场效应管P1的静电击穿电压。
在一些实施例中，所述集成电路的目标区域与所述集成电路的输出端之间串联一个限流元件，例如限流电阻。
如图2-图4所示，在集成电路的核心区CORE区与PAD端口之间串联一个限流电阻R1，当外部环境的静电电流通过输出PAD端口引入时，静电电流如果过大，一级保护电路泄放不及时，那么静电电流有可能会通过PAD流入CORE区域内，所以通过该限流电阻R1能够对静电电流起到一个限流作用，防止外部静电损伤集成电路内部器件。
并且静电二极管D1的阴极可以与限流电阻R1靠近CORE区域的一端连接，也可以与限流电阻远离CORE区域的一端连接，两种连接方式均不影响限流电阻R1的工作。
【实施例5】
本实施例包括实施例1-实施例4的全部内容，在此不再赘述，其中，在集成电路的工作电压端和公共接地电压端之间还设有电源保护电路，所述电源保护电路用于泄放所述工作电压端和公共接地电压端之间产生的静电电流。
作为一个具体的实施方式，如图2-图4所示，所述电源保护电路包括第三N型场效应管N3，所述第三N型场效应管N3的栅极和源极连接公共接地电压端VSS，所述第三N型场效应管N3的漏极连接工作电压端VDD。
在工作电压端VDD和公共接地电压端VSS之间发生ESD脉冲时，第三N型场效应管N3开启工作，在共接地电压端VSS接地的情况下，当ESD脉冲为正时，第三N型场效应管N3击穿，第三N型场效应管N3的寄生BJT启动，泄放ESD电流，当ESD脉冲为负时，第三N型场效应管N3的寄生二极管D3正通，泄放ESD电流；
在工作电压端VDD接地的情况下，当ESD脉冲为负时，第三N型场效应管N3击穿，第三N型场效应管N3的寄生BJT(Bipolar Junction Transistor-BJT，双极结型晶体管)启动泄放ESD电流，当ESD脉冲为正时，第三N型场效应管N3的寄生二极管D3正通，泄放ESD电流，从而保证工作电压端VDD和公共接地电压端VSS之间的ESD电流有一个泄放通路，避免内部电路被损坏。
作为一个具体的实施方式，所述第三N型场效应管N3的栅极与公共接地电压端之间还串联一个电阻Rn3，当ESD电流来临时，可以起到降低第三N型场效应管N3的触发电压。
本发明的又一实施例提供一种集成电路芯片，包括上述的保护电路、集成电路目标区域、输入端、输出端、工作电压端和公共接地电压端，
所述集成电路目标区的衬底与所述保护电路的二级保护电路的输入端连接，所述二级保护电路的泄放端与所述输出端连接；
所述集成电路的输入端连接所述保护电路的一级保护电路的输入端，所述一级保护电路的泄放端连接所述工作电压端和公共接地电压端。
可选地，还包括上述电源保护电路。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种保护电路，其特征在于，包括：一级保护电路和二级保护电路，
所述一级保护电路的输入端用于与集成电路的输入端连接，所述一级保护电路的泄放端用于分别连接所述集成电路的工作电压端和公共接地电压端，用于将经所述集成电路的输入端接收到的静电，通过所述工作电压端或公共接地电压端进行泄放；
所述二级保护电路的输入端用于与连接所述集成电路中目标区域的衬底，所述二级保护电路的泄放端用于连接所述集成电路的输出端，用于将所述目标区域的静电通过所述集成电路的输出端进行泄放。
2.根据权利要求1所述的保护电路，其特征在于，所述集成电路的输入端和集成电路的输出端为集成电路封装的同一输入/输出端。
3.根据权利要求1所述的保护电路，其特征在于，所述二级保护电路包括静电二极管，所述静电二极管的阳极连接所述集成电路的衬底，所述静电二极管的阴极连接所述集成电路的输出端。
4.根据权利要求1所述的保护电路，其特征在于，所述一级保护电路包括：第一N型场效应管和第一常开MOS管；其中，
所述第一常开MOS管的栅极接电源，第一常开MOS管的漏极连接所述第一N型场效应管的栅极；
所述第一N型场效应管的漏极连接所述集成电路的输入端，第一N型场效应管的源极连接所述公共接地电压端；
和/或第一P型场效应管和第二常开MOS管；其中，
所述第二常开MOS管的栅极接地，第二常开MOS管的漏极连接第一P型场效应管的栅极；
所述第一P型场效应管的漏极连接所述集成电路的输入端，第一P型场效应管的源极连接所述工作电压端。
5.根据权利要求1-4任一所述的保护电路，其特征在于，所述集成电路的目标区域与所述集成电路的输出端之间串联一个限流元件。
6.根据权利要求1所述的保护电路，其特征在于，在集成电路的工作电压端和公共接地电压端之间还设有电源保护电路，所述电源保护电路用于泄放所述工作电压端和公共接地电压端之间产生的静电电流。
7.根据权利要求6所述的保护电路，其特征在于，所述电源保护电路包括第三N型场效应管，所述第三N型场效应管的栅极和源极连接公共接地电压端，所述第三N型场效应管的漏极连接工作电压端。
8.根据权利要求7所述的保护电路，其特征在于，所述第三N型场效应管的栅极与公共接地电压端之间还串联一个电阻。
9.一种集成电路芯片，其特征在于，包括权利要求1-6任一所述的保护电路、集成电路目标区域、输入端、输出端、工作电压端和公共接地电压端，
所述集成电路目标区的衬底与所述保护电路的二级保护电路的输入端连接，所述二级保护电路的泄放端与所述输出端连接；
所述集成电路的输入端连接所述保护电路的一级保护电路的输入端，所述一级保护电路的泄放端连接所述工作电压端和公共接地电压端。
10.根据权利要求9所述的一种集成电路芯片，其特征在于，包括权利要求6-8所述的电源保护电路。
CN201910718495.4A 2019-08-05 2019-08-05 一种保护电路和集成电路芯片 Pending CN112332392A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910718495.4A CN112332392A (zh) 2019-08-05 2019-08-05 一种保护电路和集成电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910718495.4A CN112332392A (zh) 2019-08-05 2019-08-05 一种保护电路和集成电路芯片

Publications (1)

Publication Number Publication Date
CN112332392A true CN112332392A (zh) 2021-02-05

Family

ID=74319899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910718495.4A Pending CN112332392A (zh) 2019-08-05 2019-08-05 一种保护电路和集成电路芯片

Country Status (1)

Country Link
CN (1) CN112332392A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361185A (en) * 1993-02-19 1994-11-01 Advanced Micro Devices, Inc. Distributed VCC/VSS ESD clamp structure
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
JP2010283299A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその静電気保護方法
CN103646944A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种双模静电放电保护io电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361185A (en) * 1993-02-19 1994-11-01 Advanced Micro Devices, Inc. Distributed VCC/VSS ESD clamp structure
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
JP2010283299A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその静電気保護方法
CN103646944A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种双模静电放电保护io电路

Similar Documents

Publication Publication Date Title
US7288450B1 (en) General protection of an integrated circuit against permant overloads and electrostatic discharges
KR100831269B1 (ko) 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치
KR101944189B1 (ko) 정전기 방전 보호소자
CN108695301B (zh) 静电放电（esd）保护装置和操作esd保护装置的方法
CN100463177C (zh) 低触发电压硅控整流器和其电路
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
CN104753055A (zh) 静电释放保护电路
US11749674B2 (en) Electrostatic discharge protection circuit
US7253453B2 (en) Charge-device model electrostatic discharge protection using active device for CMOS circuits
US9331067B2 (en) BigFET ESD protection that is robust against the first peak of a system-level pulse
CN112420688A (zh) 一种静电保护电路
CN103151769B (zh) 静电释放保护电路及集成电路
US8824111B2 (en) Electrostatic discharge protection
CN109449156B (zh) 一种端口静电释放保护电路
CN113839374A (zh) Esd电源保护电路、工作电源和芯片
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
TWI431753B (zh) 具有電子過壓防護能力的靜電放電保護電路
US7012305B2 (en) Electro-static discharge protection circuit for dual-polarity input/output pad
CN111490697A (zh) 具有动态耦合到漏极的本体的nmos晶体管
CN112332392A (zh) 一种保护电路和集成电路芯片
CN111009524A (zh) 经过栅极提升的nmos esd保护装置
US20220320069A1 (en) Electrostatic discharge protection circuit
CN101587889B (zh) 静电放电保护电路的晶体管布局
KR100631955B1 (ko) 정전기 방전 보호 회로
CN109449155B (zh) 一种静电泄放电路及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210205