CN101728313B - 形成双镶嵌结构的方法 - Google Patents
形成双镶嵌结构的方法 Download PDFInfo
- Publication number
- CN101728313B CN101728313B CN200810169440.4A CN200810169440A CN101728313B CN 101728313 B CN101728313 B CN 101728313B CN 200810169440 A CN200810169440 A CN 200810169440A CN 101728313 B CN101728313 B CN 101728313B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- interlayer dielectric
- dielectric layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种形成双镶嵌结构的方法。首先提供基材,并依序安排有蚀刻停止层与层间介电层位于基材上。此层间介电层具有厚度A。其次,图案化层间介电层以形成第一开口。继续,在层间介电层上形成光致抗蚀剂层。此光致抗蚀剂层具有厚度B。然后,通过光源而图案化此光致抗蚀剂层。接着,通过图案化光致抗蚀剂层而图案化此层间介电层,以建立位于第一开口上方的第二开口并形成双镶嵌结构,其中该光源具有周期参数C,而使得(A+B)/C≈X/2,X为奇数。
Description
技术领域
本发明涉及一种形成双镶嵌结构的方法。具体而言,本发明涉及一种经由计算周期参数以形成双镶嵌结构的方法。
背景技术
在半导体工艺技术中,需要使用金属来形成元件之间的内连线。过去曾经使用铝来作为元件之间内连线的材料。然而,随着元件的特征尺寸日益缩小,以及具有明显的电致迁移(electromigration)行为,使用铝来作为元件之间内连线的材料已渐感不敷需求。铜因为具有比铝更低的电阻、优选的电阻-电容延迟时间(RC delay time)以及较低的电致迁移行为,目前的趋势普遍使用铜以取代铝作为元件之间内连线的材料。
铜导线之所以会被相中可以取代铝,除了铜本身有较低的电阻率,最主要的原因是有比铝更高的熔点和较高的热传导系数,可以以化学气相沉积加上物理气相沉积回流的干式工艺或是先以物理气相沉积晶种层再电镀的湿式工艺等方式成长薄膜,所以在后续世代的多层金属连线上备受瞩目。
但是使用铜来取代铝作为元件之间内连线的材料,还存在着与传统铝工艺严重不相容的问题-那就是不能再使用已知图案化铝导线的方法来图案化铜导线。一方面,由于铜无法形成高易失性的氯化物,所以铜工艺无法使用传统上应用在铝工艺的干蚀刻技术。另一方面,铜的湿蚀刻则有严重的底切(under-cut)情形,而且线宽越小越严重。所以目前唯一实际用在生产线上的方法是铜镶嵌(Damascene)工艺。
镶嵌工艺于是改为将铜直接沉积在预先定义有沟槽(trench)与通孔(via)等开口的介电层中,通常是使用光刻加上蚀刻的方式将沟槽与通孔等开口定义于介电层中。一方面,镶嵌工艺可以分成单镶嵌工艺或双镶嵌工艺。单镶嵌工艺是只要形成沟槽或通孔的其中之一,而双镶嵌工艺是要将沟槽与通孔一起堆叠形成在同一个位置上。另一方面,镶嵌技术若依介电层的干蚀刻方式的不同来分类的话,目前大致上可分为沟槽优先(trench first)与通孔优先(via first)等多种变化。
图1-5例示先前技艺中形成双镶嵌结构方法的实施方式。例如,若以形成通孔的镶嵌工艺为例。首先提供基材101,基材101中已经预先形成有金属层102。基材101上则有一层厚度为A的层间介电层103。其次,要在层间介电层103中形成镶嵌结构用的通孔,作为与金属层102电连接的管道。形成镶嵌结构用的通孔的方法是,如图2所示,先在层间介电层103上形成光致抗蚀剂层104,然后如图3所示,再图案化光致抗蚀剂层104形成图案开口105。之后,使用图案化光致抗蚀剂层104作为蚀刻掩模进行层间介电层103的蚀刻,而在层间介电层103中建立出暴露基材的通孔106。应注意,由于在蚀刻层间介电层103的过程中亦会消耗光致抗蚀剂,因此光致抗蚀剂104在图3与图4中的厚度不同。
虽然进行层间介电层的蚀刻确实会移除部份的层间介电层103,但是由于高宽比(aspect ratio)增加、光刻、蚀刻技术上的障碍,并不是所有蚀刻出来的通孔106都会暴露出基材101。一旦通孔106不能暴露出基材101,如图4所示,即使后续将铜等导体顺利填入通孔106中也不能与金属层102形成有效的金属内连线结构107,这样会导致半导体元件间缺乏电连结而失效,如图5所示。
于是急需一种形成双镶嵌结构的方法,使得在进行层间介电层的蚀刻过程中可以将通孔中所有的层间介电层材料使用蚀刻彻底移除干净,而形成有效的金属内连线结构,以确保半导体元件间都具有良好的电连结。
发明内容
本发明于是提出一种形成双镶嵌结构的方法。在本发明形成双镶嵌结构的方法中,经由将周期参数纳入考量使得在进行层间介电层的蚀刻过程中,可以将通孔中所有的层间介电层材料经由蚀刻方法彻底移除干净,而形成有效的金属内连线结构。
本发明首先提出一种形成双镶嵌结构的方法。一开始,提供基材,在基材上依序安排有蚀刻停止层与层间介电层,且层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。然后,在层间介电层上形成光致抗蚀剂层,光致抗蚀剂层具有厚度B。接着,通过光源图案化此光致抗蚀剂层。继之,通过此图案化光致抗蚀剂层再次图案化层间介电层,以建立位于第一开口上方的第二开口而形成双镶嵌结构,其中该光源具有周期参数C,且(A+B)/C≈X/2,X为奇数。
本发明其次提出一种形成双镶嵌结构的方法。首先,提供基材,在基材上依序安排有蚀刻停止层与层间介电层,其中层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。接着,在层间介电层上形成光致抗蚀剂层,其中的光致抗蚀剂层具有厚度B。然后,在光致抗蚀剂层上形成顶抗反射层。继续,通过光源图案化光致抗蚀剂层还有顶抗反射层。接下来,利用图案化的光致抗蚀剂层及顶抗反射层而图案化层间介电层,以建立位于第一开口上方的第二开口而形成双镶嵌结构,其中的光源具有周期参数C,且(A+B)/C≈N,N为自然数。
本发明进一步提出一种决定光致抗蚀剂层厚度的方法。在本发明决定光致抗蚀剂层厚度的方法中,经由将周期参数纳入考量,可以确保在进行蚀刻的过程前已经预先正确估计出光致抗蚀剂层的厚度。经由本发明的方法,使得蚀刻步骤完成时,蚀刻的操作确实有达成正确的预期蚀刻深度。
本发明于是提出一种决定光致抗蚀剂层厚度的方法。首先,提供基材,其中蚀刻停止层与层间介电层依序位于基材上,而且层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。接着,在层间介电层上形成光致抗蚀剂层,其中的光致抗蚀剂层具有厚度B。继续,通过光源图案化光致抗蚀剂层。接着,利用图案化光致抗蚀剂层而图案化层间介电层,以建立位于第一开口上方的第二开口,其中光源具有周期参数C,使得B≈(C*X-2A)/2,X为奇数。
本发明再提出一种决定光致抗蚀剂层厚度的方法。首先,提供基材,其中蚀刻停止层与层间介电层依序位于基材上,而且层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。接着,在层间介电层上形成光致抗蚀剂层,其中的光致抗蚀剂层具有厚度B。然后,在光致抗蚀剂上形成顶抗反射层。再来,通过光源图案化光致抗蚀剂层还有顶抗反射层。继的,利用图案化光致抗蚀剂层而图案化层间介电层,以建立位于第一开口上方的第二开口,其中的光源具有周期参数C,且B≈C*N-A,N为自然数。
于本发明形成双镶嵌结构以及决定光致抗蚀剂层厚度的方法中,经由将曝光光源具有的周期参数纳入考量,使得在进行层间介电层的蚀刻过程中,可以达成正确的蚀刻深度,在是可以将通孔中所有的层间介电层材料经由蚀刻方法彻底移除干净,而形成有效的金属内连线结构,以确保半导体元件间都具有良好的电连结。
附图说明
图1-5例示先前技艺中形成双镶嵌结构方法的实施方式。
图6-12例示本发明形成双镶嵌结构方法的优选实施例。
附图标记说明
101基材 102金属层
103层间介电层 104光致抗蚀剂层
105图案开口 106通孔
107金属内连线结构
201基材 210蚀刻停止层
220层间介电层 221第一开口
222第二开口 230光致抗蚀剂层
231光致抗蚀剂开口 232顶抗反射层
200双镶嵌结构
具体实施方式
本发明提供一种形成双镶嵌结构的方法暨决定光致抗蚀剂层厚度的方法。于本发明形成双镶嵌结构以及决定光致抗蚀剂层厚度的方法中,由于将曝光光源具有的周期参数纳入考量,以便在进行蚀刻的过程前已经预先正确估计出光致抗蚀剂层的厚度。因此在进行后续的蚀刻过程中,可以达成正确的蚀刻深度,并且能够将通孔中的所有的光致抗蚀剂层及层间介电层材料分别经由曝光与蚀刻方法彻底移除干净,而形成有效的金属内连线结构,以确保半导体元件间都具有良好的电连结。
本发明首先提供一种形成双镶嵌结构的方法。图6-11例示本发明形成双镶嵌结构方法的优选实施例。如图6所示,提供基材201。基材201上依序安排有蚀刻停止层210与层间介电层220。基材201可以为半导体基材,例如硅基材或绝缘层上覆硅(SOI),或为已具有至少一层金属内连线层的半导体基材。蚀刻停止层210可以是与基材201和层间介电层220不同的材料,例如氮化硅、碳化硅、氮氧化硅、氮化钛、金属所组成的群组。如果蚀刻停止层210是氮化物或碳化物时,层间介电层220可以包含硅氧化物或低介电常数材料。层间介电层220亦可以包含复合结构。例如,层间介电层220是厚度在数千埃间、由氧化硅、含氟氧化硅(SiOF)、SiLKTM、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、四乙氧硅烷(TEOS)、氟硅玻璃(FSG)与硅氧化物等材料所组成的复合结构层。
其次,如图7所示,将层间介电层220图案化以形成第一开口221,优选者,第一开口221即为双镶嵌结构中的通孔。形成第一开口221的方法可以是,先使用光致抗蚀剂(图未示)覆盖层间介电层220,然后经由光刻方法图案化光致抗蚀剂(图未示),再以光致抗蚀剂(图未示)作为蚀刻掩模,以蚀刻方式在层间介电层220中形成第一开口221,最后去除光致抗蚀剂。
应注意,一般而言有第一开口221的深度不触及蚀刻停止层210或触及蚀刻停止层210的两种作法。本发明的附图虽然仅显示第一开口221的深度不触及蚀刻停止层210的作法,但本发明包含上述两种作法。如图8所示,在第一开口深度触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为A+B。另一方面,在第一开口深度并未触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为(第一开口的深度+B)。
然后,要形成双镶嵌结构中的沟槽222,即第二开口,同时一并让第一开口221继续深入层间介电层220而暴露出蚀刻停止层210。形成双镶嵌结构中沟槽222的方式,例如,先于层间介电层220上形成光致抗蚀剂层230,优选会填满第一开口221,然后经由光刻方法图案化光致抗蚀剂层230,使得光致抗蚀剂层230具有光致抗蚀剂开口231。光致抗蚀剂开口231不但暴露出第一开口221,更重要的是还定义出沟槽222的轮廓,如图8所示。
然而,如前所述,本领域一般技术人员所遭遇的问题是,虽然使用光致抗蚀剂层230作为蚀刻掩模,再次进行层间介电层220的蚀刻确实会继续移除部份的层间介电层220,但是由于技术上的障碍,并不是所有蚀刻出来的通孔都会暴露出蚀刻停止层210。
图9例示为了完成光刻工艺,光致抗蚀剂总厚度与完全曝开光致抗蚀剂所需的最小能量间的周期性的关联性。在根据实验做出此关联图后,由特定的光致抗蚀剂厚度可自图中找出完全曝开此特定厚度光致抗蚀剂所需的最小能量;若施行光刻过程中所使用的曝光能量低于此所需的最小能量,则无法将光致抗蚀剂完全曝开而造成光致抗蚀剂残留在层间介电层220的表面,进而造成残留光致抗蚀剂阻挡后续蚀刻的问题。观察图9,完全曝开光致抗蚀剂所需的最小能量会随着光刻时的光致抗蚀剂总厚度形成周期性的变化。而变化的周期则与曝光光源的波长有关。于此称呼变化的周期为曝光光源的周期参数C。光源决定周期参数C。
为了使得蚀刻步骤能够成功移除所有的材料而暴露出蚀刻停止层210,本案的发明人建议选择图9中曲线的相对低点作为光致抗蚀剂总厚度(T)的参考值。由于光致抗蚀剂总厚度(T)与曝光光源的周期参数C之间有半奇数倍(X/2)的关系,因此:
T=C*X/2
此外,请参考图8,在光刻过程中,由于涂布的光致抗蚀剂会填入第一开口221中,因此在第一开口处受到曝光的光致抗蚀剂总厚度(T)应该为层间介电层220的厚度(A)与光致抗蚀剂层230的厚度(B)的总和,也就是:
T=A+B
所以
A+B≈C*X/2
(A+B)/C≈X/2
在选择了适当的曝光光源后,也就是曝光光源的周期参数C确定,加上层间介电层220的厚度已知,因此可以据此找出光致抗蚀剂层230的最佳厚度,以使得蚀刻完成时蚀刻停止层210会暴露出来。例如,在使用I-line为曝光的光源时,光致抗蚀剂层230的厚度误差可以是在推算出的最佳厚度的正负之间。此等误差范围通常与曝光光源的波长有关,而仅为例示之用。目前工艺机台可以达成以下的误差范围,因此光致抗蚀剂层230可以得到预期的厚度。
在决定了光致抗蚀剂层230的最佳厚度后,即可使用光致抗蚀剂层230作为蚀刻掩模,以蚀刻方式在层间介电层220中形成第二开口222,如图10所示。
在完成了第二开口222后,便可以使用例如干蚀刻或湿蚀刻的方式来移除暴露出的蚀刻停止层210,以便暴露出基材201来,而进而使后续填入的铜等导体得以顺利电连接基材201上的掺杂区、金属硅化物或金属等元件(未显示)。如果因为在光刻时无法完全将光致抗蚀剂层230曝开而有所残留的话,在蚀刻第二开口222时便会因为残留光致抗蚀剂遮蔽了层间介电层220而在蚀刻完成时无法将蚀刻停止层210暴露出来;由于大多数的蚀刻配方对于被蚀刻物或多或少都有选择性,因此单纯仰赖移除蚀刻停止层210的蚀刻步骤还是很难将基材201暴露出来。如果蚀刻停止层210是氮化物时,可以使用热磷酸作为湿蚀刻剂。
在蚀刻完成,蚀刻停止层210暴露出来后,便可以将例如阻障层Ti、TiN或两者及铜的导电材料填入第一开口221与第二开口222中,在是完成了本发明的双镶嵌结构200。
在本发明的另一优选实施例中,可以在光致抗蚀剂层230形成后再增加顶抗反射层232以协助光致抗蚀剂开口231的形成,如图12所示。而且,在顶抗反射层232的影响下,本案的发明人又发现,图9中光致抗蚀剂特征尺寸与光致抗蚀剂总厚度最小值间的关联性产生了180度的相位改变,如图11所示,原本在图9中处于波峰的光致抗蚀剂厚度在图11中却会处于波谷,但是变化的周期则维持不变。因此,本案的发明人建议,在顶抗反射层232存在时,层间介电层220的厚度(A)、光致抗蚀剂层230的厚度(B)与曝光光源的周期参数C之间的关系为:
(A+B)/C≈N
N为自然数。
在本发明的又一优选实施例中,也可以控制形成于层间介电层220中第一开口221的深度,使得第一开口221不暴露蚀刻停止层210。如果需要控制形成于层间介电层220中第一开口221的深度,则第一开口的深度决定(A+B)量的折减(discount)。此等折减的量可以介于0至1之间,使得第一开口221蚀刻后具有适当的深度。如图8所示,在第一开口深度触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为A+B。另一方面,在第一开口深度并未触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为(第一开口的实际深度+B),而第一开口的实际深度即视为A的折减。
本发明进一步提出一种决定光致抗蚀剂层厚度的方法。在本发明决定光致抗蚀剂层厚度的方法中,经由将周期参数纳入考量,可以确保在进行蚀刻的过程前已经预先正确估计出光致抗蚀剂层的厚度。经由本发明的方法,使得蚀刻步骤完成时,蚀刻的操作确实有达成正确的预期蚀刻深度。
依据图9光致抗蚀剂特征尺寸与光致抗蚀剂总厚度的最小值间的关联性,本发明于是提出一种决定光致抗蚀剂层厚度的方法。首先,提供基材,其中蚀刻停止层与层间介电层依序位于基材上,而且层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。接着,在层间介电层上形成光致抗蚀剂层,其中的光致抗蚀剂层具有厚度B。继续,通过光源图案化此光致抗蚀剂层。接下来,利用图案化的光致抗蚀剂层而图案化层间介电层,以建立位于第一开口上方的第二开口,其中光源决定周期参数C,使得B≈(C*X-2A)/2,X为奇数。于本发明方法中,基材、蚀刻停止层、层间介电层与光致抗蚀剂层,以及形成第一开口与第二开口的方法可以参考如前所述,在此不多赘述。
由以上的公式可知,只要层间介电层的厚度A与光源的周期参数C已知,就可以估算出光致抗蚀剂层的正确厚度B,使得在进行层间介电层的蚀刻过程中,可以达成正确的蚀刻深度,并将通孔中的所有的层间介电层材料经由蚀刻方法彻底移除干净。
在本发明的另一优选实施例中,也可以控制形成于层间介电层中第一开口的深度,使得第一开口不暴露蚀刻停止层。如果需要控制形成于层间介电层中第一开口的深度,则第一开口的深度决定(A+B)量的折减。此等折减的量可以介于0至1之间,使得第一开口蚀刻后具有适当的深度。如图8所示,在第一开口深度触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为A+B。另一方面,在第一开口深度并未触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为(第一开口的实际深度+B),而第一开口的实际深度即视为A的折减。
本发明再提出一种决定光致抗蚀剂层厚度的方法。首先,提供基材,其中蚀刻停止层与层间介电层依序位于基材上,而且层间介电层具有厚度A。其次,将层间介电层图案化以形成第一开口。接着,在层间介电层上形成光致抗蚀剂层,其中该光致抗蚀剂层具有厚度B。然后,在光致抗蚀剂上形成顶抗反射层。再来,通过光源图案化光致抗蚀剂层还有顶抗反射层。接下来,利用图案化光致抗蚀剂层而图案化层间介电层,以建立位于第一开口上方的第二开口,其中的光源决定周期参数C,且B≈C*N-A,其中的N为自然数。于本发明方法中,基材、蚀刻停止层、层间介电层、光致抗蚀剂层与顶抗反射层,以及形成第一开口与第二开口的方法可以参考如前所述,在此不多赘述。
由以上的公式可知,只要层间介电层的厚度A与光源的周期参数C已知,就可以估算出光致抗蚀剂层的正确厚度B,因此使得在进行层间介电层的曝光、显影、蚀刻等过程中,可以达成预期的曝光、显影与蚀刻,并将通孔中的所有的层间介电层材料经由蚀刻方法彻底移除干净,而形成有效的金属内连线结构,以确保半导体元件间都具有良好的电连结。
在本发明的另一优选实施例中,也可以控制形成于层间介电层中第一开口的深度,使得第一开口不暴露蚀刻停止层。如果需要控制形成于层间介电层中第一开口的深度,则第一开口的深度决定(A+B)量的折减。此等折减的量可以介于0至1之间,使得第一开口蚀刻后具有适当的深度。在第一开口深度触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为A+B。另一方面,在第一开口深度并未触及蚀刻停止层的作法中,光致抗蚀剂欲被曝开的总厚度即为(第一开口的实际深度+B),而第一开口的实际深度即视为A的折减。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的等同变化与修饰,皆应属本发明的涵盖范围。
Claims (20)
1.一种形成双镶嵌结构的方法,包含:
根据实验得到光致抗蚀剂的厚度随完全爆开光致抗蚀剂所需的最小能量间的周期性变化,由该周期性变化确定与光源相关的周期参数C;
提供基材,其上依序具有蚀刻停止层与层间介电层位于该基材上,且该层间介电层具有厚度A;
图案化该层间介电层以形成第一开口;
于该层间介电层上形成光致抗蚀剂层,且该光致抗蚀剂层具有厚度B,其中厚度B由公式(A+B)/C≈X/2确定,X为奇数;
通过该光源图案化该光致抗蚀剂层;以及
通过该图案化光致抗蚀剂层图案化该层间介电层,以建立位于该第一开口上方的第二开口而形成该双镶嵌结构。
2.如权利要求1所述的形成双镶嵌结构的方法,其中构成该蚀刻停止层的材料选自由碳化硅、氮化硅、氮氧化硅、氮化钛、金属所组成的群组。
3.如权利要求1所述的形成双镶嵌结构的方法,其中该层间介电层选自由氧化硅、含氟氧化硅、SiLKTM、磷硅玻璃、硼磷硅玻璃、四乙氧硅烷所组成的群组。
4.如权利要求1所述的形成双镶嵌结构的方法,其中形成于该层间介电层中的该第一开口不暴露该蚀刻停止层。
5.如权利要求4所述的形成双镶嵌结构的方法,其中该第一开口的深度决定(A+B)量的折减。
6.如权利要求1所述的形成双镶嵌结构的方法,其中该第一开口暴露该蚀刻停止层。
7.如权利要求1所述的形成双镶嵌结构的方法,其中该光源的波长决定该周期参数。
8.一种形成双镶嵌结构的方法,包含:
根据实验得到光致抗蚀剂的厚度随完全爆开光致抗蚀剂所需的最小能量间的周期性变化,由该周期性变化确定与光源相关的周期参数C;
提供基材,其中蚀刻停止层与层间介电层依序位于该基材上,该层间介电层具有厚度A;
图案化该层间介电层以形成第一开口;
于该层间介电层上形成光致抗蚀剂层,且该光致抗蚀剂层具有厚度B;
于该光致抗蚀剂层上形成顶抗反射层;
通过该光源图案化该光致抗蚀剂层还有该顶抗反射层;以及
通过该图案化的光致抗蚀剂层还有该顶抗反射层图案化该层间介电层,以建立位于该第一开口上方的第二开口而形成该双镶嵌结构,其中厚度B由公式(A+B)/C≈N确定,N为自然数。
9.如权利要求8所述的形成双镶嵌结构的方法,其中该蚀刻停止层选自由碳化硅、氮化硅、氮氧化硅、氮化钛、金属所组成的群组。
10.如权利要求8所述的形成双镶嵌结构的方法,其中该层间介电层选自由氧化硅、含氟氧化硅、SiLKTM、磷硅玻璃、硼磷硅玻璃、四乙氧硅烷所组成的群组。
11.如权利要求8所述的形成双镶嵌结构的方法,其中该第一开口不暴露该蚀刻停止层。
12.如权利要求11所述的形成双镶嵌结构的方法,其中该第一开口的深度决定(A+B)量的折减。
13.如权利要求8所述的形成双镶嵌结构的方法,其中该第一开口暴露该蚀刻停止层。
14.如权利要求8所述的形成双镶嵌结构的方法,其中该光源的波长决定该周期参数。
15.一种决定光致抗蚀剂层厚度的方法,包含:
根据实验得到光致抗蚀剂的厚度随完全爆开光致抗蚀剂所需的最小能量间的周期性变化,由该周期性变化确定与光源相关的周期参数C;
提供基材,其中蚀刻停止层与层间介电层依序位于该基材上,该层间介电层具有厚度A;
图案化该层间介电层以形成第一开口;
于该层间介电层上形成该光致抗蚀剂层,其中该光致抗蚀剂层具有厚度B;
通过该光源图案化该光致抗蚀剂层;以及
通过该图案化的光致抗蚀剂层图案化该层间介电层,以建立位于该第一开口上方的第二开口,其中厚度B由公式B≈(C*X-2A)/2确定,X为奇数。
16.如权利要求15所述的决定光致抗蚀剂层厚度的方法,其中该第一开口的深度决定(A+B)量的折减。
17.如权利要求15所述的决定光致抗蚀剂层厚度的方法,其中该光源的波长决定该周期参数。
18.一种决定光致抗蚀剂层厚度的方法,包含:
根据实验得到光致抗蚀剂的厚度随完全爆开光致抗蚀剂所需的最小能量间的周期性变化,由该周期性变化确定与光源相关的周期参数C;
提供基材,其中蚀刻停止层与层间介电层依序位于该基材上,该层间介电层具有厚度A;
图案化该层间介电层以形成第一开口;
于该层间介电层上形成光致抗蚀剂层,其中该光致抗蚀剂层具有厚度B;
于该光致抗蚀剂上形成顶抗反射层;
通过该光源图案化该光致抗蚀剂层还有该顶抗反射层;以及
通过该图案化的光致抗蚀剂层还有该顶抗反射层图案化该层间介电层,以建立位于该第一开口上方的第二开口,其中厚度B由公式B≈C*N-A确定,N为自然数。
19.如权利要求18所述的决定光致抗蚀剂层厚度的方法,其中该第一开口的深度决定(A+B)量的折减。
20.如权利要求18所述的决定光致抗蚀剂层厚度的方法,其中该光源的波长决定该周期参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810169440.4A CN101728313B (zh) | 2008-10-22 | 2008-10-22 | 形成双镶嵌结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810169440.4A CN101728313B (zh) | 2008-10-22 | 2008-10-22 | 形成双镶嵌结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101728313A CN101728313A (zh) | 2010-06-09 |
CN101728313B true CN101728313B (zh) | 2015-04-29 |
Family
ID=42448955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810169440.4A Active CN101728313B (zh) | 2008-10-22 | 2008-10-22 | 形成双镶嵌结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101728313B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1118936A (zh) * | 1994-07-14 | 1996-03-20 | 现代电子产业株式会社 | 形成超微细图案的方法 |
JP2008252039A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 半導体装置の製造方法 |
CN101436540A (zh) * | 2007-10-30 | 2009-05-20 | Wj通信公司 | 使蚀刻底切最小化及提供清洁金属剥离的方法 |
-
2008
- 2008-10-22 CN CN200810169440.4A patent/CN101728313B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1118936A (zh) * | 1994-07-14 | 1996-03-20 | 现代电子产业株式会社 | 形成超微细图案的方法 |
JP2008252039A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 半導体装置の製造方法 |
CN101436540A (zh) * | 2007-10-30 | 2009-05-20 | Wj通信公司 | 使蚀刻底切最小化及提供清洁金属剥离的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101728313A (zh) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
KR100633979B1 (ko) | 집적회로의 배선 구조 제조 방법 | |
CN100444329C (zh) | 镶嵌结构与其形成方法 | |
KR19990007413A (ko) | 다중층 배선을 갖는 반도체 장치의 제조 방법 | |
JPH0685414B2 (ja) | チタニウムタングステンおよび選択的cvdタングステンによる凹部相互接続方法 | |
JPH05190684A (ja) | 半導体装置およびその製造方法 | |
JP2000299293A (ja) | デュアルダマシン法により半導体デバイスに導電性コンタクトを形成する方法 | |
KR100386621B1 (ko) | 듀얼 다마신 배선 형성방법 | |
CN101728313B (zh) | 形成双镶嵌结构的方法 | |
TW488028B (en) | Manufacturing method for dual damascene with low barrier loss by partial etching | |
TW544857B (en) | Manufacturing method of dual damascene structure | |
TWI469256B (zh) | 一種形成雙鑲嵌結構的方法 | |
JP4023236B2 (ja) | 金属配線の形成方法 | |
US8592229B2 (en) | Method for forming dual damascene structure | |
KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
KR100515058B1 (ko) | 금속 패턴을 갖는 반도체 소자의 형성방법 | |
KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
US7300872B2 (en) | Method for manufacturing semiconductor device using dual-damascene pattern | |
KR100935188B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
KR20050064328A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR100447970B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20060030200A (ko) | 반도체 장치의 금속 배선층 형성 방법 | |
KR100744249B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |