CN101714129B - 显示控制器驱动器 - Google Patents

显示控制器驱动器 Download PDF

Info

Publication number
CN101714129B
CN101714129B CN2009102541434A CN200910254143A CN101714129B CN 101714129 B CN101714129 B CN 101714129B CN 2009102541434 A CN2009102541434 A CN 2009102541434A CN 200910254143 A CN200910254143 A CN 200910254143A CN 101714129 B CN101714129 B CN 101714129B
Authority
CN
China
Prior art keywords
mantissa
mentioned
instruction
order bit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102541434A
Other languages
English (en)
Other versions
CN101714129A (zh
Inventor
坂卷五郎
东优里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101714129A publication Critical patent/CN101714129A/zh
Application granted granted Critical
Publication of CN101714129B publication Critical patent/CN101714129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Memory System (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明提供一种显示控制器驱动器。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。

Description

显示控制器驱动器
本申请为同一申请人于2006年6月1日提交的申请号为200610092308.9、发明名称为“半导体器件和数据处理系统”的中国专利申请的分案申请。
相关申请的相互参照
本申请要求2005年6月1日提交的日本专利申请第2005-160901号的优先权，该申请的全部内容引用于此作为参考。
技术领域
本发明涉及用于在将并行接口用作大尾数法或小尾数法之间进行转换的技术。更具体地说，本发明涉及用作诸如传送从设备的外围设备的半导体器件以及具有诸如传送主设备的主机设备和诸如传送从设备的外围设备的数据处理系统。
背景技术
在主机设备与外围设备之间(即在传送主设备与传送从设备之间或在总线主设备与总线从设备之间)实现并行接口的情况下，在待传送的数据的传送单位超过数据总线的并行比特的数目(总线宽度)时，必须分成多次来传送上述数据。在该情况下，传送模式具有大尾数模式和小尾数模式。在大尾数模式中，按数据的高位字节和低位字节的顺序来传送。在小尾数模式中，按数据的低位字节和高位字节的顺序来传送。因而，上述传送模式必须在上述主机设备与上述外围设备之间一致。如果上述主机设备用上述大尾数模式传送数据而上述外围设备用上述小尾数模式接收数据，则由上述外围设备接收的上述数据的高位字节和低位字节与上述主机设备传送的数据的高位字节和低位字节就颠倒了。
一般来说，诸如外围设备的半导体器件可利用外部端子的上拉(pull-up)或下拉(pull-down)在大尾数法与小尾数法之间转换。但是，这需要用于尾数转换的附加的模式端子。
在专利文献1中公开了一种用于尾数的自动转换的技术。按照该技术，提供保存进行尾数转换的地址值的尾数转换信息部分和通过比较地址值来自动地判定是否进行尾数转换的判定部分，以便能自动地执行尾数转换。
【专利文献1】特开平8-305628号公报
但是，在上述的用于尾数的自动转换的技术中，作为前提，诸如传送主设备和总线主设备的主机设备必须预先识别诸如传送从设备和总线从设备的外围设备的尾数。否则，在上述外围设备中不能正确地接收用于尾数转换的信息本身。因此，就产生了上述主机设备必须与上述外围设备的尾数一致地进行传送动作的情况。这意味着上述外围设备规定上述主机设备的动作，成为系统设计的负担。
发明内容
本发明的一个目的在于提供一种即使在外部未识别并行接口的尾数也能在外部正确地转换尾数的半导体器件。
本发明的另一个目的在于提供一种即使主机设备未识别外围设备的尾数也能使上述外围设备的尾数与上述主机设备的尾数一致的数据处理系统。
根据本说明书和附图的描述，本发明的上述的目的、其它的目的和新颖的特征就变得明白。
以下将简要地描述本申请中公开的典型的发明。
〔1〕与本发明有关的半导体器件1具有转换电路36和第1寄存器10。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据(CMDDL，CMDDB)。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息(CMDDL)时，上述转换电路将上述并行接口看作是小尾数法。相反，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息(CMDDB)时，上述转换电路将上述并行接口看作是大尾数法。由此，无论上述半导体器件的尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。因而，即使在外部未识别上述并行接口的尾数模式，也能在外部正确地转换尾数模式。
作为本发明的一个具体的形态，上述半导体器件具有用于选择上述第1寄存器的选择电路12。在供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的预定的选择信息(CMDAS)时，上述选择电路选择上述第1寄存器以便输入上述控制数据。如上述控制信息那样，可正确地接收上述选择信息而不受上述尾数设定状态的影响。
作为本发明的另一个具体的形态，上述半导体器件具有用于保存上述选择信息的第2寄存器35。在对上述第2寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的预定的选择信息时，上述选择电路选择上述第1寄存器。
作为本发明的另一个具体的形态，即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的信息是高位比特与低位比特的值互相一致的信息。在16比特数据的情况下，选择信息是h0606，第1控制信息是h0101，第2控制信息是h0000。上述符号h表示后面的数字是十六进制。
作为本发明的另一个具体的形态，上述半导体器件具有用于与上述选择信息和上述控制数据之间的上述并行接口的多个外部端子(DB7-0)。从上述外部端子使用预定的信息包顺序地输入上述选择信息和上述控制数据。
〔2〕按照另一个方面的半导体器件具有第1寄存器10、第2寄存器35、选择电路12和转换电路36。上述第1寄存器保存用于将与外部的并行接口控制为大尾数法或小尾数法的控制数据。上述第2寄存器保存用于选择上述控制寄存器的选择信息(CMDAS)。上述选择电路在对上述第2寄存器供给高位比特和低位比特的值互相一致的预定的选择信息(CMDDL)时选择上述第1寄存器。上述转换电路在对由上述选择电路选择的上述第1寄存器供给高位比特和低位比特的值互相一致的第1预定的选择信息时，将上述并行接口看作是小尾数法。相反，在对由上述选择电路选择的上述第1寄存器供给高位比特和低位比特的值互相一致的第2预定的选择信息(CMDDB)时，将上述并行接口看作是大尾数法。
由此，无论上述半导体器件的尾数设定状态如何，都可正确地接收控制信息和选择信息而不受上述尾数设定状态的影响。因而，即使在外部未识别上述并行接口的尾数模式，也能在外部正确地转换尾数模式。
作为本发明的另一个具体的形态，上述半导体器件具有用于与上述选择信息和上述控制数据之间的上述并行接口的多个外部端子(DB7-0)。从上述外部端子使用预定的信息包顺序地输入上述选择信息和上述控制数据。
作为本发明的另一个具体的形态，上述选择信息是从外部供给的第1指令地址信息，上述第1控制信息是与上述第1指令地址信息一起从外部供给的第1指令，上述第2控制信息是与上述第1指令地址信息一起从外部供给的第2指令。
作为本发明的另一个具体的形态，上述半导体器件具有按照与上述第2指令地址信息一起从外部供给的第3指令进行数据处理的数据处理部分。
上述数据处理部分具有显示存储器14和用于按照在上述显示存储器中存储的显示数据驱动显示器的显示电极的驱动电路20和25。这样的半导体器件是在一个半导体基片上形成控制液晶显示器的显示和驱动的液晶驱动控制器件。
〔3〕按照本发明的数据处理系统具有主机设备30和45以及经多条信号线连接到上述主机设备上的外围设备1。上述外围设备具有：第1寄存器，保存用于利用上述多条信号线来将并行接口控制为大尾数法或小尾数法的控制数据；以及第2寄存器，保存用于选择上述控制寄存器的选择信息。在选择上述第1寄存器时，上述主机设备向上述第2寄存器输出高位比特和低位比特的值互相一致的选择信息。在将上述外围设备的上述并行接口看作是小尾数法时，上述主机设备向上述所选择的第1寄存器输出高位比特和低位比特的值互相一致的第1预定信息。由此，即使在未识别上述外围设备的尾数模式时，上述主机设备也能使上述外围设备的尾数模式与其本身的尾数模式一致。
在按照本发明的另一个数据处理系统中，在将上述外围设备的上述并行接口看作是大尾数法时，上述主机设备向上述所选择的第1寄存器输出高位比特和低位比特的值互相一致的第2预定的信息。由此，即使在未识别上述外围设备的尾数模式时，上述主机设备也能使上述外围设备的尾数模式与其本身的尾数模式一致。
作为一个具体的形态，上述选择信息是由上述主机设备输出的第1指令地址信息，上述第1控制信息是与上述第1指令地址信息一起由上述主机设备输出的第1指令，上述第2控制信息是与上述第1指令地址信息一起由上述主机设备输出的第2指令。
作为另一个具体的形态，上述外围设备具有按照与上述第2指令地址信息一起由上述主机设备输出的第3指令进行数据处理的数据处理部分。
作为另一个具体的形态，在上述数据处理系统具有连接到上述外围设备上的显示器时，上述数据处理部分具有显示存储器和按照在上述显示存储器中存储的显示数据驱动上述显示器的显示电极的驱动电路。
作为另一个具体的形态，上述主机设备具有控制上述外围设备的微型计算机45B。
作为另一个具体的形态，在上述数据处理系统具有连接到上述主机设备上的高频部分时，上述主机设备具有进行移动电话的基带处理的微型计算机45A。
以下将简要地描述由在本申请中公开的典型的发明得到的效果。
按照上述的半导体器件，即使在外部未识别上述并行接口的尾数模式，也能在外部正确地转换尾数模式。
按照上述的数据处理系统，即使上述主机设备未识别上述外围设备的尾数模式，也能使上述外围设备的尾数模式与上述主机设备自身的尾数模式一致。
附图说明
图1是示出在并行接口电路中的尾数设定电路的一个例子的框图。
图2是示出按照半导体器件的液晶驱动控制器件的结构的框图。
图3是用于说明液晶驱动控制器件中的并行接口的信号线的图。
图4是示出图1的尾数设定电路的动作时序的时序图。
图5是简要地示出尾数设定电路中的转换电路的动作模式的图。
图6是说明用于选择尾数设定寄存器的指令地址信息CMDAS、第1尾数设定指令CMDDL和第2尾数设定指令CMDDB的图。
图7是指令地址寄存器的地址映射。
图8是与应用液晶驱动控制器件的数据处理系统有关的移动电话的框图。
图9是示出利用MCU的尾数设定动作的一个例子的图。
图10是用于说明在基带处理器和应用处理器控制液晶驱动控制器件时动态地转换尾数设定的动作的图。
具体实施模式
<液晶驱动控制器件>
图2示出液晶驱动控制器件(LCDCNT)1的结构作为半导体器件的一个例子。主接口电路(HIF)2具有并行接口电路(PIF)3、高速串行接口电路(HSSIO)4、低速串行接口电路(LSSIO)5和输出端口(OPRT)6。并行接口电路(PIF)3经并行总线DB0-7例如以并行8比特的单位输入和输出信息。低速串行接口电路5使用串行输入端子SDI和串行输出端子SDO串行地输入和输出数据。高速串行接口电路4使用差分数据端子data±和差分选通端子stb±快速地输入和输出带有振幅差分的串行数据。输出端口6可控制端口端子OPORT8-0的输出信号的逻辑电平。芯片选择信号CS和写入信号WR是用于并行接口的典型的选通信号。主接口电路(HIF)2可使用并行接口电路3、高速串行接口电路4或低速串行接口电路5在和与其连接的主机设备(未图示)之间输入输出指令和显示数据。根据模式端子IM3-0的上拉或下拉状态来决定使用其中的哪一个。
上述主机设备使用预定格式的信息包向上述主接口电路2传送指令和数据。虽然在上述图中未示出，但上述信息包由标题部分和主体部分组成。上述标题部分具有上述信息包的数据字长和上述信息包的类型信息以及地址区。上述地址区保存关于液晶驱动控制器件1中的寄存器和存储器的地址信息。在上述主体部分的数据区中保存与上述地址信息和指令对应的数据。
在将并行接口电路3用作与上述主机设备的接口时，从数据输入输出端子DB0-7经上述信息包接收上述地址信息、指令和数据。
在从上述主机设备接收指令信息包时，在指令地址寄存器(CAREG)10中存储上述地址信息。指令地址译码器(CADEC)12对存储在指令地址寄存器10中的指令地址进行译码以产生寄存器选择信号等。将由上述信息包接收的指令数据供给指令数据寄存器阵列(CORED)11。指令数据寄存器阵列11具有分别映射到预定地址中的多个指令数据寄存器。由从指令地址译码器12输出的上述寄存器选择信号来选择存储上述已接收的指令的指令数据寄存器。将锁存在上述指令数据寄存器中的指令数据供给对应的电路部分作为指示或控制数据并控制内部动作。利用上述寄存器选择信号RS可直接选择指令数据寄存器阵列11以便在上述指令数据寄存器中设置上述指令数据。
在从上述主机设备接收数据信息包时，主接口电路2向地址计数器13供给上述地址信息。地址计数器13按照上述对应的指令数据寄存器的内容执行累加动作等以对显示存储器(GRAM)14进行寻址。如果由上述指令数据表示的存取指示是在显示存储器14上的写入操作，则将上述数据信息包的数据经总线15供给写数据寄存器(WDR)9，并在适当的时刻存储在显示存储器(GRAM)14中。以显示帧为单位存储显示数据。如果由上述指令数据表示的存取指示是在显示存储器14上的读出操作，则将在上述显示存储器中存储的数据读入读数据寄存器(RDR)16中，准备好供给上述主机设备。在上述指令数据寄存器接收显示指令时，对显示存储器14进行与显示时序同步的读出操作。利用时序产生器(TGNR)17进行读出和显示的时序控制。在锁存电路(LAT)18中锁存与上述显示时序同步地从上述显示存储器14读出的显示数据。将上述已锁存的数据供给源驱动器(SOCDRV)20。利用点阵类型的TFT(薄膜晶体管)液晶面板构成由液晶驱动控制器件1进行驱动控制的液晶显示器，上述液晶显示器具有作为信号电极的多个源电极和作为扫描电极的多个栅电极的驱动端子。源驱动器(SOCDRV)20利用驱动端子S1-720驱动液晶显示器的源电极。利用在灰度电压产生电路(TWVG)21中产生的灰度电压来确定上述驱动端子S1-720的驱动电平。在γ校正电路(γMD)22中对上述灰度电压进行γ校正。扫描数据产生电路(SCNDG)24与来自上述时序产生器17的扫描时序同步地产生扫描数据。对栅驱动器(GTDRV)25供给上述扫描数据。栅驱动器25利用驱动端子G1-320驱动上述液晶显示器的栅电极。利用在液晶驱动电平产生电路(DRLG)26中产生的驱动电压来确定驱动端子G1-320的驱动电平。
时钟脉冲产生器(CPG)28从端子OSC1和OSC2输入源振荡时钟以产生内部时钟并将其供给上述时序产生器17作为动作时序基准时钟。内部基准电压产生电路(IVREFG)29产生基准电压并将其供给内部逻辑电源调整器(ILOGVG)30。上述内部逻辑电源调整器30按照上述基准电压产生内部逻辑电源。
<尾数设定电路>
图3示出在液晶驱动控制器件中的用于并行接口的信号线。用于连接液晶驱动控制器件1与主机设备(HOST)30的信号线31是用于芯片选择信号CS、写入信号WR、寄存器选择信号RS和数据端子DB7-0的信号线。液晶驱动控制器件1可选择将上述并行接口用作大尾数法或小尾数法。如图3中所示，大尾数法是按数据的高位字节(Hbyt)和低位字节(Lbyt)的顺序传送的模式。小尾数法是按数据的低位字节和高位字节的顺序传送的模式。在传送主设备与传送从设备之间，上述尾数必须是相同的。
图1示出在并行接口电路中的尾数设定电路的一个例子。指令信息包的地址区具有16比特，在上述地址区之后的数据区具有16比特。由于并行数据输入端子DB7-0具有8比特，故输入2次上述地址区中的16比特指令地址，1次8比特，并输入2次上述地址区之后的上述数据区中的16比特指令数据，1次8比特。对于数据锁存器(DLH)32，输入其高位8比特(IB15-8)。对于数据锁存器(DLL)33，输入其低位8比特(IB7-0)。将数据锁存器32和33的输出(IB15-0)组成16比特，并行地连接到指令地址寄存器10的输入端子和指令数据寄存器阵列11的输入端上。
指令数据寄存器阵列11具有用于保存尾数设定指令作为用于控制将上述与外部的并行接口用作大尾数法或小尾数法的控制数据的尾数设定寄存器(ESREG)35。在指令地址寄存器10保存用于选择尾数设定寄存器35的指令地址信息时，指令地址译码器12选择尾数设定寄存器(ESREG)35。在将第1尾数设定指令装入尾数设定寄存器35时，将控制信号TCREV设置成逻辑值1。在将第2尾数设定指令装入上述尾数设定寄存器35时，将控制信号TCREV设置成逻辑值0。将控制信号TCREV供给转换电路(CHG)36。上述转换电路产生数据锁存器32和33的数据取入脉冲(锁存脉冲)φLPH和φLPL。数据锁存器32与高位锁存脉冲φLPH中的变化同步地锁存输入数据。数据锁存器33与低位锁存脉冲φLPL中的变化同步地锁存输入数据。在控制信号TCREV是逻辑值1时，转换电路36与第1传送脉冲φTPF中的脉冲变化同步地改变低位锁存脉冲φLPL，其中，上述第1传送脉冲φTPF与16比特数据的低位字节数据的传送同步地变化。同样，转换电路36与第2传送脉冲φTPS中的脉冲变化同步地改变高位锁存脉冲φLPH，其中，上述第2传送脉冲φTPS与16比特数据的高位字节数据的传送同步地变化。另一方面，在控制信号TCREV是逻辑值0时，转换电路36与第1传送脉冲φTPF中的脉冲变化同步地改变高位锁存脉冲φLPH，其中，上述第1传送脉冲φTPF与16比特数据的低位字节数据的传送同步地变化。同样，转换电路36与第2传送脉冲φTPS中的脉冲变化同步地改变低位锁存脉冲φLPL，其中，上述第2传送脉冲φTPS与16比特数据的高位字节数据的传送同步地变化。传送计数器(TCUNT)37在由信号CS选择芯片的状态下，对于每个写入周期利用写入信号循环地对读数0或1进行计数。在奇数的写入周期中，输出计数值0。在偶数的写入周期中，输出计数值1。译码器(DEC)38对于上述的计数值进行译码，在奇数写入周期中改变第1传送脉冲φTPF，在偶数写入周期中改变第1传送脉冲φTPF。
图4示出图1的尾数设定电路的动作时序。在控制信号TCREV是逻辑值1时，转换电路36将上述并行接口看作是小尾数法，在控制信号TCREV是逻辑值0时，转换电路36将上述并行接口看作是大尾数法。图5简要地示出转换电路36的动作模式。
图6示出用于选择尾数设定寄存器35的指令地址信息CMDAS、第1尾数设定指令CMDDL和第2尾数设定指令CMDDB。上述指令地址信息是h0606。简单地说，如示出上述指令数据寄存器的地址映射的图7中所示，在地址h0606处映射尾数设定寄存器(ESREG)35。如图6中所示，第1尾数设定指令CMDDL是h0101。第2尾数设定指令CMDDB是h0000。在图6中，在比特0(IB0)和比特8(IB8)的位置上的值TV对于第1尾数设定指令CMDDL是1，对于第2尾数设定指令CMDDB是0。其它的比特IB1至IB7和IB9至IB15的值是0。以上描述的值h0606、h0101和h0000是即使高位和低位比特位置调换在特定的比特位置中的值也不变的信息的例子。因而，在主机设备30解除上述复位后上述主机设备设置尾数时，如果上述主机设备使用小尾数法，则上述主机设备只需要与指令地址信息CMDAS一起对液晶驱动控制器件1发布第1尾数设定指令CMDDL。如果上述主机设备使用大尾数法，则上述主机设备只需要与指令地址信息CMDAS一起对液晶驱动控制器件1发布第2尾数设定指令CMDDB。无论在上述液晶驱动控制器件中的尾数设定的初始状况如何，完全不需要识别上述液晶驱动控制器件的尾数。这是因为，即使调换高位和低位比特位置，上述的值h0606、h0101和h0000也是相同的。
信号TCREV是表示上述的比特IBO的值(TV)与比特IB1的值(TV)的逻辑积的信号。利用信号TCREV来验证对于尾数设定指令CMDDL上述的比特IBO和IB1的值都为1的情况。可利用验证上述的尾数设定指令的每个比特的值是否正确的逻辑来产生信号TCREV，但在这里未使用。其原因如下所述。即，必须与所供给的正确的地址h0606一起指定尾数设定寄存器(ESREG)35。利用电源接通复位的初始状态是大尾数法设定(TCREV＝0)，对于变化为小尾数法设定的指令，可正确地验证值h0101的1BO和IB1。只要进行基于图6的指令规格的动作，可保证正常的尾数控制。根据这些原因，对于产生信号TCREV的逻辑，即使不注意比特IB1至比特IB7和比特IB9至比特IB15的值，对于从小尾数法至大尾数法的再设定来说，IBO和IB8的哪一个是1都不会产生实质上的问题。这样做显著地简化了确定上述尾数设定指令的逻辑。
<移动电话>
图8示出与应用了液晶驱动控制器件1的数据处理系统有关的移动电话(CPHN)41。将由天线42接收的无线电频带的接收信号发送给高频接口部分(RFIF)43。利用高频接口部分43将上述接收信号变换为低频的信号，对其进行译码，变换为数字信号并供给基带部分(BBP)44。基带部分44使用微型计算机(MCU)45等进行信道的编码和解码处理，对上述已接收的数字信号进行解密，并进行误差校正。基带部分44使用专用半导体器件(ASIC)46将上述已接收的数字信号分离为通信所需要的控制数据和压缩声音数据。将上述控制数据发送给MCU 45，MCU 45进行通信协议处理。使用MCU45对在信道的编码和解码处理中抽出的上述声音数据进行解压缩，将上述声音数据供给声音接口电路(VCIF)49作为声音数据，变换为模拟信号，利用扬声器47作为声音重放。在发送动作的情况下，将从话筒48输入的声音信号在声音接口电路49中变换为数字信号，使用MCU 45进行滤波处理等，变换为压缩声音数据。ASIC 46将来自MCU 45的上述压缩声音数据和上述控制数据合成为发送数据的序列，通过使用MCU45对上述发送数据的序列加上误差校正、检测码和密码来产生发送数据。在高频接口部分43中对上述发送数据进行变换，将上述已变换的发送数据变换为高频信号并从天线42作为无线电信号发送出去。
MCU 45对液晶驱动控制器件(LCDCNT)1发布显示指令和显示数据。响应于此，液晶驱动控制器件(LCDCNT)1在液晶显示器50上显示图像。MCU 45具有诸如中央处理单元(CPU)和数字信号处理器(DSP)的电路单元。可将MCU 45分开地构成为专门承担用于通信的基带处理的基带处理器(BBP)和专门承担诸如显示控制和安全控制的附加的功能控制的应用处理器(APP)。利用特定的半导体器件(尽管没有特别的限制)分别构成LCDCNT 1、ASIC 46和MCU 45。在本实施例中，将MCU 45用作液晶驱动控制器件1的主机设备。作为MCU 45与液晶驱动控制器件1之间的接口，利用信号线321选择并行接口。
图9示出利用MCU 45进行的尾数设定动作的一个例子。MCU 45在小尾数模式下发挥进行上述并行接口的传送主设备的功能。对液晶驱动控制器件1进行初始化，以便利用电源接通复位在小尾数模式下进行上述并行接口。
在解除小尾数模式之后，MCU 45立刻进行S1和S2的处理。在S1的处理中，MCU 45发布指令地址h0606，虽然MCU 45和LCDCNT1的尾数互不相同，即使调换指令地址h0606的高位和低位比特位置，由于指令地址h0606的值是相同的，故也正常地选择尾数设定指令寄存器35。在S2的处理中，MCU 45发布其值为h0101的第1尾数设定指令CMDDL来指定小尾数法，以使LCDCNT 1的尾数与其本身的尾数一致。虽然MCU 45和LCDCNT 1的尾数仍然互不相同，即使调换指令地址h0101的高位和低位比特位置，由于指令地址h0101的值是相同的，故也在尾数设定指令寄存器35中正常地设置指令数据h0101。由此，将LCDCNT 1的尾数从大尾数法改变为小尾数法。在其后的S3的处理中，由于MCU 45和LCDCNT 1都在小尾数法下动作，故可正常地处理任何指令地址和任何指令数据。
虽然未示出，但在MCU 45的尾数是大尾数法时，在电源接通复位之后，MCU 45只需要发布指令地址h0606和其值为h0000的第2尾数设定指令CMDDB。
图10是用于说明在基带处理器(BBP)45A和应用处理器(APP)45B控制液晶驱动控制器件(LCDCNT)1作为主机设备时动态地转换尾数设定的动作的图。BBP 45A发挥在小尾数模式下进行并行接口的传送主设备的功能。对液晶驱动控制器件1进行初始化，以便利用电源接通复位在小尾数模式下进行上述并行接口。如图10中所示，在BBP 45A控制LCDCNT 1时，BBP 45A使用尾数设定指令，以使LCDCNT 1能在小尾数模式下动作。这种情况的一个例子是，在移动电话的备用状态下使用BBP 45AQ的实时时钟在液晶显示器上显示时钟。在APP 45B控制LCDCNT 1时，APP 45B使用尾数设定指令，以使LCDCNT 1能在大尾数模式下动作。利用LCDCNT 1的尾数转换功能，可动态地转换尾数。
迄今为止，按照优选实施例详细地描述了由本发明的发明者进行的发明，但并不是说本发明限定于上述优选实施例，而是在不改变本发明的要旨的情况下，在很多方面可作修正。
例如，在本说明书中，指令不仅表示在指令寄存器中设置的指示，而且也表示在诸如端口控制寄存器的控制寄存器中设置的控制数据。简单地说，在液晶驱动控制器件的情况下，除显示数据以外的数据都是指令，在某种意义上表示指令动作的指示数据。在一个液晶驱动控制器件中可选择串行接口作为主接口的结构在本发明中不是必须的。主机设备不限于一个用于基带处理和应用处理的MCU 45。主机设备可以是基带处理器和/或应用处理器或可以是其它的电路。
地址信息尾数设定不限于h0606。同样，尾数设定指令不限于h0000和h0101。即使调换高位和低位比特位置，如果特定的比特位置的值不变，则没有问题。高位比特和低位比特的值不一定需要彼此相等。数据的高位比特位置和低位比特位置不限于字节单位。它们可以是字单位或长字单位。
本发明不限定于移动电话，可广泛地应用于诸如PDA(个人数字助理)的便携式数据处理终端和诸如存储终端的各种数据处理系统。半导体器件和外围器件不限于液晶驱动控制器件。本发明可应用于诸如图形控制器、存储控制器、总线控制器、直接存储存取控制器和存储器等各种电路和器件。

Claims (8)

1.一种半导体基板上的显示控制器驱动器，供主机设备使用，所述显示控制器驱动器包括：
并行接口，从主机设备供给数据、指令地址信息(CMDAS)和尾数法设置指令(CMDDL或CMDDB)，所述尾数法设置指令用于将所述并行接口设置成用于接收数据的大尾数法系统和小尾数法系统之一；和
指令寄存器，保存所述尾数法设置指令，
其中尾数法设置指令包括高位比特部分和低位比特部分，所述尾数法设置指令具有即使高位比特位置和低位比特位置被调换、特定比特位置的值也不变化的相同的值。
2.按照权利要求1所述的显示控制器驱动器，
其中，所述尾数法设置指令的高位比特部分为0000000TV，当设置小尾数法系统时，TV为1，当设置大尾数法系统时，TV为0，
尾数法设置指令的低位比特部分为0000000TV，当设置小尾数法系统时，TV为1，当设置大尾数法系统时，TV为0。
3.按照权利要求1所述的显示控制器驱动器，
其中指令地址信息(CMDAS)包括高位比特部分和低位比特部分，所述指令地址信息具有即使高位比特位置和低位比特位置被调换、特定比特位置的值也不变化的相同的值。
4.按照权利要求3所述的显示控制器驱动器，
其中指令地址信息(CMDAS)的高位比特部分为00000110，
其中指令地址信息(CMDAS)的低位比特部分为00000110。
5.一种半导体基板上的显示控制器驱动器，供主机设备使用，所述显示控制器驱动器包括：
并行接口，从主机设备被供给下列信息：
尾数法设置指令(CMDDL或CMDDB)，将所述并行接口设置成大尾数法接口和小尾数法接口之一，和
指令地址信息(CMDAS)，分配给所述尾数法设置指令；以及
指令寄存器，当从主机设备供给所述指令地址信息时，所述尾数法设置指令被保存在所述指令寄存器中，
其中，所述尾数法设置指令包括高位比特部分和低位比特部分，所述尾数法设置指令具有即使高位比特位置和低位比特位置被调换、特定比特位置的值也不变化的相同的值，并且
所述指令地址信息(CMDAS)包括高位比特部分和低位比特部分，所述指令地址信息具有即使高位比特位置和低位比特位置被调换、特定比特位置的值也不变化的相同的值。
6.按照权利要求5所述的显示控制器驱动器，
其中尾数法设置指令的高位比特部分和低位比特部分都为0000000TV，当设置小尾数法接口时，TV为1，当设置大尾数法接口时，TV为0。
7.按照权利要求5所述的显示控制器驱动器，
其中指令地址信息(CMDAS)的高位比特部分和低位比特部分都为00000110，以使尾数法设置指令的地址为h0606，其中h表示十六进制。
8.一种半导体基板上的显示控制器驱动器，供主机设备使用，所述显示控制器驱动器包括：
并行接口，从主机设备被供给下列信息：
尾数法设置指令(CMDDL或CMDDB)，将所述并行接口设置成大尾数法接口和小尾数法接口之一，和
指令地址信息(CMDAS)，分配给所述尾数法设置指令；以及
指令寄存器，当从主机设备被供给所述指令地址信息时，所述尾数法设置指令被保存在所述指令寄存器中，
其中，所述尾数法设置指令的高位比特部分和低位比特部分都为0000000TV，当设置小尾数法接口时，TV为1，当设置大尾数法接口时，TV为0，
所述指令地址信息(CMDAS)的高位比特部分和低位比特部分都为00000110，以使所述尾数法设置指令的地址为h0606，其中h表示十六进制。
CN2009102541434A 2005-06-01 2006-06-01 显示控制器驱动器 Active CN101714129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005160901A JP4437464B2 (ja) 2005-06-01 2005-06-01 半導体装置及びデータ処理システム
JP2005-160901 2005-06-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200610092308A Division CN100583073C (zh) 2005-06-01 2006-06-01 半导体器件和数据处理系统

Publications (2)

Publication Number Publication Date
CN101714129A CN101714129A (zh) 2010-05-26
CN101714129B true CN101714129B (zh) 2012-10-17

Family

ID=37484112

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200610092308A Active CN100583073C (zh) 2005-06-01 2006-06-01 半导体器件和数据处理系统
CN2009102541434A Active CN101714129B (zh) 2005-06-01 2006-06-01 显示控制器驱动器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200610092308A Active CN100583073C (zh) 2005-06-01 2006-06-01 半导体器件和数据处理系统

Country Status (5)

Country Link
US (12) US7685407B2 (zh)
JP (1) JP4437464B2 (zh)
KR (2) KR101269781B1 (zh)
CN (2) CN100583073C (zh)
TW (7) TWI407309B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437464B2 (ja) 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2007079369A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 液晶駆動制御装置、液晶パネルモジュール及び携帯端末システム
DE102006061050A1 (de) * 2006-12-22 2008-06-26 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit Multi-Endian-Unterstützung
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
CN101916235B (zh) * 2010-08-02 2013-09-11 凌阳科技股份有限公司 一种中央处理单元及其存取数据的方法
JP5365747B2 (ja) * 2010-09-10 2013-12-11 富士通株式会社 処理システム，通信装置および処理装置
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8972821B2 (en) * 2010-12-23 2015-03-03 Texas Instruments Incorporated Encode and multiplex, register, and decode and error correction circuitry
US8953782B2 (en) 2011-05-09 2015-02-10 Bae Systems Information And Electronic Systems Integration Inc. Crypto arrangement with mixed endian
KR102113986B1 (ko) * 2012-07-17 2020-05-25 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
US9304954B2 (en) * 2012-10-24 2016-04-05 Texas Instruments Incorporated Multi processor bridge with mixed Endian mode support
CN105052059A (zh) * 2013-02-25 2015-11-11 萨罗尼科斯贸易与服务一人有限公司 用于选择和显示通过互联网网络传输的电视节目的方法以及相关的设备和系统
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
WO2016018386A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Encoding data within a crossbar memory array
US11000698B2 (en) 2015-10-26 2021-05-11 Shenzhen Our New Medical Technologies Development Co., Ltd. Device and method for controlling rotation of radiotherapy equipment
KR102295315B1 (ko) * 2016-04-15 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10341739B2 (en) * 2016-05-16 2019-07-02 Rovi Guides, Inc. Methods and systems for recommending providers of media content to users viewing over-the-top content based on quality of service
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
US10025555B2 (en) * 2016-08-31 2018-07-17 Mettler-Toledo, LLC Byte order detection for control system data exchange
CN106571156B (zh) * 2016-10-28 2018-09-18 北京中电华大电子设计有限责任公司 一种高速读写ram的接口电路及方法
US10120829B2 (en) * 2016-11-23 2018-11-06 Infineon Technologies Austria Ag Bus device with programmable address
US10160115B2 (en) * 2016-12-19 2018-12-25 Amazon Technologies, Inc. Dynamic byte order determination and conversion for robotic component
US10433019B2 (en) * 2017-12-19 2019-10-01 Rovi Guides, Inc. Systems and methods for adaptive storage and scheduling of media assets
EP3579219B1 (en) * 2018-06-05 2022-03-16 IMEC vzw Data distribution for holographic projection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107415A (en) * 1988-10-24 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order
US5828884A (en) * 1996-05-23 1998-10-27 Advanced Micro Devices, Inc. Method for compiling a software program and executing on a system which converts data between different endian formats
US6424347B1 (en) * 1998-12-15 2002-07-23 Hynix Semiconductor Inc. Interface control apparatus for frame buffer
CN1605067A (zh) * 2001-12-20 2005-04-06 诺基亚有限公司 用于网络装置上容错的持久性服务的方法和设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446482A (en) * 1991-11-13 1995-08-29 Texas Instruments Incorporated Flexible graphics interface device switch selectable big and little endian modes, systems and methods
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
JPH06175819A (ja) * 1992-12-03 1994-06-24 Hitachi Ltd スワップ情報格納形式
US5627975A (en) * 1994-08-02 1997-05-06 Motorola, Inc. Interbus buffer for use between a pseudo little endian bus and a true little endian bus
US5928349A (en) * 1995-02-24 1999-07-27 International Business Machines Corporation Mixed-endian computing environment for a conventional bi-endian computer system
US5687337A (en) * 1995-02-24 1997-11-11 International Business Machines Corporation Mixed-endian computer system
JPH08305628A (ja) 1995-05-09 1996-11-22 Hitachi Ltd 自動判定機能付きエンディアン変換装置および方法
US5778406A (en) * 1995-06-30 1998-07-07 Thomson Consumer Electronics, Inc. Apparatus for delivering CPU independent data for little and big endian machines
US5970236A (en) * 1995-11-14 1999-10-19 Compaq Computer Corporation Circuit for selectively performing data format conversion
KR0177985B1 (ko) * 1995-11-17 1999-05-15 김광호 프로세서의 벡터 데이터 조정 장치
DE69715960T2 (de) * 1996-05-15 2003-01-30 Matsushita Electric Ind Co Ltd Herstellungsverfahren eines Vliesstoffsubstrats für Leiterplattensubstrat und Herstellungsverfahren eines vorimpregnierten Materials
WO1997044739A1 (en) * 1996-05-23 1997-11-27 Advanced Micro Devices, Inc. Apparatus for converting data between different endian formats and system and method employing same
US5857083A (en) * 1996-06-07 1999-01-05 Yamaha Corporation Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus
US5961640A (en) * 1997-04-22 1999-10-05 Vlsi Technology, Inc. Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion
JP3199021B2 (ja) * 1998-03-19 2001-08-13 日本電気株式会社 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法
US6330626B1 (en) * 1999-05-05 2001-12-11 Qlogic Corporation Systems and methods for a disk controller memory architecture
US6401149B1 (en) * 1999-05-05 2002-06-04 Qlogic Corporation Methods for context switching within a disk controller
US6687262B1 (en) * 2000-02-21 2004-02-03 Hewlett-Packard Development Company, L.P. Distributed MUX scheme for bi-endian rotator circuit
JP2001306295A (ja) * 2000-04-26 2001-11-02 Nec Corp エンディアン変換装置及びエンディアン変換方法
JP4228576B2 (ja) 2001-02-20 2009-02-25 パナソニック株式会社 デジタル放送受信機及びダウンロード方法
US6388586B1 (en) * 2001-07-02 2002-05-14 Hewlett-Packard Company Method for reversing the bits of a computer data structure
US6931259B2 (en) * 2001-10-02 2005-08-16 Agilnet Technologies, Inc. Integrated circuit architecture for programmable wireless device
KR20030050462A (ko) * 2001-12-18 2003-06-25 삼성전기주식회사 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법
JP2003309576A (ja) * 2002-04-16 2003-10-31 Sony Corp データ伝送装置および方法、データ変換装置
KR100445637B1 (ko) * 2002-07-03 2004-08-25 삼성전자주식회사 엔디안 정보를 제공하는 컴퓨터 시스템 및 그 컴퓨터시스템의 데이터 전송 방법
US6895489B2 (en) * 2002-08-07 2005-05-17 Hewlett-Packard Development Company, L.P. System and method for operating in endian independent mode
US20040059848A1 (en) * 2002-09-23 2004-03-25 Institute For Information Industry Device for automatically switching endian order
US7822955B2 (en) * 2003-01-21 2010-10-26 Arm Limited Data processing apparatus and method for utilizing endianess independent data values
WO2004081803A1 (en) * 2003-03-12 2004-09-23 Koninklijke Philips Electronics N. V. Data processing device and method for transferring data
JP4446373B2 (ja) * 2003-03-19 2010-04-07 パナソニック株式会社 プロセッサ、データ共有装置
KR100574973B1 (ko) * 2004-02-20 2006-05-02 삼성전자주식회사 서로 다른 엔디안 포멧들사이에서 데이터를 변환하기 위한장치와 방법, 그리고 상기 장치를 구비하는 시스템
US7181562B1 (en) * 2004-03-31 2007-02-20 Adaptec, Inc. Wired endian method and apparatus for performing the same
US7139905B2 (en) * 2004-04-29 2006-11-21 Microsoft Corporation Dynamic endian switching
TWI244607B (en) * 2004-08-27 2005-12-01 Incomm Technologies Co Ltd Multi-interface auto-switching circuit and memory device having the same
JP4437464B2 (ja) * 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2008033722A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Ind Co Ltd エンディアン変換回路を備えたデータ転送制御装置
US7624251B2 (en) * 2006-11-01 2009-11-24 Apple Inc. Instructions for efficiently accessing unaligned partial vectors
US7620797B2 (en) * 2006-11-01 2009-11-17 Apple Inc. Instructions for efficiently accessing unaligned vectors
US7721077B2 (en) * 2006-12-11 2010-05-18 Intel Corporation Performing endian conversion
US7870316B1 (en) * 2006-12-29 2011-01-11 Unisys Corporation System and method for providing an inline data conversion for multiplexed data streams
US9524237B2 (en) * 2008-09-12 2016-12-20 Renesas Electronics Corporation Data processing device and semiconductor intergrated circuit device for a bi-endian system
US9348784B2 (en) * 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US8972821B2 (en) * 2010-12-23 2015-03-03 Texas Instruments Incorporated Encode and multiplex, register, and decode and error correction circuitry
US8836548B1 (en) * 2013-12-05 2014-09-16 Emc Corporation Method and system for data compression at a storage system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107415A (en) * 1988-10-24 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order
US5828884A (en) * 1996-05-23 1998-10-27 Advanced Micro Devices, Inc. Method for compiling a software program and executing on a system which converts data between different endian formats
US6424347B1 (en) * 1998-12-15 2002-07-23 Hynix Semiconductor Inc. Interface control apparatus for frame buffer
CN1605067A (zh) * 2001-12-20 2005-04-06 诺基亚有限公司 用于网络装置上容错的持久性服务的方法和设备

Also Published As

Publication number Publication date
US8504801B2 (en) 2013-08-06
JP2006338231A (ja) 2006-12-14
US20110153897A1 (en) 2011-06-23
TWI493345B (zh) 2015-07-21
US20060277399A1 (en) 2006-12-07
US8700885B2 (en) 2014-04-15
KR101329850B1 (ko) 2013-11-14
TWI407309B (zh) 2013-09-01
US8316217B2 (en) 2012-11-20
CN1873633A (zh) 2006-12-06
US7934077B2 (en) 2011-04-26
TWI524186B (zh) 2016-03-01
TW201403330A (zh) 2014-01-16
US10043491B2 (en) 2018-08-07
US20130054956A1 (en) 2013-02-28
US9104820B2 (en) 2015-08-11
TWI559145B (zh) 2016-11-21
TW201541254A (zh) 2015-11-01
US9501964B2 (en) 2016-11-22
US20160225309A1 (en) 2016-08-04
US9336048B2 (en) 2016-05-10
TW200708959A (en) 2007-03-01
TWI599883B (zh) 2017-09-21
KR20130012111A (ko) 2013-02-01
TWI475391B (zh) 2015-03-01
US20100153598A1 (en) 2010-06-17
US20170345401A1 (en) 2017-11-30
US20120154347A1 (en) 2012-06-21
KR101269781B1 (ko) 2013-05-30
US20140189166A1 (en) 2014-07-03
US9754562B2 (en) 2017-09-05
US20140013009A1 (en) 2014-01-09
TW201717034A (zh) 2017-05-16
US20150161071A1 (en) 2015-06-11
CN101714129A (zh) 2010-05-26
CN100583073C (zh) 2010-01-20
US20170047050A1 (en) 2017-02-16
US7685407B2 (en) 2010-03-23
TW201610685A (zh) 2016-03-16
KR20060125542A (ko) 2006-12-06
TW201810051A (zh) 2018-03-16
US20150324225A1 (en) 2015-11-12
US8966227B2 (en) 2015-02-24
JP4437464B2 (ja) 2010-03-24
US8095776B2 (en) 2012-01-10
TW201333706A (zh) 2013-08-16
TWI654522B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
CN101714129B (zh) 显示控制器驱动器
CN101145324A (zh) 半导体集成电路设备和移动终端设备
JP2006155408A (ja) メモリカード、カードコントローラおよびメモリカードの制御方法
CN101223511A (zh) 用于非存储映像式设备存储器的直接访问的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100721

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100721

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation