TWI599883B - Method for data processing in data processors - Google Patents

Method for data processing in data processors Download PDF

Info

Publication number
TWI599883B
TWI599883B TW105127074A TW105127074A TWI599883B TW I599883 B TWI599883 B TW I599883B TW 105127074 A TW105127074 A TW 105127074A TW 105127074 A TW105127074 A TW 105127074A TW I599883 B TWI599883 B TW I599883B
Authority
TW
Taiwan
Prior art keywords
head end
end setting
data
head
register
Prior art date
Application number
TW105127074A
Other languages
English (en)
Other versions
TW201717034A (zh
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201717034A publication Critical patent/TW201717034A/zh
Application granted granted Critical
Publication of TWI599883B publication Critical patent/TWI599883B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Description

用於在資料處理器中資料處理之方法
本發明關於將並列介面(parallel interface)切換為大頭(big endian)或小頭(little endian)的技術，關於具備設定為輔助傳送之周邊裝置的半導體裝置，更關於具備主要傳送之主機裝置與輔助傳送之周邊裝置的資料處理系統。
進行主機裝置與周邊裝置間(亦即主要傳送與輔助傳送間，或主要匯流排與輔助匯流排間)之並列介面時，若應傳送資料的傳送單位大於資料匯流排之並列位元數(匯流排寬)時，需分開茲多數次進行傳送，此時之傳送形態有大頭與小頭。大頭係依據資料之上位位元組、下位位元組之順序傳送的形態，小頭係依據資料之下位位元組、上位位元組之順序傳送的形態，因此，主機裝置與周邊裝置間之傳送形態需要一致。主機裝置依大頭傳送資料，而周邊裝置依小頭接收時，周邊裝置接收到之資料之上位位元組及下位位元組將和主機裝置傳送之資料不同而被更換。
習知技術，周邊裝置等之半導體裝置係藉由外部端子之昇壓或降壓而可以切換大頭與小頭。但是，此情況下， 需要多出頭端(endian)切換用之模態端子紫。
專利文獻1揭示進行頭端自動切換之技術。其設有頭端轉換資訊部，用於保持應進行頭端切換之位址值；及判斷部，用於比較位址值而自動判斷是否要進行頭端切換，已可自動執行頭端切換。
專利文獻1：特開平8-305628號公報
但是，進行頭端(endian)切換之技術中，前提為主要傳送或主要匯流排等之主機裝置需要事先知曉輔助傳送或輔助匯流排等周邊裝置之頭端，否則無法使周邊裝置正確接收頭端切換用之資訊本身。因此，主機裝置需要配合周邊裝置之頭端進行傳送動作，此意味著周邊裝置界定主機裝置之動作，成為系統設計之負擔。
本發明目的在於提供，即使並列介面之頭端於外部未被辨識情況下亦可由外部正確進行頭端切換的半導體裝置。
本發明另一目的在於提供，即使主機裝置未能辨識周邊裝置之頭端時，亦可使周邊裝置之頭端配合主機裝置本身之頭端的資料處理系統。
本發明上述及其他目的及特徵可由本說明書之記載及圖面加以理解。
本發明之代表性概要簡單說明如下。
(1)本發明之半導體裝置1具有：切換電路36，及第1暫存器10。切換電路，用於將與外部間之並列介面切換為大頭或小頭。第1暫存器，用於保持上述切換電路之控制資料(CMDDL、CMDDB)。上述切換電路，在上述第1暫存器被供給即使上位與下位被替換時特定位元位置之值亦無變化的設定之第1控制資訊(CMDDL)時，係將上述並列介面設為小頭，在上述第1暫存器被供給即使上位與下位被替換時特定位元位置之值亦無變化的設定之第2控制資訊(CMDDB)時，係將上述並列介面設為大頭。如此則，不論半導體裝置之頭端設定狀態如何，控制資訊之輸入不受頭端設定狀態之影響，而可以正確接收控制資訊。因而即使並列介面之頭端於外部未被辨識情況下，亦可由外部正確進行頭端切換。
作為本發明具體之一實施形態，具有選擇電路12，用於選擇上述第1暫存器。
上述選擇電路，在被供給即使上位與下位被替換時特定位元位置之值亦無變化的設定之選擇資訊(CMDAS)時，係選擇上述第1暫存器而設定上述控制資料之輸入為可能。關於選擇資訊之輸入，亦和控制資訊同樣不受頭端設定狀態之影響，而可以正確接收選擇資訊。
作為本發明具體之另一實施形態，具有第2暫存器，用於保持上述選擇資訊；上述選擇電路，在上述第2暫存 器被供給即使上位與下位被替換時特定位元位置之值亦無變化的設定之選擇資訊時，係選擇上述第1暫存器。
作為本發明具體之另一實施形態，上述即使上位與下位被替換時特定位元位置之值亦無變化的資訊，係上位與下位相互一致的資訊。考慮16位元資料時，例如選擇資訊為h0606、第1控制資訊為h0101、第2控制資訊為h0000。符號h表示後續之數值為16進位。
作為本發明具體之另一實施形態，具有上述選擇資訊與控制資料間之並列介面使用的多數外部端子DB7~0。上述選擇資訊與控制資料為，例如由上述外部端子使用特定格式之封包(packet)直接輸入。
另一觀點之半導體裝置具有：第1暫存器10，第2暫存器35，選擇電路12及切換電路36。第1暫存器，用於保持控制資料，該控制資料將與外部間之並列介面控制為大頭或小頭；第2暫存器，其保持選擇資訊(CMDAS)用於選擇上述控制暫存器；選擇電路，在上述第2暫存器被供給上位與下位相互一致的設定之選擇資訊時選擇上述第1暫存器；切換電路，在上述選擇電路所選擇上述第1暫存器被供給上位與下位相互一致的設定之第1控制資訊(CMDDL)時，係將上述並列介面設為上述小頭，在上述選擇電路所選擇上述第1暫存器被供給上位與下位相互一致的設定之第2控制資訊(CMDDB)時，係將上述並列介面設為上述大頭。
如此則，不論半導體裝置之頭端設定狀態如何，控制 資訊與選擇資訊之輸入不受頭端設定狀態之影響，而可以正確接收控制資訊與選擇資訊。因而即使並列介面之頭端於外部未被辨識情況下，亦可由外部正確進行頭端切換。
作為本發明具體之一實施形態，具有上述選擇資訊與控制資料間之並列介面使用的多數外部端子DB7~0。上述選擇資訊與控制資料為，例如由上述外部端子使用特定格式之封包直接輸入。
作為本發明具體之另一實施形態，上述選擇資訊為，由外部被供給之第1指令位址資訊；上述第1控制資訊為，附加於上述第1指令位址資訊而由外部被供給的第1指令；上述第2控制資訊為，附加於上述第1指令位址資訊而由外部被供給的第2指令。
作為本發明具體之另一實施形態，具有資料處理部，用於依據附加於第2指令位址資訊而由外部被供給的第3指令，而進行資料處理。
此時，上述資料處理部具有例如顯示記憶體14，及驅動電路20、25，用於依據顯示記憶體儲存之顯示資料，而驅動顯示器之顯示電極。此種半導體裝置，可為例如形成於1個半導體基板，進行液晶顯示器之顯示驅動控制的液晶驅動控制裝置。
(3)本發明之資料處理系統具有主機裝置30、45，及介由多數信號線連接於上述主機裝置的周邊裝置1。上述周邊裝置具有：第1暫存器，其保持控制資料，該控制資料用於將上述多數信號線之並列介面控制為大頭或小頭； 及第2暫存器，其保持選擇資訊用於選擇上述控制暫存器。上述主機裝置，在選擇上述第1暫存器時，係對上述第2暫存器輸出上位與下位相互一致的設定之選擇資訊；上述主機裝置，在設定上述周邊裝置之並列介面為上述小頭時，係對選擇之上述第1暫存器輸出上位與下位相互一致的設定之第1控制資訊。如此則，即使主機裝置未辨識周邊裝置之頭端時，亦可使周邊裝置之頭端配合本身之頭端。
本發明另一資料處理系統，上述主機裝置，在設定上述周邊裝置之並列介面為上述大頭時，係對選擇之上述第1暫存器輸出上位與下位相互一致的設定之第2控制資訊。此情況下，即使主機裝置未辨識周邊裝置之頭端時，亦可使周邊裝置之頭端配合本身之頭端。
作為上述資料處理系統之具體之一實施形態，上述選擇資訊為，主機裝置輸出之第1指令位址資訊；上述第1控制資訊為，附加於上述第1指令位址資訊而由上述主機裝置輸出的第1指令；上述第2控制資訊為，附加於上述第1指令位址資訊而由上述主機裝置輸出的第2指令。
作為具體之另一實施形態，上述周邊裝置具有資料處理部，用於依據附加於上述第2指令位址資訊而由上述主機裝置輸出的第3指令，而進行資料處理。
作為具體之另一實施形態，具有連接於上述周邊裝置的顯示器時，上述資料處理部具有顯示記憶體；及驅動電路，用於依據顯示記憶體儲存之顯示資料，而驅動上述顯 示器之顯示電極。
作為具體之另一實施形態，上述主機裝置具有進行上述周邊裝置之控制的微電腦45B。
作為具體之另一實施形態，具有連接於上述主機裝置的高頻部時，上述主機裝置具有對行動電話進行基帶(base band)處理的微電腦45A。
1‧‧‧液晶驅動控制裝置(LCDCNT)
2‧‧‧主機介面電路(HIF)
3‧‧‧並列介面電路(PIF)
4‧‧‧高速序列介面電路(HSSIO)
5‧‧‧低速序列介面電路(LSSIO)
6‧‧‧輸出埠(OPRT)
DB7~0‧‧‧並列匯流排
10‧‧‧指令位址暫存器
12‧‧‧指令位址解碼器
14‧‧‧顯示記憶體(GRAM)
20‧‧‧源極驅動器(SOCDRV)
25‧‧‧閘極驅動器(GTDRV)
32、33‧‧‧資料閂鎖器
35‧‧‧頭端設定暫存器(ESREG)
TCREV、TCREV‧‧‧控制信號
36‧‧‧切換電路(CHG)
CMDAS‧‧‧指令位址資訊
CMDDL‧‧‧第1頭端設定指令
CMDDB‧‧‧第2頭端設定指令
41‧‧‧行動電話(CPHN)
45‧‧‧微電腦(MCU)
45A‧‧‧基帶處理器(BBP)
45B‧‧‧應用處理器(APP)
圖1為並列介面之頭端設定電路之一例之方塊圖。
圖2為半導體裝置之一例之液晶驅動控制裝置之構成方塊圖。
圖3為液晶驅動控制裝置之並列介面用信號線之說明圖。
圖4為圖1之頭端設定電路之動作時序圖。
圖5為整理頭端設定電路中之切換電路之動作形態的說明圖。
圖6為頭端設定暫存器選擇用之指令位址資訊CMDAS、第1頭端設定指令CMDDL、第2頭端設定指令CMDDB的說明圖。
圖7為指令資料暫存器之位址映射。
圖8為液晶驅動控制裝置適用之資料處理系統之一例之動作說明圖。
圖9為MCU之頭端設定動作之一例之動作說明圖。
圖10為作為主機裝置而以基帶處理器及應用處理器 之雙方控制液晶驅動控制裝置時，以動態切換頭端設定時之動作說明圖。
圖2為半導體裝置之一例之液晶驅動控制裝置(LCDCNT)1之構成圖。主機介面電路(HIF)2具備：並列介面電路(PIF)3，高速序列介面電路(HSSIO)4，低速序列介面電路(LSSIO)5，輸出埠(OPRT)6等。並列介面電路3係介由例如並列匯流排DBO~7依據例如8位元並列進行資訊之輸出入。低速序列介面電路5係使用序列輸入端子SDI與序列輸出端子SDO進行資料之序列輸出入。高速序列介面電路4係使用差動資料端子data±、差動選通端子stb±依據低振幅差動進行高速之序列資料輸出入。輸出埠6可控制埠端子OPORT8~0之輸出信號之邏輯位準。晶片選擇信號CS、寫入信號WR為並列介面用之代表性選通信號。主機介面電路2，為能載和其連接之主機裝置(未圖示)之間進行指令及顯示資料之輸出入，可使用並列介面電路3、高速序列介面電路4或低速序列介面電路5。使用哪一個係由模態端子IM3~0之昇壓或降壓狀態予以決定。
主機裝置使用特定格式之封包(packet)對主機介面電路2傳送指令或資料。雖未圖式，上述封包由先頭部及本體部構成。先頭部具有封包之資料長度或封包之種別資訊之同時，具有位址區域，於位址區域保持例如液晶驅動控 制裝置1內之暫存器或記憶體之位址資訊，此時，於本體部之資料區域保持該位址資訊對應之資料或指令。
與主機裝置間之介面使用並列介面3時，係介由上述封包由資料輸出入DB0~7受取位址資訊、指令及資料。
主機介面電路2由主機裝置受取指令封包時，係將該位址資訊儲存於指令位址暫存器(CAREG)10。指令位址解碼器(CADEC)12用於解碼指令位址暫存器10儲存之指令位址而產生暫存器選擇信號。經由封包受取之指令資料係被供給至指令資料暫存器陣列(CDREG)11。指令資料暫存器陣列(CDREG)11具有映射至各個設定位址的多數指令資料暫存器。用於儲存受取之指令的指令資料暫存器，係經由指令位址解碼器12輸出之暫存器選擇信號被選擇。閂鎖於指令資料暫存器的指令資料，係作為指示或控制資料被供給至對應之電路部分，而控制內部動作。又，藉由暫存器選擇信號RS直接選擇指令資料暫存器陣列11而於指令資料暫存器設定指令資料亦可能。
當主機介面電路2由主機裝置受取資料封包時，將該位址資訊供給至位址計數器13。位址計數器13則依據對應之指令資料暫存器內容進行昇數(increment)動作、進行對顯示記憶體(GRAM)14之定位。此時，指令資料之存取指示為對顯示記憶體(GRAM)14之寫入動作時，資料封包之資料介由匯流排15被供給至寫入資料暫存器(WDR)9，配合時序儲存於顯示記憶體(GRAM)14。顯示資料之儲存依據例如顯示圖框單位等進行。指令資料之存 取指示為對顯示記憶體(GRAM)14之讀出動作時，顯示記憶體(GRAM)14儲存之資料被讀出至讀出資料暫存器(RDR)16，可供給至主機裝置。指令資料暫存器受取顯示指令時，顯示記憶體14進行和顯示時序同步之讀出動作。讀出或顯示時序之控制由時序產生器(TGNR)17進行。和顯示時序同步由顯示記憶體114讀出之顯示資料，被閂鎖於閂鎖器電路(LAT)18。閂鎖之資料被供給至源極驅動器(SOCDRV)20。液晶驅動控制裝置1之驅動控制對象的液晶顯示器，係由點矩陣型TFT(薄膜電晶體)液晶面板構成，具有信號電極之多數源極，掃描電極之多數閘極作為驅動端子。源極驅動器(SOCDRV)20係藉由驅動端子S1~720驅動液晶顯示器之源極。驅動端子S1~720之驅動位準，係使用灰階電壓產生裝置(TWVG)21產生之灰階電壓予以進行。灰階電壓可於γ補正電路(γMD)22進行γ補正。掃描資料產生電路(SCNDG)24，係和時序產生器17之掃描時序同步產生掃描用資料。掃描用資料被供給至閘極驅動器(GTDRV)25。閘極驅動器(GTDRV)25係藉由驅動端子Q1~320驅動液晶顯示器之閘極。驅動端子G1~320之驅動位準，係使用液晶驅動位準產生電路(DRLG)26產生之驅動電壓予以進行。
時脈產生器(CPG)28，係輸入端子OSC1、OSC2之原振盪時脈而產生內部時脈，作為動作時序之基準時脈供給至時序產生器17。內部基準電壓產生電路(IVREFG)29係產生基準電壓供給至內部邏輯電源調整器(ILOGVG)30。 內部邏輯電源調整器(ILOGVG)30依據該基準電壓產生內部邏輯用電源。
(頭端設定電路)
圖3為液晶驅動控制裝置中之並列介面用信號線之說明圖。連接液晶驅動控制裝置1與主機裝置30之並列介面用的信號線31，設為晶片選擇信號CS、寫入信號WR、暫存器選擇信號RS及資料端子DB7~0之各信號線。液晶驅動控制裝置1可將並列介面選擇為大頭或小頭。如圖3所示，大頭為依據資料之上位位元(Hbyt)、下位位元(Lbyt)之順序傳送的形態。小頭為依據資料之下位位元(Lbyt)、上位位元(Hbyt)之順序傳送的形態。頭端需於主要傳送與輔助傳送之間一致。
圖1為並列介面之頭端設定電路之一例之方塊圖。例如指令封包之位址區域設為16位元，接續位址區域的資料區域設為16位元，並列資料輸入端子DB7~0為8位元，因此上述位址區域之16位元指令位址，以各8位元分開2次予以輸入，之後資料區域之16位元指令資料，以各8位元分開2次予以輸入。資料閂鎖器(DHL)32係輸入上位8位元(IB15~8)，資料閂鎖器(DLL)33係輸入下位8位元(IB7~0)，資料閂鎖器32、33之輸出(IB15~0)為16位元並列，被連接於指令位址暫存器10之輸入端子及指令資料暫存器陣列11之輸入。
指令資料暫存器陣列11具有頭端設定暫存器 (ESREG)35，其保持有作為控制資料的頭端設定指令，用於控制與外部間之並列介面之設為大頭或小頭。在指令位址暫存器10保持選擇頭端設定暫存器35用之指令位址資訊時，指令位址解碼器12係選擇頭端設定暫存器35。於選擇之頭端設定暫存器35被載入第1頭端設定指令時，控制信號TCREV設定為邏輯值1。於選擇之頭端設定暫存器35被載入第2頭端設定指令時，控制信號TCREV設定為邏輯值0。控制信號TCREV被供給至切換電路(CHG)36。切換電路(CHG)36產生資料閂鎖器32、33之資料取入脈衝(閂鎖脈衝)ø LPH、ø LPL。資料閂鎖器32係和上位閂鎖脈衝ø LPH之脈衝變同步地閂鎖輸入資料。資料閂鎖器33係和下位閂鎖脈衝ø LPL之脈衝變化同步地閂鎖輸入資料。控制信號TCREV為邏輯值1時，切換電路(CHG)36係和16位元資料之下位位元組資料傳送同步而變化之第1傳送脈衝ø TPF之脈衝變化同步，而使下位閂鎖脈衝ø LPL之脈衝變化。同樣地，和16位元資料之上位位元組資料傳送同步而變化之第2傳送脈衝ø TPS之脈衝變化同步，而使上位閂鎖脈衝ø LPH之脈衝變化。另外，控制信號TCREV為邏輯值0時，切換電路(CHG)36，係和16位元資料之下位位元組資料傳送同步而變化之第1傳送脈衝ø TPF之脈衝變化同步，而使上位閂鎖脈衝ø LPH之脈衝變化。同樣地，和16位元資料之上位位元組資料傳送同步而變化之第2傳送脈衝ø TPS之脈衝變化同步，而使下位閂鎖脈衝ø LPL之脈衝變化。 傳送計數器(TCUNT)37，係於晶片選擇信號CS之晶片選擇狀態下依寫入信號之每一寫入週期而週期性計數0、1，於奇數號之寫入週期輸出計數值1。解碼器(DEC)38解碼該計數值，於奇數號之寫入週期使第1傳送脈衝ø TPF之脈衝變化，於偶數號之寫入週期使第1傳送脈衝ø TPF之脈衝變化。
圖4為圖1之頭端設定電路之動作時序圖。切換電路36，在控制信號TCREV為邏輯值1時設定並列介面為小頭，在控制信號TCREV為邏輯值0時設定並列介面為大頭。圖5為整理切換電路36之動作形態的說明圖。
圖6為頭端設定暫存器35選擇用之指令位址資訊CMDAS、第1頭端設定指令CMDDL、第2頭端設定指令CMDDB的說明圖。指令位址資訊設為h0606，要言之為，如圖7所示指令資料暫存器之位址映射所示，頭端設定暫存器35被映射至位址h0606，如圖6所示第1頭端設定指令CMDDL設為h0101，第2頭端設定指令CMDDB設為h0000。於圖6，位元0(IB0)與位元8(IB8)之位置之值TV，於第1頭端設定指令CMDDL被設為1，於第2頭端設定指令CMDDB被設為0。其他位元IB1~IB7與IB9~IB15之值為0。上述值h0606，h0101，h0000為即使上位與下位被替換時特定位元位置之值亦無變化的資訊之一例。因此，主機裝置30於重置解除後立即進行頭端設定時，若主機裝置30為小頭，則只需對液晶驅動控制裝置1發出附加於指令位址資訊CMDAS之第1頭端 設定指令CMDDL即可。若主機裝置30為大頭，則只需對液晶驅動控制裝置1發出附加於指令位址資訊CMDAS之第2頭端設定指令CMDDB即可。不論液晶驅動控制裝置之頭端設定之初期狀態為何，均可以不必辨識液晶驅動控制裝置之頭端。因為彼等之值h0606，h0101，h0000即使上位與下位被替換時亦為同一。
其中，控制信號TCREV設為位元IB0之值TV與IB1之值TV之邏輯積信號，其理由為相對於頭端設定指令CMDDL而驗證位元IB0與IB1之值為1。採用驗證頭端設定指令之各位元值正確否之邏輯而產生信號TCREV亦可，但於此並非如此，其理由如下：亦即，頭端設定暫存器35之被指定需要供給正確之位址h0606。於電源導通重置(Power on reset)之初期狀態為大頭設定(TCREV=0)，對於小頭之設定變更指令可正確驗證該值h0101之位元IB0、IB8。只需依圖6之指令規格進行操作即可確保頭端之控制。依此則，相對於信號TCREV之產生邏輯，即使位元IB1~IB7與IB9~IB15之值自由設定時，自小頭至大頭之再度設定時不論IB0、IB8之任一為1均不會有實質之障礙。依此則，頭端設定指令之判斷邏輯可以極為簡單化。
(行動電話)
圖8為液晶驅動控制裝置1適用之資料處理系統之一例之行動電話(CPHN)41。天線42接收之無線頻帶接收信 號被傳送至高頻介面部(RFIF)43。接收信號係於高頻介面部(RFIF)43轉換為低頻信號，解調之後轉換為數位信號，被傳送至基帶部(BBP)44。於基帶部(BBP)44使用微電腦(MCU)45等進行頻道之編解碼處理，解除接收之數位信號之加密，進行錯誤訂正。使用特定用途半導體元件(ASIC)46區分為通信必要之控制資料及壓縮聲音資料等之通信資料。控制資料被傳送至MCU45，MCU45進行通信協定等之處理。頻道編解碼處理取出之聲音資料則使用MCU45予以解壓縮作為聲音資料供給至聲音介面電路(VCIF)49轉換為類比信號而由揚聲器47再生為聲音。於信號傳送動作中，由麥克風48輸入之聲音信號，係於聲音介面電路49被轉換為數位信號，使用MCU45予以濾波處理後轉換為壓縮聲音資料。特定用途半導體元件46則將壓縮聲音資料與來自MCU45之控制資料合成而產生傳送資料列，使用MCU45對其附加錯誤訂正/檢測碼密碼而產生傳送資料。傳送資料係於高頻介面部43被解調，解調後之傳送資料被轉換為高頻信號，放大後由天線42作為無線信號被傳送出。
MCU45係對液晶驅動控制裝置(LCDCNT)1發出顯示指令及顯示資料等。依此則，液晶驅動控制裝置1對液晶顯示器50進行影像顯示控制。MCU5具備中央處理裝置CPU、數位信號處理器DSP等之電路單元。MCU5之構成亦可區分為，專責通信用之基帶處理的基帶處理器BBP，及專責顯示控制或安全控制等附加機能控制的應用處理器 APP。雖未特別限定，LCDCNT10、ASIC6、MCU5之構成可由各別之半導體元件構成。於此，以MCU45作為液晶驅動控制裝置(LCDCNT)1之主機裝置。MCU45與液晶驅動控制裝置1之間之介面選擇為信號線321之並列介面。
圖9為MCU45之頭端設定動作之一例。MCU45作為使並列介面於小頭形態進行之主要傳送機能。液晶驅動控制裝置為，藉由電源導通重置而使並列介面於大頭形態進行之初期化者。
MCU45係於電源導通重置解除之後立即進行處理S1、S2。於處理S1，MCU45發出指令位址h0606，MCU45與液晶驅動控制裝置1之頭端雖不同，但是指令位址h0606為即使上位與下位被替換時值亦相同者，因而頭端設定指令暫存器35被正常選擇。於處理S2，MCU5為整合LCDCNT1之頭端與本身之頭端而發出用於指定頭端的值h0101之第1頭端設定指令CMDDL。此時，MCU45與LCDCNT1之頭端雖乃互異，但指令資料h0101為上位與下位被替換時值亦相同者，因此指令資料H0101被正常設定於頭端設定指令暫存器35，依此則，LCDCNT1之頭端由大頭變更為小頭。於後之處理S3，MCU5與LCDCNT1雙方於小頭動作，因此任一指令位址、任一指令資料下均可正常處理。
雖未特別圖示，MCU45之頭端為大頭時，於電源導通重置解除後MCU45立即發出指令位址h0606、值h0000 之第2頭端設定指令CMDDB亦可。
圖10為作為主機裝置而以基帶處理器(BBP)45A及應用處理器(APP)45B之雙方控制液晶驅動控制裝置時，以動態切換頭端設定時之動作說明圖。BBP45A作為使並列介面以小頭形態進行之主要傳送機能。APP45B作為使並列介面以大頭形態進行之主要傳送機能。液晶驅動控制裝置為，藉由電源導通重置而使並列介面於大頭形態進行之初期化者。如圖10所示，BBP45A控制LCDCNT1時，首先使用頭端設定指令設定LCDCNT1為小頭動作可能。例如於行動電話之等待接收狀態可考慮，使用BBP45AQ之即時時脈於液晶顯示器進行計時顯示。BBP45B控制LCDCNT1時，首先使用頭端設定指令設定LCDCNT1為大頭動作可能，藉由LCDCNT1之頭端切換機能可以動態切換頭端。
以上係依實施形態說明本發明，但本發明不限定於上述實施形態，在不脫離其要旨情況下可做各種變更實施。
例如，本說明書中指令並非僅意味著設定於指令暫存器之命令，亦意味著設定於埠控制暫存器等之控制暫存器的控制資料。要言之，液晶驅動控制裝置時顯示資料以外之資料為指令，意味著於任一意義下指示動作的命令資料。另外，於1個液晶驅動控制裝置作為主機介面而可選擇序列介面之構成並非本發明必須者。主機裝置不限定於使用於基帶處理及應用處理之1個MCU5。亦可為基帶處理器、應用處理器B之雙方，或別的電路。
頭端設定用之指令位址資訊不限定於h0606。同樣地，頭端設定指令不限定於h0000、h0101。只要上位與下位被替換時特定位元位置之值亦無變化即可。不限定於上位之值與下位之值相互一致，不限定於資料之上位下位為位元組單位，例如可為字元單位、或長字元單位。
本發明不限定於行動電話，可廣泛適用於PDA(個人數位助理器)等之行動資料處理終端機、儲存終端機等之各種資料處理系統。又，半導體裝置或周邊裝置不限定於液晶驅動控制裝置。本發明可適用於圖形控制器、記憶體控制器、匯流排控制器、直接記憶體存取控制器、記憶體等之各種電路或裝置。
(發明效果)
本發明效果簡單說明如下。
亦即，依據半導體裝置，使並列介面之頭端於外部未被辨識情況下，亦可由外部正確進行頭端切換。
依據資料處理系統，即使主機裝置未辨識周邊裝置之頭端時，亦可使周邊裝置之頭端配合主機裝置本身之頭端。
DB7~0‧‧‧並列匯流排
10‧‧‧指令位址暫存器
11‧‧‧指令資料暫存器陣列
12‧‧‧指令位址解碼器
32、33‧‧‧資料閂鎖器
35‧‧‧頭端設定暫存器(ESREG)
TCREV‧‧‧控制信號
36‧‧‧切換電路(CHG)
37‧‧‧傳送計數器
38‧‧‧解碼器
TPF‧‧‧第1傳送脈衝
TPS‧‧‧第2傳送脈衝
LPH：LPL‧‧‧閂鎖脈衝
CS‧‧‧晶片選擇信號
WR‧‧‧寫入信號
IB15~0‧‧‧位元

Claims (6)

  1. 一種用於在資料處理器中資料處理之方法，該資料處理器包含頭端設定暫存器，該方法包含：接受頭端設定指令；將該頭端設定指令儲存在該頭端設定暫存器中；下載該頭端設定指令；並且在該下載之後，根據該頭端設定指令之值切換操作模態，該操作模態可在大頭(big endian)模態以及小頭(little endian)模態之間切換，其中該頭端設定指令包含上位位元部分以及下位位元部分，並且其中該頭端設定指令之該上位位元部分以及該下位位元部分相同。
  2. 如申請專利範圍第1項之用於資料處理的方法，該資料處理器更包含：組構以接受該頭端設定指令之介面電路；以及組構以將該頭端設定指令從該介面電路傳送至該頭端設定暫存器之資料匯流排，其中該上位位元部分以及該下位位元部分每一者的位元長度與該資料匯流排之寬度相同。
  3. 如申請專利範圍第2項之用於資料處理的方法，其中該儲存包含：當選取該大頭模態時，將該上位位元部分儲存在該頭端設定暫存器中，再將該下位位元部分儲存在該頭端設定 暫存器中；並且當選取該小頭模態時，將該下位位元部分儲存在該頭端設定暫存器中，再將該上位位元部分儲存在該頭端設定暫存器中。
  4. 一種用於在資料處理器中資料處理之方法，該資料處理器包含頭端設定暫存器，該方法包含：接受頭端設定指令以及頭端設定位址；對應於該頭端設定位址，將該頭端設定指令儲存在該頭端設定暫存器中；下載該頭端設定指令；並且在該下載之後，根據該頭端設定指令之值切換操作模態，該操作模態可在大頭模態以及小頭模態之間切換，其中該頭端設定指令包含上位位元部分以及下位位元部分，其中該頭端設定位址包含上位位元部分以及下位位元部分，其中該頭端設定指令之該上位位元部分以及該下位位元部分相同，並且其中該頭端設定位址之該上位位元部分以及該下位位元部分相同。
  5. 如申請專利範圍第4項之用於資料處理的方法，該資料處理器更包括：組構以接受該頭端設定指令以及該頭端設定位址之介面電路；以及 組構以將該頭端設定指令從該介面電路傳送至該頭端設定暫存器之資料匯流排；其中該頭端設定指令之該上位位元部分以及該下位位元部分的位元長度與該資料處理器的該資料匯流排之寬度相同；並且其中該頭端設定位址之該上位位元部分以及該下位位元部分的位元長度與該資料處理器的該資料匯流排之寬度相同。
  6. 如申請專利範圍第5項之用於資料處理的方法，其中該儲存包括：當選取該大頭模態時，將該上位位元部分儲存在該頭端設定暫存器中，再將該下位位元部分儲存在該頭端設定暫存器中；並且當選取該小頭模態時，將該下位位元部分儲存在該頭端設定暫存器中，再將該上位位元部分儲存在該頭端設定暫存器中。
TW105127074A 2005-06-01 2006-05-12 Method for data processing in data processors TWI599883B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005160901A JP4437464B2 (ja) 2005-06-01 2005-06-01 半導体装置及びデータ処理システム

Publications (2)

Publication Number Publication Date
TW201717034A TW201717034A (zh) 2017-05-16
TWI599883B true TWI599883B (zh) 2017-09-21

Family

ID=37484112

Family Applications (7)

Application Number Title Priority Date Filing Date
TW104142480A TWI559145B (zh) 2005-06-01 2006-05-12 Semiconductor device
TW102121739A TWI493345B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems
TW095116817A TWI407309B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems
TW106121813A TWI654522B (zh) 2005-06-01 2006-05-12 Method for data processing in a data processor
TW104113897A TWI524186B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems
TW105127074A TWI599883B (zh) 2005-06-01 2006-05-12 Method for data processing in data processors
TW102116186A TWI475391B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW104142480A TWI559145B (zh) 2005-06-01 2006-05-12 Semiconductor device
TW102121739A TWI493345B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems
TW095116817A TWI407309B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems
TW106121813A TWI654522B (zh) 2005-06-01 2006-05-12 Method for data processing in a data processor
TW104113897A TWI524186B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102116186A TWI475391B (zh) 2005-06-01 2006-05-12 Semiconductor devices and data processing systems

Country Status (5)

Country Link
US (12) US7685407B2 (zh)
JP (1) JP4437464B2 (zh)
KR (2) KR101269781B1 (zh)
CN (2) CN101714129B (zh)
TW (7) TWI559145B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437464B2 (ja) 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2007079369A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 液晶駆動制御装置、液晶パネルモジュール及び携帯端末システム
DE102006061050A1 (de) * 2006-12-22 2008-06-26 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit Multi-Endian-Unterstützung
US9348784B2 (en) * 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
CN101916235B (zh) * 2010-08-02 2013-09-11 凌阳科技股份有限公司 一种中央处理单元及其存取数据的方法
WO2012032653A1 (ja) * 2010-09-10 2012-03-15 富士通株式会社 処理システム，通信装置および処理装置
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8972821B2 (en) * 2010-12-23 2015-03-03 Texas Instruments Incorporated Encode and multiplex, register, and decode and error correction circuitry
US8953782B2 (en) 2011-05-09 2015-02-10 Bae Systems Information And Electronic Systems Integration Inc. Crypto arrangement with mixed endian
KR102113986B1 (ko) * 2012-07-17 2020-05-25 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
US9304954B2 (en) * 2012-10-24 2016-04-05 Texas Instruments Incorporated Multi processor bridge with mixed Endian mode support
CN105052059A (zh) * 2013-02-25 2015-11-11 萨罗尼科斯贸易与服务一人有限公司 用于选择和显示通过互联网网络传输的电视节目的方法以及相关的设备和系统
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
WO2016018386A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Encoding data within a crossbar memory array
US11000698B2 (en) 2015-10-26 2021-05-11 Shenzhen Our New Medical Technologies Development Co., Ltd. Device and method for controlling rotation of radiotherapy equipment
WO2017178923A1 (en) * 2016-04-15 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10341739B2 (en) * 2016-05-16 2019-07-02 Rovi Guides, Inc. Methods and systems for recommending providers of media content to users viewing over-the-top content based on quality of service
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
US10025555B2 (en) * 2016-08-31 2018-07-17 Mettler-Toledo, LLC Byte order detection for control system data exchange
CN106571156B (zh) * 2016-10-28 2018-09-18 北京中电华大电子设计有限责任公司 一种高速读写ram的接口电路及方法
US10120829B2 (en) * 2016-11-23 2018-11-06 Infineon Technologies Austria Ag Bus device with programmable address
US10160115B2 (en) * 2016-12-19 2018-12-25 Amazon Technologies, Inc. Dynamic byte order determination and conversion for robotic component
US10433019B2 (en) * 2017-12-19 2019-10-01 Rovi Guides, Inc. Systems and methods for adaptive storage and scheduling of media assets
EP3579219B1 (en) * 2018-06-05 2022-03-16 IMEC vzw Data distribution for holographic projection

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633331B2 (ja) * 1988-10-24 1997-07-23 三菱電機株式会社 マイクロプロセッサ
US5446482A (en) * 1991-11-13 1995-08-29 Texas Instruments Incorporated Flexible graphics interface device switch selectable big and little endian modes, systems and methods
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
JPH06175819A (ja) * 1992-12-03 1994-06-24 Hitachi Ltd スワップ情報格納形式
US5627975A (en) * 1994-08-02 1997-05-06 Motorola, Inc. Interbus buffer for use between a pseudo little endian bus and a true little endian bus
US5687337A (en) * 1995-02-24 1997-11-11 International Business Machines Corporation Mixed-endian computer system
US5928349A (en) * 1995-02-24 1999-07-27 International Business Machines Corporation Mixed-endian computing environment for a conventional bi-endian computer system
JPH08305628A (ja) 1995-05-09 1996-11-22 Hitachi Ltd 自動判定機能付きエンディアン変換装置および方法
US5778406A (en) * 1995-06-30 1998-07-07 Thomson Consumer Electronics, Inc. Apparatus for delivering CPU independent data for little and big endian machines
US5970236A (en) * 1995-11-14 1999-10-19 Compaq Computer Corporation Circuit for selectively performing data format conversion
KR0177985B1 (ko) * 1995-11-17 1999-05-15 김광호 프로세서의 벡터 데이터 조정 장치
EP0807703B1 (en) * 1996-05-15 2002-10-02 Matsushita Electric Industrial Co., Ltd A process for making a nonwoven fabric cloth substrate for printed wiring boards, and a process for making a prepreg using the same
US5828884A (en) * 1996-05-23 1998-10-27 Advanced Micro Devices, Inc. Method for compiling a software program and executing on a system which converts data between different endian formats
WO1997044739A1 (en) * 1996-05-23 1997-11-27 Advanced Micro Devices, Inc. Apparatus for converting data between different endian formats and system and method employing same
US5857083A (en) * 1996-06-07 1999-01-05 Yamaha Corporation Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus
US5961640A (en) * 1997-04-22 1999-10-05 Vlsi Technology, Inc. Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion
JP3199021B2 (ja) * 1998-03-19 2001-08-13 日本電気株式会社 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法
KR100283412B1 (ko) * 1998-12-15 2001-03-02 김영환 프레임버퍼의 인터페이스 제어장치
US6401149B1 (en) * 1999-05-05 2002-06-04 Qlogic Corporation Methods for context switching within a disk controller
US6330626B1 (en) * 1999-05-05 2001-12-11 Qlogic Corporation Systems and methods for a disk controller memory architecture
US6687262B1 (en) * 2000-02-21 2004-02-03 Hewlett-Packard Development Company, L.P. Distributed MUX scheme for bi-endian rotator circuit
JP2001306295A (ja) * 2000-04-26 2001-11-02 Nec Corp エンディアン変換装置及びエンディアン変換方法
JP4228576B2 (ja) 2001-02-20 2009-02-25 パナソニック株式会社 デジタル放送受信機及びダウンロード方法
US6388586B1 (en) * 2001-07-02 2002-05-14 Hewlett-Packard Company Method for reversing the bits of a computer data structure
US6931259B2 (en) * 2001-10-02 2005-08-16 Agilnet Technologies, Inc. Integrated circuit architecture for programmable wireless device
KR20030050462A (ko) * 2001-12-18 2003-06-25 삼성전기주식회사 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법
US20030140273A1 (en) * 2001-12-20 2003-07-24 Ajay Kamalvanshi Method and apparatus for fault tolerant persistency service on network device
JP2003309576A (ja) * 2002-04-16 2003-10-31 Sony Corp データ伝送装置および方法、データ変換装置
KR100445637B1 (ko) * 2002-07-03 2004-08-25 삼성전자주식회사 엔디안 정보를 제공하는 컴퓨터 시스템 및 그 컴퓨터시스템의 데이터 전송 방법
US6895489B2 (en) * 2002-08-07 2005-05-17 Hewlett-Packard Development Company, L.P. System and method for operating in endian independent mode
US20040059848A1 (en) * 2002-09-23 2004-03-25 Institute For Information Industry Device for automatically switching endian order
US7822955B2 (en) * 2003-01-21 2010-10-26 Arm Limited Data processing apparatus and method for utilizing endianess independent data values
CN100520754C (zh) * 2003-03-12 2009-07-29 Nxp股份有限公司 用于传送数据的数据处理设备以及方法
JP4446373B2 (ja) * 2003-03-19 2010-04-07 パナソニック株式会社 プロセッサ、データ共有装置
KR100574973B1 (ko) * 2004-02-20 2006-05-02 삼성전자주식회사 서로 다른 엔디안 포멧들사이에서 데이터를 변환하기 위한장치와 방법, 그리고 상기 장치를 구비하는 시스템
US7181562B1 (en) * 2004-03-31 2007-02-20 Adaptec, Inc. Wired endian method and apparatus for performing the same
US7139905B2 (en) * 2004-04-29 2006-11-21 Microsoft Corporation Dynamic endian switching
TWI244607B (en) * 2004-08-27 2005-12-01 Incomm Technologies Co Ltd Multi-interface auto-switching circuit and memory device having the same
JP4437464B2 (ja) * 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2008033722A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Ind Co Ltd エンディアン変換回路を備えたデータ転送制御装置
US7624251B2 (en) * 2006-11-01 2009-11-24 Apple Inc. Instructions for efficiently accessing unaligned partial vectors
US7620797B2 (en) * 2006-11-01 2009-11-17 Apple Inc. Instructions for efficiently accessing unaligned vectors
US7721077B2 (en) * 2006-12-11 2010-05-18 Intel Corporation Performing endian conversion
US7870316B1 (en) * 2006-12-29 2011-01-11 Unisys Corporation System and method for providing an inline data conversion for multiplexed data streams
CN102150139A (zh) * 2008-09-12 2011-08-10 瑞萨电子株式会社 数据处理装置及半导体集成电路装置
US9348784B2 (en) * 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US8972821B2 (en) * 2010-12-23 2015-03-03 Texas Instruments Incorporated Encode and multiplex, register, and decode and error correction circuitry
US8836548B1 (en) * 2013-12-05 2014-09-16 Emc Corporation Method and system for data compression at a storage system

Also Published As

Publication number Publication date
KR20130012111A (ko) 2013-02-01
JP4437464B2 (ja) 2010-03-24
US20150324225A1 (en) 2015-11-12
TW201610685A (zh) 2016-03-16
US20060277399A1 (en) 2006-12-07
JP2006338231A (ja) 2006-12-14
TWI493345B (zh) 2015-07-21
US8966227B2 (en) 2015-02-24
TWI475391B (zh) 2015-03-01
KR20060125542A (ko) 2006-12-06
US9336048B2 (en) 2016-05-10
US9501964B2 (en) 2016-11-22
TW201333706A (zh) 2013-08-16
US20120154347A1 (en) 2012-06-21
US10043491B2 (en) 2018-08-07
TW200708959A (en) 2007-03-01
US8504801B2 (en) 2013-08-06
TWI654522B (zh) 2019-03-21
TWI559145B (zh) 2016-11-21
CN101714129A (zh) 2010-05-26
TWI524186B (zh) 2016-03-01
TW201403330A (zh) 2014-01-16
US8316217B2 (en) 2012-11-20
US9104820B2 (en) 2015-08-11
TW201541254A (zh) 2015-11-01
TWI407309B (zh) 2013-09-01
US20110153897A1 (en) 2011-06-23
US7934077B2 (en) 2011-04-26
US8700885B2 (en) 2014-04-15
TW201810051A (zh) 2018-03-16
US8095776B2 (en) 2012-01-10
US20130054956A1 (en) 2013-02-28
US20140189166A1 (en) 2014-07-03
CN100583073C (zh) 2010-01-20
US20140013009A1 (en) 2014-01-09
KR101329850B1 (ko) 2013-11-14
US20170047050A1 (en) 2017-02-16
US7685407B2 (en) 2010-03-23
US20150161071A1 (en) 2015-06-11
CN1873633A (zh) 2006-12-06
US9754562B2 (en) 2017-09-05
US20100153598A1 (en) 2010-06-17
TW201717034A (zh) 2017-05-16
KR101269781B1 (ko) 2013-05-30
US20170345401A1 (en) 2017-11-30
US20160225309A1 (en) 2016-08-04
CN101714129B (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
TWI599883B (zh) Method for data processing in data processors
US8253683B2 (en) Liquid crystal display drive and control device, mobile terminal system, and data processing system
CN101145324A (zh) 半导体集成电路设备和移动终端设备
JP2000242389A (ja) 表示装置、ウインドウ表示方法及び記憶媒体