CN101692634B - 针对漂移条件的通信信道校准 - Google Patents

针对漂移条件的通信信道校准 Download PDF

Info

Publication number
CN101692634B
CN101692634B CN200910205259.9A CN200910205259A CN101692634B CN 101692634 B CN101692634 B CN 101692634B CN 200910205259 A CN200910205259 A CN 200910205259A CN 101692634 B CN101692634 B CN 101692634B
Authority
CN
China
Prior art keywords
component
calibration
memory
value
calibration mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910205259.9A
Other languages
English (en)
Other versions
CN101692634A (zh
Inventor
弗雷德里克·A·韦尔
理查德·E·佩里戈
克雷格·E·哈姆佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
K Mizra LLC
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of CN101692634A publication Critical patent/CN101692634A/zh
Application granted granted Critical
Publication of CN101692634B publication Critical patent/CN101692634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

一种用于在通信信道的常规操作期间时常提供校准周期的执行的方法和系统。校准周期包括将常规数据源从发送器解除连接并在常规数据源位置上提供校准模式。使用第二部件上的接收器从通信链路接收校准模式。响应于接收到的校准模式而确定通信信道的参数的经校准的值。可以对校准周期中涉及的步骤进行重新排序以考虑通信信道的利用模式。对于双向链路，执行校准周期，该校准周期包括步骤：在第二部件上存储接收到的校准模式，以及将这种校准模式重新发回给第一部件，以便用于在第一部件处调整信道参数。

Description

针对漂移条件的通信信道校准
本发明是同一申请人于2005年1月25日提交的、申请号为200580003383.7、题目为“针对漂移条件的通信信道校准”的发明申请的分案申请。
技术领域
本发明涉及对系统中通信信道参数的校准，这些系统包括其中两个(或更多)部件经由互连链路进行通信的均步(mesochronous)系统；并且本发明涉及为了解决与这些参数有关的条件在通信信道的操作期间的漂移所需的校准。
背景技术
在以均步方式操作的高速通信信道中，通常，参考时钟向链路两端的两个部件提供频率和相位信息。一个部件上的发送器和另一部件上的接收器各自连接到该链路。发送器和接收器运行于不同的时钟域，这些不同的时钟域与参考时钟有着任意的(但固定的)相位关系。将发送器和接收器之间的相位关系选择为使得通过从发送器传送到接收器的信号波前(wavefront)观察到的传播延迟不会影响确定信号发送速率时的定时预算。作为替代，信号发送速率将主要通过发送器的驱动窗和接收器的采样窗来确定。信号发送速率还会受到各种二阶效应的影响。该系统是以均步方式设置时钟的，其中将部件锁定到相对于参考时钟的特定相位，并且其中将每个链路的驱动定时点(drive-timing-point)和采样定时点(sample-timing-point)固定到使得信号发送速率最大化的相位值。
可以以多种方式来确定这些固定的相位值。边带链路有可能伴随着一个或多个数据链路，使得可以在发送器和接收器之间传送相位信息。作为选择，当第一次启动系统时，可以调用初始化过程，并且通过在实际链路上传送校准信息(模式)来确定正确的相位值。一旦固定了每个链路的驱动定时点和采样定时点，该系统就可以开始常规的操作。
然而，在常规操作期间，系统条件会发生变化。环境温度、部件温度、电源电压和参考电压会从其初始值开始漂移。时钟频率有可能由于环境和操作的因素而漂移，或者在扩频时钟系统中被有意地进行漂移，等等。通常，会将频率漂移限制为位于特定的范围内，并且会将部件中的多个电路设计为对漂移不敏感。然而，当设置链路的上限信号发送速率时，将需要考虑漂移。一般而言，可以根据一个或多个变化的操作条件或编制好的设置来对信道参数进行校准。在很多情况下，可以将漂移的参数绘制为二维Schmoo曲线的形式以供分析。编制好的设置(其有可能是校准的主题，或者其有可能引起其他信道参数的漂移)的例子包括发送器幅度、发送器驱动强度、发送器共模偏移、接收器电压参考、接收器共模偏移以及线路终端值。
随着条件的漂移或变化，发送器和接收器的最优定时点会发生变化。如果定时点仍然在其原始值处，则必须在定时窗上加上余量以确保可靠的运行。该余量会降低链路的信号发送速率。
希望提供用以补偿条件漂移的技术，并提供对系统和部件设计的改进以使得可以利用这些技术。
发明内容
本发明提供了一种用于对通信信道进行校准的系统和方法，其实现了对定时窗的优化和对信道特性的漂移的解决。通信信道包括具有连接到常规数据源的发送器的第一部件，以及具有连接到常规信号目的地的接收器的至少一个第二部件。通信链路连接第一部件和第二部件，以及该链路上的其他部件。本发明包括一种用于在通信信道的常规操作期间时常提供校准周期执行的方法和系统。校准周期包括将常规数据源从发送器上解除连接并在该常规数据源的位置上提供校准模式。使用第一部件上的发送器在链路上发送校准模式。在发送该校准模式之后，将该常规数据源重新连接到该发送器。使用第二部件上的接收器从通信链路接收校准模式。响应于接收到的校准模式而确定通信信道的参数的经校准的值。在本发明的某些实施例中，通信信道是双向的，因此第一部件既包括发送器又包括接收器，并且第二部件同样既包括发送器又包括接收器。
通信信道利用设置为操作值的通信信道的第一参数(诸如用于从第一部件到第二部件的传输的接收定时点和发送定时点之一)，使用第一部件上的发送器来发送数据并使用第二部件上的接收器来接收数据；并且通信信道利用设置为操作值的通信信道的第二参数(诸如用于从第二部件到第一部件进行的传输的接收定时点和发送定时点之一)，使用第一部件上的接收器来接收数据并使用第二部件上的发送器来发送数据。
根据本发明的一个实施例的一种方法包括：
存储第一边缘参数的值和第二边缘参数的值，其中通信信道的所述参数的操作值是第一边缘参数和第二边缘参数的函数；
执行校准周期；
该校准周期包括反复地调整第一边缘参数的值，使用第一部件上的发送器来发送校准模式，使用第二部件上的接收器来接收该校准模式，以及将接收到的校准模式与所存储的校准模式相比较以确定第一边缘值的更新值；
该校准周期还包括反复地调整第二边缘参数的值，使用第一部件上的发送器来发送校准模式，使用第二部件上的接收器来接收该校准模式，以及将接收到的校准模式与所存储的校准模式相比较以确定第二边缘值的更新值；以及
作为校准周期的结果，基于第一边缘参数和第二边缘参数的更新值的函数，确定这些参数的新的操作值。
本发明的某些实施例包括一种校准方法，该校准方法包括：
执行校准周期，该校准周期包括：利用设置为校准值的第一参数，使用第一部件上的发送器来发送校准模式并使用第二部件上的接收器来接收该校准模式；并且响应于接收到的校准模式而确定第一参数的经校准的值；以及
在确定所述校准周期的所述经校准的值之前，利用设置为操作值的第二参数，使用第二部件上的发送器来发送数据并使用第一部件上的接收器来接收数据。
根据本发明的某些实施例的方法包括时常执行校准周期，该校准周期包括：
将数据源从发送器上解除连接；
将参数调整为校准值；
将校准模式提供给发送器；
使用第一部件上的发送器在通信链路上发送校准模式；
使用第二部件上的接收器在通信链路上接收校准模式；
将数据源重新连接到发送器，并将参数设置为操作值；以及
响应于接收到的校准模式而确定通信信道的参数的经校准的值，其中所述重新连接发生在所述确定之前。
可以根据本发明对通信信道的各种参数进行校准。在某些实施例中，被校准的参数是用于第一部件的发送器的发送定时点。在某些实施例中，被校准的参数是用于第二部件的发送器的接收定时点。在包括双向链路的其他实施例中，被校准的参数是用于第一部件的接收器的接收定时点。此外，包括双向链路的本发明实施例提供分别针对用于第一部件的接收器的接收定时点和用于第一部件的发送器的发送定时点进行的校准。
在包括双向链路的某些实施例中，执行校准周期，该校准周期包括步骤：在第二部件上存储接收到的校准模式，以及将这种校准模式重新发回给第一部件上的逻辑，以便用于对第一部件中的接收定时点或发送定时点进行校准。在这些实施例中，第二部件提供了存储器，其用于在长到足以使第一部件可以完成对一个完整的校准模式或者至少校准模式的一个完整分段(segment)的发送的时间段内保持接收到的校准模式。该存储器可以由与第二部件上的接收器相连接的专用存储器来具体实现，或者该存储器可以通过对第二部件上的常规目的地所用的存储空间进行管理来提供。例如，在某些实施例中，第二部件包括集成电路存储器装置，其中该存储器装置包括可寻址存储空间。在这些实施例中，从存储器装置中的可寻址存储空间分配供校准周期使用的存储器。在其他的实施例中，其中第二部件包括与该部件上的存储器相关联的闭锁类型的传感放大器，可以将校准模式存储于该闭锁类型的传感放大器中，同时将该传感放大器从常规可寻址的存储空间上解除连接。在其他实施例中，其中第二部件包括集成电路存储器，该存储器具有存储器阵列中的可寻址存储空间，将常规可寻址存储空间之外的存储器阵列的分段分配给校准周期使用。
在其他实施例中，可以通过在第一部件上提供高速缓存存储器或临时存储器来改善对第二部件处的存储器的利用。在这种实施例中，在校准周期期间试图对第二部件中的存储器阵列进行的访问被导向第一部件上的高速缓存存储器。在其他实施例中，在执行校准周期之前，将需要用于存储校准模式的第二部件中的可寻址存储器分段复制到第一部件上的临时存储器中以便在校准周期期间使用。
在根据本发明的系统和方法中，将通过校准处理更新的参数应用于通信信道，以便能够跟踪通信信道特性的漂移，以改善信道的可靠性并提高信道的运行频率。在校准处理的各种实施例中，对校准周期中所涉及的步骤进行重新排序以考虑通信信道的利用模式。对于较低等待时间的处理，例如延迟进行应用更新的参数的步骤，使得只要已经发送了校准模式就可以恢复常规的发送和接收处理，而不需要等待对更新的参数的计算。例如，直到执行下一个校准周期之前，才将在一个校准周期期间所计算的更新的参数应用于通信信道。在另一例子中，校准周期包括发送校准模式的第一段，以及应用在校准周期期间所计算的更新的参数的第二段，从而将在完成校准模式的发送与完成更新的参数的计算之间的时间间隔用于常规的发送和接收操作。
通过研究以下附图、详细描述和权利要求书，可以看出本发明的其他方面和优点。
附图说明
图1是通过通信信道互连的两个部件的简图。
图2是示出用于与图1中示出的通信信道类似的通信信道的定时参数的定时图。
图3示出了本发明的一个实施例，其中发送器驱动点和接收器采样点都是可调的。
图4示出了本发明的一个实施例，其中只有接收器采样点是可调的。
图5示出了本发明的一个实施例，其中只有发送器驱动点是可调的。
图6是示出用于单向链路上的发送器的针对发送器驱动点的校准步骤的流程图。
图7示出用于对发送器驱动点进行校准的反复步骤的定时。
图8是示出用于单向链路上的接收器的针对采样点的校准步骤的流程图。
图9示出了用于对接收器采样点进行校准的反复步骤的定时。
图10示出了本发明的一个实施例，其中双向链路的部件上的发送器驱动点和接收器采样点是可调的。
图11示出了本发明的一个实施例，其中双向链路的部件上的接收器采样点是可调的。
图12示出了本发明的一个实施例，其中两个部件都具有可调的发送器驱动点。
图13示出了本发明的一个实施例，其中双向链路上只有一个部件上的发送器驱动点和接收器采样点是可调的。
图14是示出针对双向链路的发送器驱动点的校准步骤的流程图。
图15是示出针对双向链路的接收器采样点的校准步骤的流程图。
图16和图17示出了采用与图13中的系统类似的系统在校准期间对双向链路上的部件进行操作的时间间隔。
图18示出了本发明的第一实施例，其在一个部件上包括用于校准模式的存储器。
图19示出了本发明的第二实施例，其在共享双向链路的一个部件上包括用于对校准模式进行存储的存储器内核内的存储器。
图20示出了本发明的第三实施例，其在共享双向链路的一个部件上包括用于对校准模式进行存储的存储器内核内的存储器以及支持对用于此目的的存储器内核区域的使用的高速缓存。
图21示出了本发明的第四实施例，其在共享双向链路的一个部件上包括用于对校准模式进行存储的存储器内核内的存储器以及支持对用于此目的的存储器内核区域的使用的临时存储器。
图22示出了本发明的第五实施例，其在共享双向链路的一个部件上包括传感放大器内的存储器，该存储器用于在校准期间对校准模式进行存储。
图23是示出用于单向链路上的发送器的针对发送器驱动点的校准步骤的流程图，其具有重新排序的步骤以便改善吞吐量。
图24A和图24B是示出针对双向链路的发送器驱动点的校准步骤的流程图，其具有重新排序的步骤以便改善吞吐量。
图25示出了本发明的一个实施例，其中双向链路上的一个部件的发送器驱动点和接收器采样点可以通过多个参数集来调整，并且其中该双向链路连接到对应于该多个参数集的多个其他部件。
具体实施方式
下面参考附图提供对本发明实施例的详细描述。
发送器和接收器的定时参数
图1示出了与称为链路12的互连媒介连接的两个部件10、11。一个部件具有发送器电路13，其响应于关于内部CLKT(发送时钟)信号14的上升边缘(rising-edge)定时事件而驱动链路12上的符号(比特)。这一系列的比特形成信号DATAT。另一部件具有接收器电路15，其响应于关于内部CLKR(接收时钟)信号16的上升边缘定时事件对链路12上的符号(比特)进行采样。这一系列的比特形成信号DATAR。图2示出了定时参数，包括迹线20上的发送时钟CLKT信号14、迹线21上的发送器信号DATAT、迹线22上的接收时钟CLKR信号16、以及迹线23上的接收器信号DATAR。还示出了发送器眼24和接收器眼25。发送器眼24是一个窗口，在该窗口期间，在链路上发送信号DATAT。接收器眼是由建立时间tS和保持时间tH限定的采样窗，其围绕CLKR上升边缘35、36并限定了在其中DATAR值必须稳定以便进行可靠的采样的区域。由于DATAT信号的有效窗大于标有接收器眼25的该建立/保持采样窗，因此接收器在两个方向上具有定时余量。
DATAT信号和DATAR信号是相关的，DATAR是DATAT的衰减的、时间延迟的副本。衰减和时间延迟随着信号波前沿着链路12的互连媒介传播而发生。
发送器电路13将不晚于CLKT的上升边缘30之后的时间tQ，MAX开始驱动一个比特(标有“a”)，并且将在下一上升边缘31之后的至少时间tV，MIN之前在发送器眼24期间持续驱动该比特。tQ，MAX和tV，MIN是发送器电路13的主要定时参数。在通信信道的操作条件和处理条件的整个范围上指定这两个值。作为结果，tQ，MAX将大于tV，MIN，并且其差值将代表发送器电路13的死时间(deadtime)或死区(deadband)32。发送器死区32(tDEAD，T)是由发送器电路13消耗的那部分比特定时窗(又称比特时间或比特窗)：
tDEAD，T＝tQ，MAX-tV，MIN
接收器电路15将不早于CLKR的上升边缘35之前的时间tS，MIN、并且不晚于该上升边缘35之后的时间tH，MIN在接收器眼25期间采样一个比特(标有“a”)。tS，MIN和tH，MIN是接收器电路的主要定时参数。在电路的操作条件和处理条件的整个范围上指定这两个值。tS，MIN和tH，MIN之和将代表接收器的死时间或死区37、38。接收器死区37、38(tDEAD，R)是由接收器电路消耗的那部分比特定时窗(又称比特时间或比特窗)：
tDEAD，R＝tS，MIN+tH，MIN
在本例中，比特定时窗(接收器眼25)等于一个tCYCLE减去tDEAD，T值和tDEAD，R值，在本例中tDEAD，T值和tDEAD，R值中的每个值为一个tCYCLE的大约1/3。
单向链路替代性方案
图3示出了与称为链路12的互连媒介连接的两个部件100(发送部件)和101(接收部件)。假定该链路只在一个方向上(单向)传送信号，则一个部件100具有连接到标有“常规路径”的数据源110的发送器电路103，并且一个部件101具有连接到标有“常规路径”的目的地111的接收器电路104。还提出了附加的电路以便可以定期地在常规系统操作周期之间调整驱动点和采样点。这种调整补偿了系统操作条件的变化。
发送器部件包括标有“模式”的模块105，其可以包括模式存储器或模式生成电路，并且其用作发送校准模式的源。例如使用逻辑层交换机(通过逻辑层交换机，常规数据路径可以用作校准模式的源，并且例如，虚拟交换机是通过对常规数据和校准模式进行时间复用而实现的)或物理层交换机来实现的、标有“复用”的复用器模块106使得发送器电路能够将所发送的校准模式集驱动到链路上。可以由标有“调整”的模块107来调整发送器驱动点。将边带通信信道113示出为连接在部件101与部件100之间，通过该边带通信信道113可以将在部件101处对接收到的校准模式进行分析的结果提供给部件100的调整模块107。
接收器部件101包括标有“模式”的模块108，其可以包括模式存储器或模式生成电路，并且其用作期望模式的源。标有“比较”的模块109使得能够将接收到的模式集与期望的模式集相比较，并引发对发送器或接收器进行调整。接收器采样点可以由标有“调整”的模块112来调整。
图4示出了与单向链路102连接的两个部件100、101，其中为图3的部件给定相同的参考标号。在图4的实施例中，只有接收器采样点是可以调整的；在系统操作期间，发送器驱动点保持固定。因此，部件100中没有调整模块107，图4中也不需要边带通信信道113。
图5示出了与单向链路102连接的两个部件100、101，其中为图3的部件给定相同的参考标号。在图5的实施例中，只有发送器驱动点是可以调整的；在系统操作期间，接收器采样点保持固定。因此，图5的部件101中没有调整模块112。
一般而言，由于条件漂移而引起的定时变化可以在发送器端或接收器端补偿，因此可以对全部三个例子执行定期的定时校准。在实践中，只在链路一端放置调整电路而不是在两端放置调整电路会更便宜，因此图4或图5的系统具有优势。同样，应当注意，图4的系统不需要将来自接收部件101中的“比较”模块109的信息传送回发送器部件100，并且因此有可能相对于图5的系统具有实现上的优点。
用于单向链路的发送器的校准步骤
图6示出了图5中的例子，并且还包括执行定时校准更新所需的步骤。
在步骤601中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤602中，在“调整”模块中将发送部件的驱动点从“TX”操作值(用于常规操作)改为“TXA”或“TXB”边缘值(用于校准操作)。“TX”操作值可以是“TXA”和“TXB”的简单平均，即中心值，或者其可以是“TXA”和“TXB”的另一函数，诸如加权平均。有可能必须在该步骤中施加稳定延迟以使得新的驱动点变得稳定。
在步骤603中，改变发送部件的“复用”模块以便启动“模式”模块的输入。
在步骤604中，在发送部件的“模式”模块中创建模式集并使用TXA或TXB驱动点将其发送到“链路”上。
在步骤605中，在接收部件中接收模式集。注意，接收器的采样点相对于系统的参考时钟是固定的。
在步骤606中，在“比较”模块中将接收到的模式集与由接收部件中的“模式”模块产生的期望的模式集相比较。这两个模式集将匹配或不匹配。作为这种比较(以及可能的其他先前的比较)的结果，可进行“通过”或“失败”的判断。
在步骤607中，作为“通过”或“失败”的判断的结果，调整发送部件中的“TXA”或“TXB”边缘值。还调整发送部件中的“TX”操作值。这种调整可以只在已经执行包括两个或更多校准模式的发送的校准序列之后进行，以便确保一定的可重复性级别。
在步骤608中，在发送部件的“调整”模块中将发送器的驱动点从“TXA”或“TXB”边缘值(用于校准操作)改为“TX”操作值(用于常规操作)。有可能必须在该步骤中施加稳定延迟以使得新的驱动点变得稳定。
在步骤609中，改变发送部件的“复用”模块以便启动“常规路径”的输入。
在步骤610中，恢复常规的发送和接收操作。
对用于发送的反复步骤的定时
图7包括由图6的校准步骤针对与图5的系统类似的系统所用的定时波形。这些定时波形与图2中的定时波形类似，只不过将驱动点调整为跨过接收器的采样窗，以便跟踪发送器的有效窗的边缘。
发送部件中的“调整”模块在存储器中维护三个值：TXA、TX和TXB。TX值是用于常规操作的操作值。TXA和TXB是“边缘”值，其跟踪发送器的比特窗的左端和右端。通常，TX值是根据TXA和TXB的平均得出的，但其他关系也是可以的。TXA和TXB值由校准操作维护，在某些实施例中，该校准操作时常且定期地中断常规操作。
在图7中，CLKT的上升边缘的位置相对于固定参考(通常是分配给全部部件的参考时钟)具有tPHASET的偏移。
当选择TX值(示出CLKT定时波形的中间迹线701中的tPHASET(TX))用于操作时，CLKT的上升边缘702使得包含值“a”的DATAT窗703被对准，使得接收部件处的DATAR信号(未示出但从概念上讲与DATAT信号重合)与接收器时钟对准，被成功接收，并理想地位于接收器眼的中心。
当选择TXA值(示出CLKT定时波形的顶部迹线705中的tPHASET(TXA))时，将CLKT的上升边缘设置为使得DATAT窗706(包含“a”)的右边缘和接收器建立/保持窗710(阴影部分)的右边缘重合的时间。围绕CLKR上升边缘的建立时间ts和保持时间th共同限定了建立/保持窗710(不应与图2的接收器眼混淆)，在该建立/保持窗710中，DATAR的值必须是稳定的，以便在给定的CLKR上升边缘704周围进行可靠的采样。由于DATAT窗和所得到的DATAR窗大于该建立/保持窗710，因此发送器具有定时余量。然而，在迹线705上示出的发送时钟上升边缘位于偏移tPHASET(TXA)处的情况下，全部定时余量在用于建立/保持窗710的发送器眼的左侧，在定时参数tQ之后加入了延迟。实质上没有用于迹线705中的定时参数tV的余量，因此该偏移限定了校准窗的左边缘。
对TXA的校准处理会将接收到的模式集与期望的模式集相比较，并确定它们是否匹配。如果它们匹配(通过)，则可以递减TXA值(在图7中，tPHASET(TXA)偏移变小，在图7中将发送窗706向左移)或者另外加以调整，使得相对于接收器窗710，只有更少的余量用于tV定时参数。如果它们不匹配(失败)，则可以递增TXA值(在图7中，tPHASET(TXA)偏移变大，将发送窗706向右移)或者另外加以调整，使得有更多的余量用于tV定时参数。
如上所述，可以在调整TXA值之前累积包括两个或更多校准模式的发送的序列的结果。这将提高校准处理的可重复性。例如，校准模式可以重复“N”次，将通过的次数累积在存储单元中。如果全部N次通过都匹配，则递减TXA值。如果N次通过中的有任何通过不匹配，则将TXA值确定为已经到达窗口边缘并对其进行递增。在另一替代性方案中，在第N个模式之后，如果有少于N/2(或某个其他门限数目)次通过则递增TXA值，并且如果有N/2次或更多次通过则递减TXA值。
当更新TXA时，也应更新TX值。在本例中，由于TX值是TXA值和TXB值的平均，因此以用于更新TXA的量的一半来更新TXA值。如果TX值具有与TXA值和TXB的不同关系，则TX值更新值会不同。注意，在某些实施例中，TX值将需要比TXA值和TXB值稍高的精确度，以防止舍入(round-off)误差。在替代性的实施例中，可以在确定TXA值和TXB值的通过/失败结果之后更新TX值。在某些情况下，这些结果将删除并且不会使最优TX值发生变化。在其他情况下，可以累积这些结果并将累积的结果用于确定TX设置的适当调整。根据该实施例，可以不需要TX设置相对于TXA设置和TXB设置具有更高的精确度。
当选择TXB值(示出CLKT定时波形的底部迹线705中的tPHASET(TXB))用于校准时，将CLKT的上升边缘设置为使得发送器有效窗708(包含“a”)的左边缘和接收器建立/保持窗710(阴影部分)的左边缘重合的时间。在发送时钟上升边缘位于tPHASET(TXB)处的情况下，全部定时余量在发送器有效窗708的右侧，提供了比定时参数tV所需的更多的空间。这意味着在窗708的左侧实质上将没有用于定时参数tQ的余量，限定了校准窗的右边缘。
校准处理会将接收到的模式集与期望的模式集相比较，并确定它们是否匹配。如果它们匹配(通过)，则可以递增TXB值(偏移变得更大)或者另外加以调整，使得只有更少的余量用于定时参数tQ。如果它们不匹配(失败)，则可以递减TXB值(偏移变得更小)或者另外加以调整，使得有更多的余量用于定时参数tQ。
如上所述，可以在调整TXB值之前累积两个或更多校准模式的发送结果。例如，模式的发送可以重复“N”次，将通过的次数累积在存储单元中。在第N个序列之后，如果有少于N/2次通过则递减TXB值，并且如果有N/2次或更多次通过则递增TXB值。这将提高校准处理的可重复性。
当更新TXB时，也应更新TX值。在本例中，由于TX值是TXA值和TXB值的平均，因此以用于更新TXB的量的一半来更新TX值。如果TX值具有与TXA值和TXB的不同关系，则TX值更新值会不同。注意，如果需要防止舍入误差，则TX值将需要比TXA值和TXB值稍高的精确度。
用于单向链路的接收器的校准步骤
图8示出了图4中的例子，并且还包括执行定时校准更新所需要的步骤。每个步骤所涉及的电路模块标有步骤编号。注意，只有步骤方框802、方框807和方框808相对于图6中的步骤不同。
在步骤801中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤802中，在“调整”模块中将接收部件的采样点从“RX”操作值(用于常规操作)改为“RXA”或“RXB”边缘值(用于校准操作)。“RX”操作值可以是“RXA”和“RXB”的简单平均，即中心值，或者其可以是“RXA”和“RXB”的另一函数，诸如加权平均。有可能必须在该步骤中施加稳定延迟以使得新的采样点变得稳定。
在步骤803中，改变发送部件的“复用”模块以便启动“模式”模块的输入。
在步骤804中，在发送部件的“模式”模块中创建模式集并使用TXA或TXB驱动点将其发送到“链路”上。
在步骤805中，在接收部件中接收模式集。注意，发送器的发送点相对于系统的参考时钟是固定的。
在步骤806中，在“比较”模块中将接收到的模式集与由接收部件中的“模式”模块产生的期望的模式集相比较。这两个模式集将匹配或不匹配。作为这种比较(以及可能的其他先前的比较)的结果，可进行“通过”或“失败”的判断。
在步骤807中，作为“通过”或“失败”的判断的结果，调整接收部件中的“RXA”或“RXB”边缘值。还调整接收部件中的“RX”操作值。这种调整可以只在已经执行包括两个或更多这种校准序列之后进行，以便确保一定的可重复性级别。
在步骤808中，在接收部件的“调整”模块中将接收器的采样点从“RXA”或“RXB”边缘值(用于校准操作)改为“RX”操作值(用于常规操作)。有可能必须在该步骤中施加稳定延迟以使得新的采样点变得稳定。
在步骤809中，改变发送部件的“复用”模块以便启动“常规路径”的输入。
在步骤810中，恢复常规的发送和接收操作。
对用于接收的反复步骤的定时
图9示出包括由图8的校准步骤针对例如如图4所示的已配置的系统所用的定时波形。这些定时波形与图2中的定时波形类似，只不过将采样点调整为在比特窗内，以便跟踪该窗的边缘。
接收部件中的“调整”模块在存储器中维护三个值：RXA、RX和RXB。RX值是用于常规操作的操作值。RXA和RXB是“边缘”值，其跟踪比特窗的左端和右端。通常，RX值是根据RXA和RXB的平均得出的，但其他关系也是可以的。RXA和RXB值由校准操作维护，该校准操作定期地或时常地中断常规操作。
在该定时图中，CLKR的上升边缘的位置相对于固定参考(未示出，通常是分配给全部部件的参考时钟)具有tPHASER的偏移。该偏移由所存储的RXA值、RX值和RXB值确定。
当选择RX值(示出CLKR定时波形的中间迹线901中的tPHASER(RX))用于接收数据时，CLKR的上升边缘902近似地位于包含值“a”的DATAR信号的接收器眼的中心。DATAR信号是发送器所发送的在链路上传播之后的DATAT信号，并且可以从概念上认为DATAR信号与图9所示的DATAT信号宽度相同。图2中示出接收器眼。建立时间tS是必须在DATAR窗903内的时钟CLKR上升边缘之前的最小时间，并且保持时间tH是必须在DATAR窗903内的时钟CLKR上升边缘之后的最小时间，二者共同限定了建立/保持窗904(不应与图2的接收器眼混淆)，在该建立/保持窗904中，DATAR的值必须是稳定的，以便在给定的CLKR上升边缘周围进行可靠的采样。由于DATAT信号的有效窗903大于该建立/保持窗904，因此接收器在两个方向上具有定时余量。
当选择RXA值(示出CLKR定时波形的顶部迹线905中的tPHASER(RXA))时，CLKR的上升边缘大约比包含值“a”的DATAR信号的DATAR窗903的左边缘(最早的时间)晚时间tS。在此情况下，CLKR上升边缘在接收器眼的左边缘上，并且全部定时余量在建立/保持窗904的右侧，提供了比定时参数tH所需的更多的空间。这意味着实质上将没有用于定时参数tS的余量，限定了校准窗的左边缘。
校准处理会将接收到的模式集与期望的模式集相比较，并确定它们是否匹配。如果它们匹配(通过)，则可以递减RXA值(偏移变得更小)或者另外加以调整，使得只有更少的余量用于定时参数tS。如果它们不匹配(失败)，则可以递增RXA值(偏移变得更大)或者可以另外加以调整，使得有更多的余量用于定时参数tS。
如上所述，可以在调整RXA值之前累积两个或更多校准模式的发送和接收结果。例如，这些模式可以重复“N”次，将通过的次数累积在存储单元中。在第N个序列之后，如果有少于N/2次通过则递增RXA值，并且如果有N/2次或更多次通过则递减RXA值。这将提高校准处理的可重复性。
当更新RXA时，也应更新RX值。在本例中，由于RX值是RXA值和RXB值的平均，因此以用于更新RXA的量的一半来更新RX值。如果RX值具有与RXA和RXB的不同关系，则RX值更新值会不同。注意，在某些实施例中，RX值将需要比RXA值和RXB值稍高的精确度，以防止舍入误差。在替代性的实施例中，可以在确定RXA值和RXB值的通过/失败结果之后更新RX值。在某些情况下，这些结果将删除并且不会使最优RX值发生变化。在其他情况下，可以累积这些结果并将累积的结果用于确定RX设置的适当调整。根据该实施例，可以不需要RX设置相对于RXA设置和RXB设置具有更高的精确度。
当选择RXB值(示出CLKR定时波形的底部迹线906中的tPHASER(RXB))时，CLKR的上升边缘大约比包含值“a”的DATAR窗903的右边缘(最晚的时间)早时间tH。在此情况下，CLKR上升边缘在接收器眼的右边缘上，并且全部定时余量在窗904的左侧上，提供了比定时参数tS所需的更多的空间。这意味着实质上将没有用于定时参数tH的余量，限定了校准窗的右边缘。
校准处理会将接收到的模式集与期望的模式集相比较，并确定它们是否匹配。如果它们匹配(通过)，则可以递增RXB值(偏移变得更大)或者另外加以调整，使得只有更少的余量用于定时参数tH。如果它们不匹配(失败)，则可以递减RXB值(偏移变得更小)或者另外加以调整，使得有更多的余量用于定时参数tH。
如上所述，可以在调整RXB值之前累积两个或更多校准模式的发送和接收结果。例如，序列可以重复“N”次，将通过的次数累积在存储单元中。在第N个序列之后，如果有少于N/2次通过则递减RXB值，并且如果有N/2次或更多次通过则递增RXB值。这将提高校准处理的可重复性。
当更新RXB时，也应更新RX值。在本例中，由于RX值是RXA值和RXB值的平均，因此以用于更新RXB的量的一半来更新RX值。如果RX值具有与RXA和RXB的不同关系，则RX值更新值会不同。注意，如果希望防止舍入误差，则RX值将需要比RXA值和RXB值稍高的精确度。
双向链路替代性方案
图10示出了双向链路的例子。在此情况下，部件A(1000)和部件B(1001)均包含连接到链路的发送器和接收器，使得可以从A到B或从B到A发送信息。复制图3中的单向例子的单元(两个副本)以给出图10中的双向例子。图10示出了与称为链路12的互连媒介连接的两个双向部件1000、1001。在发送操作期间，常规路径1010用作用于部件1000的常规操作的数据信号源。在常规接收操作期间，常规路径1031用作用于部件1000的数据信号目的地。同样，在发送操作期间，常规路径1030用作用于部件1001的常规操作的数据信号源。在常规接收操作期间，常规路径1011用作用于部件1001的数据信号目的地。
第一双向部件包括标有“模式”的模块1005，其可以包括模式存储器或模式生成电路，并且其用作发送校准模式的源。例如使用逻辑层或物理层交换机来实现的标有“复用”的复用器模块1006使得发送器电路1003能够将所发送的校准模式集驱动到链路上。可以由标有“调整”的模块1007来调整发送器驱动点。将边带通信信道1013示出为连接在部件1001与部件1000之间，通过该边带通信信道1013可以将在部件1001处对接收到的校准模式进行分析的结果提供给部件1000的调整模块1007。部件1000还具有对校准接收器1024的支持，包括标有“模式”的模块1028，其可以包括模式存储器或模式生成电路，并且其用作与接收到的模式相比较的期望模式的源。标有“比较”的模块1029使得能够将接收到的模式集与期望的模式集相比较，并引发对发送器或接收器进行调整。接收器采样点可以由标有“调整”的模块1032来调整。
第二双向部件1001包括支持发送器1023和接收器1004的补充单元。对于接收器操作，标有“模式”的模块1008可以包括模式存储器或模式生成电路，并且其用作期望模式的源。标有“比较”的模块1009使得能够将接收到的模式集与期望的模式集相比较，并引发对发送器或接收器进行调整。接收器采样点可以由标有“调整”的模块1012来调整。第二部件1001通过包括标有“模式”的模块1025的单元来支持发射操作，该模块1025可以包括模式存储器或模式生成电路，并且其用作所发送的校准模式的源。例如使用逻辑层或物理层交换机来实现的标有“复用”的复用器模块1026使得发送器电路1023能够将所发送的校准模式集驱动到链路上。可以由标有“调整”的模块1027来调整发送器驱动点。将边带通信信道1033示出为连接在部件1000与部件1001之间，通过该边带通信信道1033可以将在部件1000处对接收到的校准模式进行分析的结果提供给部件1001的调整模块1027。
图10的例子使得可以调整两个接收器采样点和两个发送器驱动点。然而，如果每个方向上只有一个可调整模块，即可以实现可调整定时的优点。
图11(使用与图10相同的参考标号)的例子示出了一个例子，其中只有接收器采样点是可调整的。因此，图10的单元1007和1027不包括在该实施例中。这与图4中的例子的单元的两个副本是等效的。
图12(使用与图10相同的参考标号)的例子示出了一个例子，其中只有发送器驱动点是可调整的。因此，图10的单元1012和1032不包括在该实施例中。这与图5中的例子的单元的两个副本是等效的。
图13(使用与图10相同的参考标号)的例子示出了一个例子，其中第一双向部件1000的接收器采样点和发送器驱动点是可调整的。因此，单元1012、1008、1009、1027、1026、1025不包括在该实施例中。在接收器和“复用”模块1051之间添加存储模块1050。“复用”模块1051用于在常规信号源1030与存储模块1050之间进行选择。同样，比较模块1052用于既对发送校准操作又对接收校准操作进行分析，并且该比较模块1052既连接到用于发送器的调整模块1007，又连接到用于接收器的调整模块1032。这一替代性方案是重要的，原因是可以将全部调整信息保持在一个部件内，不需要用于校准处理的边带信号。如果部件1001对成本特别敏感，则这一点同样可以是一个优点，原因是只有一个部件必须负担调整电路的成本。
用于双向链路的发送器的校准步骤
用于图10、图11和图12中的双向例子的校准步骤实质上与已经讨论过的用于图4和图5中的单向例子的校准步骤相同。然而，图13的双向例子中的不对称会引入某些附加的校准步骤，并且将接受进一步讨论。
图14示出了图13中的例子，并且还包括执行定时校准更新所需的步骤。
在步骤1401中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤1402中，在“调整”模块中将发送部件(A)的驱动点从“TX”操作值(用于常规操作)改为“TXA”或“TXB”边缘值(用于校准操作)。有可能必须在该步骤中施加稳定延迟以使得新的驱动点变得稳定。
在步骤1403中，改变发送部件(A)的“复用”模块以便启动“模式”模块的输入。
在步骤1404中，在发送部件(A)的“模式”模块中创建模式集并使用TXA或TXB驱动点将其发送到“链路”上。
在步骤1405中，在接收部件(A)中接收模式集。注意，接收器的采样点相对于系统的参考时钟是固定的。将接收到的模式集保持在部件B的“存储”模块中。
在步骤1406中，启动连接到部件B中的“存储”模块的“复用”模块输入。通过部件B将该模式集重新发送到链路上。
在步骤1407中，由部件A从链路接收模式集。
在步骤1408中，在“比较”模块中将接收到的模式集与由接收部件(A)中的“模式”模块产生的期望的模式集相比较。这两个模式集将匹配或不匹配。作为这种比较(以及可能的其他先前的比较)的结果，可进行“通过”或“失败”的判断。
在步骤1409中，作为“通过”或“失败”的判断的结果，调整发送部件(A)中的“TXA”或“TXB”边缘值。还调整发送部件(A)中的“TX”操作值。这种调整可以只在已经执行两个或更多这种校准序列之后进行，以便确保一定的可重复性级别。
在步骤1410中，在发送部件(A)的“调整”模块中将发送器的驱动点从“TXA”或“TXB”边缘值(用于校准操作)改为“TX”操作值(用于常规操作)。有可能必须在该步骤中施加稳定延迟以使得新的驱动点变得稳定。
在步骤1411中，改变发送部件(A)的“复用”模块以便启动“常规路径”的输入。
在步骤1412中，恢复常规的发送和接收操作。
用于双向链路的接收器的校准步骤
用于图10、图11和图12中的双向例子的校准步骤实质上与已经讨论过的用于图4和图5中的单向例子的校准步骤相同。然而，图13的双向例子中的不对称会引入某些附加的校准步骤，并且将接受进一步讨论。
图15示出了图13中的例子，并且还包括执行定时校准更新所需的步骤。
在步骤1501中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤1502中，在“调整”模块中将接收部件(A)的采样点从“RX”操作值(用于常规操作)改为“RXA”或“RXB”边缘值(用于校准操作)。有可能必须在该步骤中施加稳定延迟以使得新的采样点变得稳定。
在步骤1503中，改变发送部件(A)的“复用”模块以便启动“模式”模块的输入。
在步骤1504中，在发送部件(A)的“模式”模块中创建模式集并将其接收到“链路”上。使用常规的发送器驱动点。
在步骤1505中，在接收部件(B)中接收模式集。注意，接收器的采样点相对于系统的参考时钟是固定的并且是该接收器的采样点不可调整的。将接收到的模式集保持在部件B的“存储”模块中。
在步骤1506中，启动连接到部件B中的“存储”模块的“复用”模块输入。通过部件B将该模式集重新发送到链路上。
在步骤1507中，由部件A使用RXA值或RXB值从链路接收模式集以确定接收器采样点。
在步骤1508中，在“比较”模块中将接收到的模式集与由接收部件(A)中的“模式”模块产生的期望的模式集相比较。这两个模式集将匹配或不匹配。作为这种比较(以及可能的其他先前的比较)的结果，可进行“通过”或“失败”的判断。
在步骤1509中，作为“通过”或“失败”的判断的结果，调整接收部件(A)中的“RXA”或“RXB”边缘值。还调整接收部件(A)中的“RX”操作值。这种调整可以只在已经执行两个或更多这种校准序列之后进行，以便确保一定的可重复性级别。
在步骤1510中，在接收部件(A)的“调整”模块中将接收器的采样点从“RXA”或“RXB”边缘值(用于校准操作)改为“RX”操作值(用于常规操作)。有可能必须在该步骤中施加稳定延迟以使得新的采样点变得稳定。
在步骤1511中，改变接收部件(A)的“复用”模块以便启动“常规路径”的输入。
在步骤1512中，恢复常规的发送和接收操作。
双向链路-存储操作
图13中的双向例子利用存储模块1050作为校准处理的一部分。有多个替代性选择用于实现这种存储，每种选择具有其自己的代价和优点。
图13示出了一种选择，其中将存储模块实现为包含发送和接收电路的接口的一部分。这一选择的优点是用于常规操作(常规路径)的电路不会受到显著影响。这一选择的代价是存储模块将增加接口尺寸，并且因此将增加部件1001的制造成本。
图16和图17示出实现图13的例子需要存储模块的原因。这种存储使得在可以重新发送在部件1001中接收到的模式集之前对该模式集进行保持(以及延迟)。图16示出了间隔1601(由A在其中发送模式集(并由B接收))与间隔1602(由B在其中发送模式集(并由A接收))之间的间隙1600。如果不存在存储器，则在这两个间隔中的每个间隔的开头之间会有相对较小的延迟，导致这些间隔重叠，如图17所示。一般而言，不允许双向链路上的部件同时进行发送，因此图13的配置将需要进行某些存储以防止这一点。
可以将发送器电路和链路设计为使得两端的发送器同时启动。这称为同时双向信号发送。在这种通信系统中，图13的配置的存储模块可以不包括在部件1001中。通常，同时双向信号发送需要支持附加的信号级别。例如，如果两个发送器中的每个发送器可以发送一个比特，则两个发送器同时各自驱动一个比特有四个可能组合。这四个组合是{0/0、0/1、1/0、1/1}。通常，0/1和1/0组合将在链路上产生相同的复合信号。这要求发送器电路是加性的，从而产生三个信号电平{0、1、2}。接收器电路将需要在这三个信号电平之间进行区分。同时双向信号发送的最终要求是一个部件必须从其当前正在接收的复合信号中减去其当前正在发送的值，以便检测来自其他部件的实际信号。当这些要求适当时，可以放弃存储模块要求。这是这一方法的一个优点。这一方法的代价是额外的设计复杂度和同时双向信号发送的减小的电压余量。
图18示出了选择B，其中从发送和接收电路中通常存在的存储单元1801、1802实现存储模块。这些存储单元通常用于对在常规路径上流动的信息进行输送(延迟)。存储单元还可以用于执行串行化和解串行化。如果内部信号组和外部信号组具有不同的宽度，则这一点将是需要的。例如，外部链路可以包括以3200Mb/s的速率传送信息的一个单独的差分线对，并且可以连接到以400Mb/s的速率传送信息的一组八个单端内部线。信息流得到均衡(没有丢失信息)，但仍然需要进行存储以在两组信号之间执行串-并转换和并-串转换。这种存储将产生延迟，该延迟可以用于对图18的选择中的两个模式集进行偏移。这一方法的优点是不必向部件1001增加额外的存储器。代价是将接收器连接到发送器中的“复用”模块所必需的布线有可能是重要的。另一代价是接收器和发送器中自然地存在的存储器的量有可能相对较小，限制了可以利用这一方法接收和重新发送的模式集的长度。
图19示出了一种选择，其中从存储器内核1900中通常存在的存储单元实现存储模块。在这一选择中，将部件1001假定为存储器部件。在这种情况下，标有“区域”的存储区域1901预留为用于从部件1000接收模式集，并且用于将模式集重新发送回部件1000。该存储区域只可以由校准处理使用，并且不应由任何常规应用处理使用。如果该存储区域已由应用处理使用，则应用信息可能会被模式集信息覆盖并从而丢失。这一方法的优点是不需要向部件1001添加附加的存储器(并且没有从接收器到发送器的特定路径)。这一方法的代价是在存储器部件的地址空间中产生了空洞(hole)。由于大多数存储器部件包含2的幂次方个存储单元，这有可能对某些应用处理产生问题，特别是如果两个或更多的存储器部件必须产生邻近的存储地址空间(即不具有空洞)。
图20示出了一种选择，其中同样从存储器内核1900中通常存在的存储单元实现存储模块。在这一选择中，将部件B假定为存储器部件。在此情况下，标有“区域”的存储区域1901预留为用于从部件1000接收模式集，并且用于将模式集重新发送回部件1000。该存储区域只可以由校准处理使用，并且不应由任何常规应用处理使用。然而，与图19中的选择不同，部件1000添加了标有“高速缓存”的存储模块2001，其模拟了存储区域1901“区域”的存储能力。当对存储区域1901的“区域”执行写入时，该写入被截获并被重定向到存储器2001中的“高速缓存”。同样，当对存储区域1901的“区域”执行读取时，该读取被截获并被重定向，从“高速缓存”经由“复用”2002返回所读取的数据。以这种方式，应用处理不会在存储器地址空间中发现空洞。这一选择的优点是不需要向部件1001添加附加的存储器(并且没有从接收器到发送器的特定路径)。这一方法的代价是必须向部件1000添加利用地址比较逻辑来确定应用何时正在试图访问区域1901的存储模块2001，以及截获对部件1001的读取和写入命令所需的控制逻辑和“复用”模块2002。
图21示出了一种选择，其中同样从存储器内核1900中通常存在的存储单元实现存储模块。在这一选择中，将部件1001假定为存储器部件。在此情况下，标有“区域”的存储区域1901用于从部件1000接收模式集，并且用于将模式集重新发送回部件1000。然而，该存储区域1901可以既由校准处理使用又由应用处理使用。为了确保应用处理不受到定期的校准处理的影响，在部件1000中提供标有“临时”的临时存储模块2101，以及用于访问该临时存储模块2101的“复用”模块2102。当校准处理开始时，读取“区域”的内容并将其载入“临时”存储模块2101。现在，可以使用存储区域1901来执行校准处理步骤。当校准序列已经完成时，访问“临时”存储模块2101的内容并将其写回到存储区域1901的“区域”，并且应用处理可以重新开始。同样，应用处理不会在存储器地址空间中发现空洞。这一选择的优点是不需要向部件1001添加附加的存储器(并且没有从接收器到发送器的特定路径)。这一方法的代价是必须向部件1000添加存储模块2101和“复用”模块2102。由于为支持对“临时”存储模块2101的使用，必须在开头添加读取操作，并且必须在结尾添加写入操作，因此校准处理变得更长，
图22示出了一种选择，其中从存储器部件1001中存在的闭锁传感放大器电路2201实现存储模块。闭锁传感放大器电路2201包括与传感放大器相关联的闭锁或其他存储资源。大多数存储器部件使用这种闭锁传感放大器电路2201来访问和保持存储器内核1900中的存储单元的行2202。然后，将读取操作导向临时地保持该存储单元的行的内容的传感放大器。将写入操作既导向传感放大器又导向存储单元的行，使得由这两个存储结构保持的信息一致。当要访问存储单元的另一行时，对传感放大器进行预先充电并利用该不同行对该传感放大器进行重新载入。
当部件1001是具有这种闭锁传感放大器电路2201的存储器部件时，可以修改其操作以允许对校准的特定访问模式。在这一特定模式下，可以由接收器电路1004对传感放大器进行写入并且可以由发送器电路1023对传感放大器进行读取，而不必首先从存储器内核1900中的存储单元的行2202中载入。这使得传感放大器电路2201的存储资源可以用于将接收到的校准模式或者接收到的校准处理的一部分存储在区域2203(在某些实施例中，其可以包括少于整个行)中用于校准，而不影响存储器内核的内容，否则会影响中断的应用处理。第二种访问模式将需要存储器内核与传感放大器之间的选通电路2204，在校准处理期间该选通电路2204是禁用的。在大多数存储器部件中通常具有这种选通电路2204。
这一选择的优点是不需要向部件1001添加附加的存储器(并且没有从接收器到发送器的特定路径)。这一方法的代价是必须对存储器部件的内核中的关键电路进行修改。
对校准步骤进行重排序以提高吞吐量
在上述校准处理中示出的各步骤并非一定要以所示的顺序进行。实际上，如果进行某种重新排序，则会减小校准处理的开销，提高系统的有效信号发送带宽，并减小等待时间敏感的操作所经历的最坏情况下的延迟。
例如，在图6中示出的用于发送器的校准处理的情况下，不必以所示出的次序执行评估步骤和更新步骤(比较606和调整607)。作为替代，可以按以下方式执行发送器校准处理：
在步骤2301中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤2302中，控制“调整”逻辑，使得发送器根据所存储的先前比较的结果来使用校准(TXA/TXB)驱动定时点。
在步骤2303中，控制“调整”逻辑，使得模式模块连接到发送器。
在步骤2304中，从模式模块读取或创建模式序列并使用选定的校准驱动定时点将其发送到互连。
在步骤2305中，使用常规(RX)采样定时点接收模式序列。
在步骤2306中，控制“调整”逻辑，使得发送器使用常规(TX)驱动定时点。
在步骤2307中，控制“调整”逻辑，以便启动到发送器的“常规路径”。
在步骤2308中，恢复常规的发送和接收操作。
在步骤2309中，将接收到的模式序列与来自“模式”模块的期望的模式序列相比较。
在步骤2310中，根据比较的结果来调整校准驱动定时点(TXA/TXB、TX)。
在修改后的序列中，常规的发送和接收操作可以更早地重新开始。这一点能够实现是因为保存了比较结果并在下一次校准处理期间将其用于调整定时点。
例如，通过改变图14的处理中的步骤的顺序，可以更显著地节省图13的系统中的开销。可以将如上所述的评估步骤和更新步骤分离。然而，还可以在第一部件的发送器在常规值和校准值之间改变驱动定时点的同时利用第一部件来执行接收操作。定期的校准处理可以变为：
在步骤2401a中，通过完成正在处理的事务并阻止新的事务开始或者通过中断正在处理的事务来挂起常规的发送和接收操作。
在步骤2402a中，控制“调整”逻辑，使得发送器根据所存储的先前比较的结果来使用校准(TXA/TXB)驱动定时点。
在步骤2403a中，控制“调整”逻辑，使得模式模块连接到发送器。
在步骤2404a中，从“模式”模块创建模式序列并使用选定的校准驱动定时点将其发送到互连。
在步骤2405a中，在第二部件中接收模式序列并将其放置在存储器中。
在步骤2406a中，控制“调整”逻辑，使得发送器使用常规(TX)驱动定时点。
在步骤2407a中，控制“调整”逻辑，以便启动到发送器的“常规路径”。
在步骤2408a中，恢复常规的发送操作。
注意，除了实际上正在互连上发送校准模式时之外，接收操作在该处理期间可以继续进行。特别地，在该部件的发送器在常规值和校准值之间改变驱动定时点的同时，该部件可以进行接收。第二组校准处理步骤可以包括：
在步骤2401b中，由第二部件将存储器中的模式序列发送到互连上。
在步骤2402b中，使用常规(TX)采样定时点来接收模式序列。
在步骤2403b中，将接收到的模式序列与来自“模式”模块的期望的模式序列相比较。
在步骤2404b中，根据比较的结果来调整校准驱动定时点(TXA/TXB、TX)。
注意，除了实际上正在从互连接收校准模式时之外，常规的发送和接收操作在该处理期间可以继续进行。
如果进行校准步骤的重新排序和重叠，则会减小校准处理的开销，提高系统的有效信号发送带宽，并减小等待时间敏感的操作所经历的最坏情况下的延迟。
开销的减小还能够使得可以更频繁地执行定期的校准处理。这样做的优点是，这可以补偿更迅速变化的定时漂移的源。这还使得更多的比特时间可以用于发送器驱动时间变化和接收器采样窗，并且系统内的定时漂移需要更少的比特时间。
图25示出了与图13的例子类似的例子，只不过用将部件2500连接到多个部件2551、2552的多分支(multidrop)链路代替了图13的点到点双向链路。多分支链路配置可以以其他配置来应用。在图25中示出的代表性示例中，利用称为链路2502的互连媒介以点到多点配置或多点到多点配置来连接第一双向部件2500和多个其他双向部件2551、2552。常规路径2510在发送操作期间用作用于部件2500的常规操作的数据信号源。常规路径2531在常规接收操作期间用作用于部件2500的数据信号目的地。在本实施例中，校准操作与常规通信交错并被重新排序，如上所述地改进通信媒介的吞吐量和利用率。
第一双向部件2500包括标有“模式”的模块2505，其可以包括模式存储器和模式生成电路，并且其用作所发送的校准处理的源。例如使用逻辑层或物理层交换机来实现的标有“复用”的复用器模块2506使得发送器电路2503能够将所发送的校准模式集驱动到链路上。可以由标有“调整”的模块2507来调整发送器驱动点。在该实施例中，调整模块2507包括用于多个参数集的存储器，根据链路上的其他部件2551、2552、......中发送数据所发往的那个部件来应用这些参数集。部件2500还具有对校准接收器2524的支持，包括标有“模式”的模块2528，其可以包括模式存储器或模式生成电路，并且其用作与接收到的模式相比较的期望模式的源。标有“比较”的模块2529使得能够将接收到的模式集与期望的模式集相比较，并引发对发送器或接收器进行调整。接收器采样点可以由标有“调整”的模块2532来调整。在该实施例中，调整模块2507包括用于多个参数集的存储器，根据链路上的其他部件2551、2552、......中的一个从其中接收所传送数据的那个部件来应用这些参数集。在第一部件2500中，比较模块2529用于既对发送校准操作又对接收校准操作进行分析，并且该比较模块2529既连接到用于发送器的调整模块2507，又连接到用于接收器的调整模块2532。在图25的例子中，第一双向部件2500的接收器采样点和发送器驱动点是可调整的。在本例中，其他部件2551、2552......是如同参考图13而描述的那样不需要调整资源而实现的，并且在此不进行描述。在替代性的实施例中，可以如同上面针对其他实施例而描述的那样为链路上的部件2551、2552......配备调整和校准资源。
尽管参考了上述优选实施例和例子来公开本发明，但应当理解，这些例子用于说明性而非限制性的意义。可以预期，本领域的普通技术人员可以容易地想到多种修改和组合，这些修改和组合将在本发明的本质和以下权利要求书的范围内。

Claims (19)

1.一种在系统中操作的方法，所述系统包括经由链路耦合到第二部件的第一部件，所述第二部件提供存储器设备，所述方法包括：
根据定时参数，经由所述链路在所述第一部件与所述第二部件之间传送数据；以及
通过下述方式定期地校准所述定时参数：
挂起所述第一部件与所述第二部件之间的数据传送；
将所述第一部件的发送器的驱动点从用于常规操作的操作值改变为用于校准操作的边缘值；
从所述第一部件向所述第二部件传输校准模式；
在所述第二部件处接收所述校准模式；
将在所述第二部件处接收到的所述校准模式与期望的校准模式进行比较；
基于所述比较来修改所述第一部件处的所述操作值和所述边缘值；以及
恢复所述第一部件与所述第二部件之间的数据通信。
2.根据权利要求1所述的方法，包括：恢复所述第一部件与所述第二部件之间的数据传送而不等待更新的定时参数的计算。
3.根据权利要求1所述的方法，其中所述存储器设备包括存储器内核区域，并且所述方法包括在所述存储器内核区域内存储所述校准模式。
4.根据权利要求1所述的方法，包括：在长到足以从所述第一部件传输一个完整的校准模式的时间段内，在所述第二部件处的存储位置中存储接收到的所述校准模式。
5.根据权利要求1所述的方法，其中所述存储器设备具有可寻址存储区域，并且所述存储包括在所述可寻址存储区域中存储所接收的校准模式。
6.根据权利要求1所述的方法，其中所述存储器设备具有可寻址存储区域，并且所述存储包括在所述可寻址存储区域中存储所接收的校准模式；以及在传输所述校准模式的校准周期期间截获对所述可寻址存储区域的访问并且将其重定向到所述第一部件上的高速缓存。
7.根据权利要求1所述的方法，其中所述存储器设备具有可寻址存储区域，并且所述存储包括在长到足以从所述第一部件发送一个完整的校准模式的时间段内，在所述可寻址存储区域中存储所接收的校准模式；并且还包括当使用所述第一部件上的所述发送器对所述校准模式的所述传输开始时，将来自所述可寻址存储区域的内容复制到所述第一部件处的临时存储位置中，并且在传输所述校准模式后，将来自所述临时存储位置的所述内容写回所述可寻址存储区域。
8.根据权利要求1所述的方法，其中所述存储器设备包括可寻址存储区域和与用于读取所述可寻址存储区域的传感放大器耦合的存储资源，并且所述存储包括在长到足以从所述存储器控制器发送一个完整的校准模式的时间间隔内，在所述存储器设备处的所述存储资源中存储所接收的校准模式。
9.根据权利要求1所述的方法，包括在所述第二部件上执行所述比较并且将对接收到的所述校准模式进行分析的结果发送到所述第一部件，以及在所述第一部件上执行所述修改。
10.根据权利要求1所述的方法，包括在所述存储器设备上执行所述比较和修改。
11.一种用于校准通信信道的参数的方法，所述通信信道包括第一设备、具有可寻址存储器空间的存储器设备以及耦合所述第一设备与所述存储器设备的双向链路，所述方法包括：
在所述第一设备处：
使用散布在所述双向链路的操作的过程中、被两次或更多次执行的校准序列对所述参数的操作值进行校准，其中所述校准序列包括经由所述双向链路在所述第一设备与存储器设备之间传送的校准模式；
确定所述参数的更新值；以及
基于所述参数的所述更新值的函数来调整所述参数的所述操作值。
12.根据权利要求11所述的方法，还包括：
使用在所述第一设备上部署的模式生成器来生成用于所述校准序列的模式。
13.根据权利要求11所述的方法，包括：
在所述校准序列的过程中，截取读取和写入请求并将其重定向到所述第一设备上的高速缓存存储器中。
14.根据权利要求11所述的方法，其中所述参数是用于发送器或者接收器的比特窗的右端的边缘值，所述方法还包括：
在所述双向链路的所述操作的过程中使用所述校准序列N次，并且在每次使用所述校准序列的过程中产生“通过”或“失败”的判断，以累积通过次数；以及
如果累积的所述通过次数少于门限数目，则递减所述参数的所述更新值，并且如果累积的所述通过次数等于或者多于所述门限数目，则递增所述参数的所述更新值。
15.根据权利要求11所述的方法，包括：使用所述参数的所述操作值控制所述第一设备上的发送器和接收器之一。
16.根据权利要求11所述的方法，还包括：
使用所述存储器设备上的可寻址存储器空间的一部分作为用于存储所述校准模式的存储块。
17.根据权利要求16所述的方法，包括保留所述可寻址存储器空间的所述部分以用作所述存储块。
18.根据权利要求16所述的方法，包括在所述校准序列的过程中在所述第一设备上的高速缓存存储器中存储访问所述部分的读取和写入请求。
19.根据权利要求16所述的方法，包括：当所述校准开始时，将来自所述存储块的内容存储到所述第一设备上的临时存储位置中，将所述校准序列存储到所述存储块中，并且在所述校准序列完成后将来自所述临时存储位置的所述内容写回所述存储块中。
CN200910205259.9A 2004-01-28 2005-01-25 针对漂移条件的通信信道校准 Active CN101692634B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/766,765 2004-01-28
US10/766,765 US7095789B2 (en) 2004-01-28 2004-01-28 Communication channel calibration for drift conditions
CNA2005800033837A CN1914818A (zh) 2004-01-28 2005-01-25 针对漂移条件的通信信道校准

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800033837A Division CN1914818A (zh) 2004-01-28 2005-01-25 针对漂移条件的通信信道校准

Publications (2)

Publication Number Publication Date
CN101692634A CN101692634A (zh) 2010-04-07
CN101692634B true CN101692634B (zh) 2016-04-27

Family

ID=34795736

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005800033837A Pending CN1914818A (zh) 2004-01-28 2005-01-25 针对漂移条件的通信信道校准
CN200910205259.9A Active CN101692634B (zh) 2004-01-28 2005-01-25 针对漂移条件的通信信道校准

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2005800033837A Pending CN1914818A (zh) 2004-01-28 2005-01-25 针对漂移条件的通信信道校准

Country Status (5)

Country Link
US (7) US7095789B2 (zh)
EP (2) EP1712013B1 (zh)
CN (2) CN1914818A (zh)
TW (1) TW200536286A (zh)
WO (1) WO2005072329A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7490275B2 (en) 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US7095789B2 (en) 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US6961862B2 (en) 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
US20060168379A1 (en) * 2004-12-13 2006-07-27 Tim Frodsham Method, system, and apparatus for link latency management
US7543172B2 (en) 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US7403746B2 (en) * 2005-01-04 2008-07-22 Mitsubishi Electric Research Laboratories, Inc. Adaptive frame durations for time-hopped impulse radio systems
US7164289B1 (en) * 2005-01-21 2007-01-16 Altera Corporation Real time feedback compensation of programmable logic memory
US7688672B2 (en) * 2005-03-14 2010-03-30 Rambus Inc. Self-timed interface for strobe-based systems
US7509515B2 (en) * 2005-09-19 2009-03-24 Ati Technologies, Inc. Method and system for communicated client phase information during an idle period of a data bus
JP2009526278A (ja) * 2005-11-03 2009-07-16 エヌエックスピー ビー ヴィ データインタフェースおよび同期探索方法
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
US8207976B2 (en) * 2007-03-15 2012-06-26 Qimonda Ag Circuit
TWI337492B (en) * 2007-04-24 2011-02-11 Realtek Semiconductor Corp Digitally synchronized receiving device and associated signal processing method
US8341450B2 (en) * 2007-07-23 2012-12-25 Rambus Inc. Continuous timing calibrated memory interface
DE102009000924A1 (de) * 2008-12-30 2010-07-01 Robert Bosch Gmbh Vorrichtung und Verfahren zur Zeitkalibrierung zwischen Sende-/Empfangsbausteinen
EP2384474B1 (en) * 2008-12-31 2015-08-12 Rambus Inc. Active calibration for high-speed memory devices
US8239590B1 (en) * 2009-01-31 2012-08-07 Xilinx, Inc. Method and apparatus for transferring data between two different interfaces
JPWO2010100685A1 (ja) * 2009-03-03 2012-09-06 パナソニック株式会社 メモリ装置およびメモリ制御装置
JP2011071852A (ja) * 2009-09-28 2011-04-07 Fujitsu Ltd 伝送システムおよび伝送方法
DE102010007273A1 (de) * 2009-11-18 2011-06-01 Siemens Aktiengesellschaft Verfahren und Anordnung zur Stabilisierung eines Farbkodierungsverfahrens bei einer optischen Übertragung von Daten
ES2535207T3 (es) 2010-05-17 2015-05-06 Siemens Aktiengesellschaft Procedimiento y configuración para estabilizar un procedimiento de codificación cromática en una transmisión óptica de datos
WO2012082274A2 (en) 2010-11-19 2012-06-21 Rambus Inc. Timing-drift calibration
US8743715B1 (en) * 2011-01-24 2014-06-03 OnPath Technologies Inc. Methods and systems for calibrating a network switch
US8774228B2 (en) 2011-06-10 2014-07-08 International Business Machines Corporation Timing recovery method and apparatus for an input/output bus with link redundancy
US9235537B2 (en) 2011-10-26 2016-01-12 Rambus Inc. Drift detection in timing signal forwarded from memory controller to memory device
US8941430B2 (en) * 2012-09-12 2015-01-27 Nvidia Corporation Timing calibration for on-chip interconnect
US9780837B2 (en) * 2014-08-29 2017-10-03 Freelinc Technologies Spatially enabled secure communications
TWI554768B (zh) * 2014-10-21 2016-10-21 Zeroplus Technology Co Ltd Logic analyzer calibration method
US10164685B2 (en) 2014-12-31 2018-12-25 Freelinc Technologies Inc. Spatially aware wireless network
US10622032B2 (en) 2015-12-08 2020-04-14 Rambus Inc. Low power signaling interface
US10749756B2 (en) * 2016-06-24 2020-08-18 Advanced Micro Devices, Inc. Channel training using a replica lane
US10352299B2 (en) * 2016-08-05 2019-07-16 General Electric Company System and method for automatically updating wind turbine data based on component self-identification
US10552169B2 (en) 2017-03-17 2020-02-04 Sandisk Technologies Llc On-die signal calibration
US11276443B2 (en) * 2018-10-16 2022-03-15 Micron Technology, Inc. Offset cancellation
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
CN112394763A (zh) * 2019-08-15 2021-02-23 成都纳能微电子有限公司 通用串行总线2.0高速驱动器输出幅度自动校准系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1207220A (zh) * 1996-01-03 1999-02-03 国际商业机器公司 实现多模式无线光通信的健壮方法和装置

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3115102A (en) 1959-10-14 1963-12-24 Evans Prod Co Freight bracing equipment
US3638121A (en) 1960-12-20 1972-01-25 Lockheed Aircraft Corp Nonperiodic energy communication system capable of operating at low signal-to-noise ratios
US3155102A (en) 1962-03-12 1964-11-03 Jr Otto C Niederer Egg cleaning equipment
US3922491A (en) 1972-05-08 1975-11-25 Ericsson Telefon Ab L M Telecommunication plant in which a wide-band channel if wanted is connected by the side of a telephone connection
FR2377729A1 (fr) 1977-01-14 1978-08-11 Thomson Csf Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif
US7137048B2 (en) 2001-02-02 2006-11-14 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
GB2081913B (en) 1979-12-14 1983-08-03 Hewlett Packard Ltd Noise margin measurement and error probability prediction
US4648133A (en) 1984-08-07 1987-03-03 The Unites States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Synchronization tracking in pulse position modulation receiver
US5329489A (en) 1988-03-31 1994-07-12 Texas Instruments Incorporated DRAM having exclusively enabled column buffer blocks
US5111208A (en) 1989-02-23 1992-05-05 Hazeltine Corporation Calibration of plural - channel system
US5122978A (en) 1989-09-07 1992-06-16 Amdahl Corporation Pulse width measurement technique
US5758109A (en) 1990-03-19 1998-05-26 Thomas A. Gafford Repeater/switch for distributed arbitration digital data buses
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US5243626A (en) 1991-08-29 1993-09-07 Apple Computer, Inc. Method for clocks synchronization for receiving pulse position encoded signals
US5265211A (en) 1992-01-02 1993-11-23 International Business Machines Corporation Arbitration control logic for computer system having dual bus architecture
US5621913A (en) 1992-05-15 1997-04-15 Micron Technology, Inc. System with chip to chip communication
US5485490A (en) 1992-05-28 1996-01-16 Rambus, Inc. Method and circuitry for clock synchronization
US5436908A (en) 1992-06-17 1995-07-25 National Semiconductor Corporation Common edge output skew detection circuit
JP3522788B2 (ja) 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
FR2697955B1 (fr) 1992-11-06 1994-12-09 Thomson Csf Procédé et dispositif de conversion analogique numérique à auto-calibration.
US5523760A (en) 1993-04-12 1996-06-04 The Regents Of The University Of California Ultra-wideband receiver
US5715409A (en) 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
JPH06350654A (ja) 1993-06-14 1994-12-22 Toshiba Corp クロック同期制御検証装置
JP3489147B2 (ja) 1993-09-20 2004-01-19 株式会社日立製作所 データ転送方式
US5554945A (en) 1994-02-15 1996-09-10 Rambus, Inc. Voltage controlled phase shifter with unlimited range
US5541967A (en) 1994-03-09 1996-07-30 National Semiconductor Corporation Fast symbol synchronization for use in conditioning a receiving modem
US5592120A (en) 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
US5771356A (en) 1995-01-04 1998-06-23 Cirrus Logic, Inc. Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds
US5778436A (en) 1995-03-06 1998-07-07 Duke University Predictive caching system and method based on memory access which previously followed a cache miss
US5852640A (en) 1995-06-26 1998-12-22 Kliza; Phillip S. Clock distribution apparatus with current sensed skew cancelling
US5745011A (en) 1996-06-05 1998-04-28 Cypress Semiconductor Corporation Data recovery phase locked loop
US5859881A (en) 1996-06-07 1999-01-12 International Business Machines Corporation Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources
US5742798A (en) 1996-08-09 1998-04-21 International Business Machines Corporation Compensation of chip to chip clock skew
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6125157A (en) 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
FI107688B (fi) * 1997-02-27 2001-09-14 Nokia Networks Oy Menetelmä dynaamisen kanavienjaon toteuttamiseksi solukkoradiojärjestelmässä
US6374375B1 (en) * 1997-05-09 2002-04-16 Advanced Micro Devices, Inc. Monitoring line conditions in the data transmission mode
US6026125A (en) 1997-05-16 2000-02-15 Multispectral Solutions, Inc. Waveform adaptive ultra-wideband transmitter
AU8684098A (en) 1997-07-31 1999-02-22 Sapphire Communications, Inc. Means and method for a synchronous network communications system
US6442644B1 (en) 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
ATE232317T1 (de) 1997-10-10 2003-02-15 Rambus Inc Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit
US6047346A (en) 1998-02-02 2000-04-04 Rambus Inc. System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6163570A (en) * 1998-05-11 2000-12-19 Conexant Systems, Inc. Methods and apparatus for verifying transmit power levels in a signal point limited transmission system
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US6181166B1 (en) 1998-06-19 2001-01-30 Intel Corporation Tristate driver for integrated circuit interconnects
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
US6243776B1 (en) 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
JP2000035831A (ja) 1998-07-21 2000-02-02 Nec Corp 可変閾値電圧トランジスタを用いた低スキュークロックツリー回路
US6510503B2 (en) 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
US6282210B1 (en) 1998-08-12 2001-08-28 Staktek Group L.P. Clock driver with instantaneously selectable phase and method for use in data communication systems
US6496911B1 (en) 1998-10-02 2002-12-17 International Business Machines Corporation Apparatus for memory bus tuning and methods therefor
US6173345B1 (en) 1998-11-03 2001-01-09 Intel Corporation Method and apparatus for levelizing transfer delays for a channel of devices such as memory devices in a memory subsystem
JP2000148656A (ja) 1998-11-09 2000-05-30 Mitsubishi Electric Corp メモリシステム
US6421389B1 (en) 1999-07-16 2002-07-16 Time Domain Corporation Baseband signal converter for a wideband impulse radio receiver
US6463392B1 (en) 1999-08-16 2002-10-08 Agilent Technologies, Inc. System and method for adjusting a sampling time in a logic analyzer
KR100326939B1 (ko) 1999-09-02 2002-03-13 윤덕용 고속 열 사이클이 가능한 메모리의 파이프라인 구조
US6418070B1 (en) 1999-09-02 2002-07-09 Micron Technology, Inc. Memory device tester and method for testing reduced power states
US6603818B1 (en) 1999-09-23 2003-08-05 Lockheed Martin Energy Research Corporation Pulse transmission transceiver architecture for low power communications
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US6457089B1 (en) 1999-10-21 2002-09-24 International Business Machines Corporation Microprocessor bus structure
US6456221B2 (en) 1999-10-28 2002-09-24 The National University Of Singapore Method and apparatus for signal detection in ultra wide-band communications
US6560716B1 (en) 1999-11-10 2003-05-06 Lsi Logic Corporation System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
US6662305B1 (en) 1999-11-23 2003-12-09 Intel Corporation Fast re-synchronization of independent domain clocks after powerdown to enable fast system start-up
US6657468B1 (en) 1999-12-20 2003-12-02 Rambus Inc. Apparatus and method for controlling edge rates of digital signals
US6810087B2 (en) 2000-01-04 2004-10-26 General Electric Company Ultra-wideband communications system
US6693918B1 (en) 2000-04-28 2004-02-17 Agilent Technologies, Inc. Elastic buffers for serdes word alignment and rate matching between time domains
US6889357B1 (en) 2000-05-10 2005-05-03 Micron Technology, Inc. Timing calibration pattern for SLDRAM
US6606041B1 (en) * 2000-05-10 2003-08-12 Micron Technology, Inc. Predictive timing calibration for memory devices
US6434081B1 (en) 2000-05-12 2002-08-13 Micron Technology, Inc. Calibration technique for memory devices
US6369652B1 (en) 2000-05-15 2002-04-09 Rambus Inc. Differential amplifiers with current and resistance compensation elements for balanced output
JP2004501554A (ja) 2000-05-22 2004-01-15 アクイド　コーポレーション　リミテッド タイミング不確定性を自動補償するためのタイミング制御手段
US6535043B2 (en) 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
JP2002040108A (ja) 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
US6587804B1 (en) 2000-08-14 2003-07-01 Micron Technology, Inc. Method and apparatus providing improved data path calibration for memory devices
US6469555B1 (en) 2000-08-18 2002-10-22 Rambus, Inc Apparatus and method for generating multiple clock signals from a single loop circuit
US6691214B1 (en) 2000-08-29 2004-02-10 Micron Technology, Inc. DDR II write data capture calibration
DE10047342A1 (de) 2000-09-25 2002-05-08 Siemens Ag Verfahren zum Ausgleich von Kanalqualitätsunterschieden in einem WDM-System
US6448815B1 (en) 2000-10-30 2002-09-10 Api Networks, Inc. Low voltage differential receiver/transmitter and calibration method thereof
US6735709B1 (en) * 2000-11-09 2004-05-11 Micron Technology, Inc. Method of timing calibration using slower data rate pattern
US6484232B2 (en) 2000-11-30 2002-11-19 Compaq Information Technologies Group, L.P. Adaptive calibration technique for high speed memory devices
US6493836B2 (en) 2000-11-30 2002-12-10 Compaq Information Technologies Group, L.P. Method and apparatus for scheduling and using memory calibrations to reduce memory errors in high speed memory devices
US6675117B2 (en) 2000-12-12 2004-01-06 Teradyne, Inc. Calibrating single ended channels for differential performance
US6725304B2 (en) 2000-12-19 2004-04-20 International Business Machines Corporation Apparatus for connecting circuit modules
US6606576B2 (en) 2001-01-19 2003-08-12 Koninklijke Philips Electronics N.V. Real-time channel calibration method and arrangement
US7196979B2 (en) 2001-01-25 2007-03-27 Dphi Acquisitions, Inc. Calibration storage methods for a digital focus and tracking servo system with calibration
US6873939B1 (en) 2001-02-02 2005-03-29 Rambus Inc. Method and apparatus for evaluating and calibrating a signaling system
US20020149824A1 (en) 2001-02-27 2002-10-17 Yves Beaulieu Synchronization of an optical pulse stream with an electrical signal
US6763444B2 (en) 2001-05-08 2004-07-13 Micron Technology, Inc. Read/write timing calibration of a memory array using a row or a redundant row
US6629225B2 (en) 2001-05-31 2003-09-30 Intel Corporation Method and apparatus for control calibration of multiple memory modules within a memory channel
US6717992B2 (en) 2001-06-13 2004-04-06 Time Domain Corporation Method and apparatus for receiving a plurality of time spaced signals
US6842816B1 (en) 2001-07-31 2005-01-11 Network Elements, Inc. Configurable glueless microprocessor interface
US6907062B2 (en) 2001-08-06 2005-06-14 Broadcom Corporation PRBS generator selection in modem communication
US7099424B1 (en) 2001-08-28 2006-08-29 Rambus Inc. Clock data recovery with selectable phase control
US7227852B2 (en) 2001-09-21 2007-06-05 Sony Corporation Wireless transmission system, wireless transmission method, wireless reception method, transmitting apparatus and receiving apparatus
US6871248B2 (en) 2001-09-29 2005-03-22 Hewlett-Packard Development Company, L.P. Isochronous transactions for interconnect busses of a computer system
KR100576752B1 (ko) * 2001-10-09 2006-05-03 에이에스엠엘 마스크툴즈 비.브이. 2차원 피처모델 캘리브레이션 및 최적화 방법
ATE477634T1 (de) 2001-10-22 2010-08-15 Rambus Inc Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem
US7227891B2 (en) 2001-11-05 2007-06-05 Agere Systems Inc. Transceiver employing training-while-working mode
KR100454126B1 (ko) 2002-01-15 2004-10-26 삼성전자주식회사 분리된 클록 라인을 구비한 정보 처리 시스템
US6911874B2 (en) 2002-02-04 2005-06-28 Honeywell International Inc. Ultra-wideband impulse generation and modulation circuit
US7162731B2 (en) * 2002-02-07 2007-01-09 Advent Networks, Inc. Radio frequency characterization of cable plant and corresponding calibration of communication equipment communicating via the cable plant
US6639957B2 (en) 2002-02-14 2003-10-28 Itron, Inc. Method and system for calibrating an oscillator circuit using a network based time reference
US6968416B2 (en) 2002-02-15 2005-11-22 International Business Machines Corporation Method, system, and program for processing transaction requests during a pendency of a delayed read request in a system including a bus, a target device and devices capable of accessing the target device over the bus
US7313127B2 (en) 2002-04-19 2007-12-25 General Electric Company Method and apparatus for synchronizing a radio telemetry system by way of transmitted-reference, delay-hopped ultra-wideband pilot signal
US7099422B2 (en) 2002-04-19 2006-08-29 General Electric Company Synchronization of ultra-wideband communications using a transmitted-reference preamble
US7073022B2 (en) 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7221911B2 (en) 2002-08-16 2007-05-22 Wisair Ltd. Multi-band ultra-wide band communication method and system
US7003605B2 (en) 2002-09-12 2006-02-21 International Business Machines Corporation Method and system for an improved differential form of transitional coding
US7082153B2 (en) 2002-09-23 2006-07-25 Lucent Technologies Inc. Variable spacing pulse position modulation for ultra-wideband communication links
US6885959B2 (en) * 2002-10-29 2005-04-26 Intel Corporation Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
US7099983B2 (en) 2002-11-25 2006-08-29 Lsi Logic Corporation Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process
DE10308027A1 (de) 2003-02-24 2004-09-09 Brinkhus, Hartmut B., Dr. Schnittstellenschaltkreis für Prozeßankopplungen
US7119549B2 (en) 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US7046166B2 (en) 2003-04-29 2006-05-16 Rockwell Scientific Licensing, Llc Modular wireless integrated network sensor (WINS) node with a dual bus architecture
US6996032B2 (en) * 2003-07-28 2006-02-07 Credence Systems Corporation BIST circuit for measuring path delay in an IC
US7072355B2 (en) 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
US20050071707A1 (en) 2003-09-30 2005-03-31 Hampel Craig E. Integrated circuit with bi-modal data strobe
DE10349381B4 (de) 2003-10-21 2005-08-25 Groz-Beckert Kg Webschaft mit neuartigem Eckverbinder
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US7095789B2 (en) 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US6961862B2 (en) 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
JP2008097699A (ja) 2006-10-11 2008-04-24 Nec Electronics Corp 半導体記憶装置
US8130858B1 (en) 2007-05-30 2012-03-06 Marvell International Ltd. Method and apparatus for implementing transmit diversity in OFDM systems
KR20110113736A (ko) 2009-01-12 2011-10-18 램버스 인코포레이티드 클럭 포워딩 저-전력 시그널링 시스템
US8767531B2 (en) * 2010-10-27 2014-07-01 International Business Machines Corporation Dynamic fault detection and repair in a data communications mechanism
US9235537B2 (en) 2011-10-26 2016-01-12 Rambus Inc. Drift detection in timing signal forwarded from memory controller to memory device
US20130148447A1 (en) * 2011-12-07 2013-06-13 Ian P. Shaeffer Reducing Power Consumption in a Memory System
KR102238706B1 (ko) 2014-11-28 2021-04-09 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10691484B2 (en) * 2017-05-15 2020-06-23 Google Llc Reducing commit wait in a distributed multiversion database by reading the clock earlier
US10580476B2 (en) * 2018-01-11 2020-03-03 International Business Machines Corporation Simulating a single data rate (SDR) mode on a dual data rate (DDR) memory controller for calibrating DDR memory coarse alignment
US11412142B2 (en) * 2019-03-07 2022-08-09 Invensense, Inc. Translation correction for optical image stabilization
US11165553B1 (en) * 2020-09-11 2021-11-02 Cadence Design Systems, Inc. Static clock calibration in physical layer device
JP2022107522A (ja) * 2021-01-08 2022-07-21 三星ディスプレイ株式會社 位相調整方法およびシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1207220A (zh) * 1996-01-03 1999-02-03 国际商业机器公司 实现多模式无线光通信的健壮方法和装置

Also Published As

Publication number Publication date
US20190305925A1 (en) 2019-10-03
WO2005072329A2 (en) 2005-08-11
US10673582B2 (en) 2020-06-02
WO2005072329A3 (en) 2006-02-23
US20070280393A1 (en) 2007-12-06
US7415073B2 (en) 2008-08-19
US11552748B2 (en) 2023-01-10
EP3576091A1 (en) 2019-12-04
US20050163203A1 (en) 2005-07-28
US20230224101A1 (en) 2023-07-13
EP1712013B1 (en) 2019-07-31
CN101692634A (zh) 2010-04-07
US20200351038A1 (en) 2020-11-05
EP1712013A2 (en) 2006-10-18
US7095789B2 (en) 2006-08-22
US8144792B2 (en) 2012-03-27
TW200536286A (en) 2005-11-01
US20220052802A1 (en) 2022-02-17
US20060291574A1 (en) 2006-12-28
EP3576091B1 (en) 2020-07-29
EP1712013A4 (en) 2011-12-07
US11108510B2 (en) 2021-08-31
CN1914818A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
CN101692634B (zh) 针对漂移条件的通信信道校准
US10305674B2 (en) Communication channel calibration for drift conditions
US10320496B2 (en) Periodic calibration for communication channels by drift tracking
US7124270B2 (en) Transceiver with latency alignment circuitry
US9124390B2 (en) Drift tracking feedback for communication channels
US7516029B2 (en) Communication channel calibration using feedback
CN101681670B (zh) 存储器系统中的时钟同步
US20030014543A1 (en) Multiphase encoded protocol and synchronization of buses
US20090129455A1 (en) Apparatus for and method of automatically controlling skew between transmitted data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231214

Address after: Fla

Patentee after: K. Mizra Ltd.

Address before: California, USA

Patentee before: RAMBUS Inc.